JP2016032190A - スイッチ装置 - Google Patents
スイッチ装置 Download PDFInfo
- Publication number
- JP2016032190A JP2016032190A JP2014153544A JP2014153544A JP2016032190A JP 2016032190 A JP2016032190 A JP 2016032190A JP 2014153544 A JP2014153544 A JP 2014153544A JP 2014153544 A JP2014153544 A JP 2014153544A JP 2016032190 A JP2016032190 A JP 2016032190A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- connection
- circuit
- turn
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007599 discharging Methods 0.000 claims description 20
- 230000004044 response Effects 0.000 abstract description 47
- 230000010354 integration Effects 0.000 abstract description 18
- 230000001629 suppression Effects 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 5
- 238000004904 shortening Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 229910052987 metal hydride Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- -1 nickel metal hydride Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Abstract
Description
図4は第1の従来例のスイッチ装置Bの構成を示す回路図である。負荷回路53に対する駆動停止状態においてスイッチ制御信号Scは“L”レベルとされ、駆動用のスイッチング素子(NPN型トランジスタ)Q52は非導通状態にある。このとき、接続/遮断用のスイッチング素子(Pチャネル型のMOS‐FET)Q51はその制御端子(ゲート)に印加される制御電圧(ゲート‐ソース間電圧)が小さいことから非導通状態となっており、負荷回路53には給電が行われていない。この状態では、積分用の容量素子(コンデンサ)C51に対する充電は行われていない。
図6は特許文献1(特開平7−30394号公報)に開示された第2の従来例のスイッチ装置Cを示す。これは駆動用のスイッチング素子(NPN型トランジスタ)6をオン/オフ制御するスイッチ制御信号Sc′の生成のために、ワンショットパルス回路1、発振回路2、アンドゲート3、排他的論理和ゲート4などを設けたものである。これらの回路要素を用いて駆動用のスイッチング素子6のベースに印加するスイッチ制御信号Sc′として、初期の一定期間高速に“H”,“L”を繰り返すパルス波形と、そのパルス波形の終了時点から“H”レベルを継続する波形との組み合わせ波形の信号を生成する。このスイッチ制御信号Sc′により駆動用のスイッチング素子6を、ひいては接続/遮断用のスイッチング素子(Pチャネル型のMOS‐FET)7を一定期間スイッチングし、その後に導通状態とすることができる。結果として、接続/遮断用のスイッチング素子7を非導通状態から緩やかに導通状態に遷移させ、突入電流を抑制する。8は積分用の容量素子(コンデンサ)である。
図7は特許文献2(特開平10−55729号公報)に開示された第3の従来例のスイッチ装置Dを示す。スイッチ制御信号Scの入力段の駆動用のスイッチング素子(NPN型トランジスタ)TR12のベース側に時定数回路15を追加している。この時定数回路15は積分用の容量素子(コンデンサ)C13、積分用の抵抗素子R15,急速放電用の抵抗素子R16および一方向性通電素子(整流ダイオード)D12で構成されている。“H”レベルのスイッチ制御信号Scが時定数回路15の入力端子14に印加されると、駆動用のスイッチング素子TR12のベースに対して時定数回路15から僅かずつ増加するベース電流が流入される。これにより、駆動用のスイッチング素子TR12のコレクタ電流が緩やかに増加し、接続/遮断用のスイッチング素子(Pチャネル型のMOS‐FET)TR11の制御電圧を緩やかに増加させる。結果、接続/遮断用のスイッチング素子TR11のドレイン電流が緩やかに増加し、コンデンサC2に対する出力電圧が緩やかに上昇する。出力電圧の上昇が緩やかであるので、ターンオン時の突入電流を抑制することができる。ターンオフ時にはスイッチ制御信号Scが“L”レベルとされ、積分用の容量素子C13から一方向性通電素子D12を介して急速放電用の抵抗素子R16に放電されるので、ターンオフ時の応答遅れ時間を短縮化できる。D11は電圧制限用のツェナーダイオードである。
図8に示す第4の従来例のスイッチ装置Eは、図4に示す第1の従来例のスイッチ装置Bにおいて、ターンオフ時の応答遅れ時間を短縮するために、時定数回路51bにおいて、急速放電用の抵抗素子R55と急速放電用のスイッチング素子(NPN型トランジスタ)Q53と一方向性通電素子(整流ダイオード)D52とを追加したものである。すなわち、接続/遮断用のスイッチング素子Q51のゲート‐ソース間の積分用の容量素子C51に対して急速放電用の抵抗素子R55とスイッチング素子Q53の直列回路を並列接続するとともに、積分用の容量素子C51と急速放電用のスイッチング素子Q53の接続点と充放電用の抵抗素子R51との間に一方向性通電素子D52を挿入したものである。
電源供給ラインの途中に挿入された接続/遮断用のスイッチング素子の電流路における入力側端子と制御端子との間に積分用の容量素子と充放電用の抵抗素子とが並列に接続され、前記接続/遮断用のスイッチング素子の制御端子と接地ラインとの間に電流制限用の抵抗素子と駆動用のスイッチング素子の直列回路が接続されたスイッチ装置において、さらに、前記積分用の容量素子の正極端子と、前記駆動用のスイッチング素子と前記電流制限用の抵抗素子との接続点との間に急速放電用の抵抗素子を接続している。
以下、図1、図2を参照して本発明にかかわるスイッチ装置の第1の実施例を説明する。
いま、接続/遮断用のスイッチング素子Q51が非導通状態にあって電源供給ラインL51が遮断されており、負荷回路53に対して直流電源E51からの電力供給が行われていない負荷停止状態にあるとする。このとき、駆動制御回路52においてスイッチ制御信号Scは“L”レベルとなっていて、駆動用のスイッチング素子Q52は非導通状態となっている。したがって、積分用の容量素子C51には充電は行われていない。すなわち、積分用の容量素子C51の両端電圧はゼロであり、接続/遮断用のスイッチング素子Q51の制御電圧(ゲート‐ソース間電圧)もゼロとなっている。
次に、負荷回路53に直流電源E51からの電力を供給して負荷動作状態にしようとするときは、図2(a)に示すように、スイッチ制御信号Scを“L”レベルから“H”レベルに立ち上げる。すると、駆動用のスイッチング素子Q52がターンオンし、高電位側の入力端子T1pに印加されている直流電源E51により、時定数回路51における積分用の容量素子C51および並列抵抗回路(R51,R52+R56)から駆動用のスイッチング素子Q52の経路で電流が流れる。充放電用の抵抗素子R51の抵抗値と積分用の容量素子C51の容量値とで決まる時定数のもとで積分用の容量素子C51に対する充電が開始される。図2(a)に示すように、スイッチ制御信号Scの立ち上がりタイミングから一定時間約9[ms]が経過した時点で接続/遮断用のスイッチング素子Q51の制御電圧がしきい値電圧を超え、それ以降、接続/遮断用のスイッチング素子Q51からの出力電圧および出力電流が緩やかに増加する。増加が緩やかであるため、負荷回路53の容量性負荷C53への突入電流は抑制される。
さらに所定の時間(約3[ms])の経過後に接続/遮断用のスイッチング素子Q51が完全にターンオンし、出力電圧が高電位側の入力端子T1pへの印加電圧のレベル(ここでは約24[V])で安定するとともに、出力電流は突入電流(6.6[A])の後、安定化する。この時点では突入電流の影響は緩和され、負荷回路53における容量性負荷C53と抵抗性負荷R53に対しては正常レベルの電流が安定的に供給される。
次に、負荷回路53の動作を停止させようとするときは、図2(b)に示すように、スイッチ制御信号Scを“H”レベルから“L”レベルに立ち下げる。すると、駆動用のスイッチング素子Q52がターンオフする。しかし、接続/遮断用のスイッチング素子Q51はすぐにはターンオフしない。それは、積分用の容量素子C51に対して行われた充電によって接続/遮断用のスイッチング素子Q51の制御電圧がしきい値電圧を超える状態を暫時継続するためである。駆動用のスイッチング素子Q52のターンオフによって負極端子が接地ラインL52から切り離された積分用の容量素子C51の充電電荷は、正極端子から負極端子へ向けて放電される。このとき、放電電流の一部は充放電用の抵抗素子R51を通して放電され、放電電流の残りは急速放電用の抵抗素子R56および電流制限用の電流制限用の抵抗素子R52の抵抗直列回路を通しても放電される。したがって、図4の場合の充放電用の抵抗素子R51のみの放電より速く積分用の容量素子C51の蓄積電荷を放出できる。そしてこれに伴って、接続/遮断用のスイッチング素子Q51の制御電圧が急速に降下する。しかし、接続/遮断用のスイッチング素子Q51が導通状態を保つ限りにおいて出力電圧、出力電流はともに“H”レベルに維持される(経過時間121[ms]まで)。この第1の実施例では、充放電用の抵抗素子R51、電流制限用の抵抗素子R52の抵抗値がともに10[kΩ]であり、急速放電用の抵抗素子R56も10[kΩ]となっている。
Rc=R51・(R56+R52)/(R51+R56+R52)
であり、
R51−Rc=R512 /(R51+R56+R52)>0
∴R51>Rc
のように、合成抵抗値Rcは急速放電用の抵抗素子R56がない図4(第1の従来例)の場合の抵抗値R51よりも小さくなっている。それゆえに、上述したように、第1の実施例によれば、積分用の容量素子C51の蓄積電荷を充放電用の抵抗素子R51のみ場合より速く放出することができるのである。
制御電圧がしきい値電圧以下となると、接続/遮断用のスイッチング素子Q51がターンオフする。これにより、直流電源E51から高電位側の入力端子T1pを介して流入していた電流が遮断され、負荷回路53への電源供給が停止される。やがて、積分用の容量素子C51の放電が完了する。なお、接続/遮断用のスイッチング素子Q51の非導通状態は、次にスイッチ制御信号Scが“H”レベルに立ち上がった後、所定のターンオン時の応答遅れ時間が経過するまで保持される。
次に、図3を参照して本発明にかかわるスイッチ装置の第2の実施例を説明する。図3は本発明の第2の実施例におけるスイッチ装置A′の構成を示す回路図である。
Rc′=R51・R56/(R51+R56)
である。大小関係を求めると、
Rc−Rc′=R52・R512 /{(R51+R56+R52)・(R51+R56)}>0
∴Rc>Rc′
であり、第1の実施例よりも第2の実施例の方が放電の抵抗がより小さくなっている。したがって、部品点数として一方向性通電素子D51の1部品が増えはするが、接続/遮断用のスイッチング素子Q51のターンオフ時の応答遅れ時間をさらに短縮化することが可能となっている。なお、追加された一方向性通電素子D51は接続/遮断用のスイッチング素子Q51のターンオン時の応答遅れ時間には影響を与えない。
52 駆動制御回路
53 負荷回路
C51 積分用の容量素子
C53 容量性負荷
D51 一方向性通電素子(整流ダイオード)
E51 直流電源
L51 電源供給ライン
L52 接地ライン
Q51 接続/遮断用のスイッチング素子(Pチャネル型のMOS‐FET)
Q52 駆動用のスイッチング素子(NPN型トランジスタ)
R51 充放電用の抵抗素子
R52 電流制限用の抵抗素子
R53 抵抗性負荷
R56 急速放電用の抵抗素子
Sc スイッチ制御信号
T1p 高電位側の入力端子
T1n 低電位側の入力端子
T2p 高電位側の出力端子
T2n 低電位側の出力端子
Claims (4)
- 電源供給ラインの途中に挿入された接続/遮断用のスイッチング素子の電流路における入力側端子と制御端子との間に積分用の容量素子と充放電用の抵抗素子とが並列に接続され、前記接続/遮断用のスイッチング素子の制御端子と接地ラインとの間に電流制限用の抵抗素子と駆動用のスイッチング素子の直列回路が接続されたスイッチ装置において、さらに、前記積分用の容量素子の正極端子と、前記駆動用のスイッチング素子と前記電流制限用の抵抗素子との接続点との間に急速放電用の抵抗素子を接続しているスイッチ装置。
- さらに、前記電流制限用の抵抗素子に対して、一方向性通電素子が、その順方向を前記駆動用のスイッチング素子から前記積分用の容量素子に向かう方向とする状態で並列に接続されている請求項1に記載のスイッチ装置。
- 前記接続/遮断用のスイッチング素子はPチャネル型のMOS‐FETで構成されている請求項1または請求項2に記載のスイッチ装置。
- 前記駆動用のスイッチング素子はバイポーラトランジスタで構成されている請求項1から請求項3までのいずれか1項に記載のスイッチ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014153544A JP6479360B2 (ja) | 2014-07-29 | 2014-07-29 | スイッチ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014153544A JP6479360B2 (ja) | 2014-07-29 | 2014-07-29 | スイッチ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016032190A true JP2016032190A (ja) | 2016-03-07 |
JP6479360B2 JP6479360B2 (ja) | 2019-03-06 |
Family
ID=55442337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014153544A Active JP6479360B2 (ja) | 2014-07-29 | 2014-07-29 | スイッチ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6479360B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018064350A (ja) * | 2016-10-12 | 2018-04-19 | オンキヨー株式会社 | 電子機器 |
JP2020114154A (ja) * | 2019-01-16 | 2020-07-27 | 株式会社島津製作所 | クロマトグラフ装置およびロードスイッチ回路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0638367A (ja) * | 1992-07-17 | 1994-02-10 | Nippondenso Co Ltd | 突入電流防止回路 |
JPH11353038A (ja) * | 1998-06-05 | 1999-12-24 | Nec Corp | 電源装置の突入電流防止回路 |
JP2005033869A (ja) * | 2003-07-08 | 2005-02-03 | Alps Electric Co Ltd | 突入電流抑制回路 |
JP2012143114A (ja) * | 2011-01-06 | 2012-07-26 | Canon Inc | 突入電流抑制回路 |
JP2014068105A (ja) * | 2012-09-25 | 2014-04-17 | Nec Embedded Products Ltd | 電源用スイッチング回路 |
-
2014
- 2014-07-29 JP JP2014153544A patent/JP6479360B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0638367A (ja) * | 1992-07-17 | 1994-02-10 | Nippondenso Co Ltd | 突入電流防止回路 |
JPH11353038A (ja) * | 1998-06-05 | 1999-12-24 | Nec Corp | 電源装置の突入電流防止回路 |
JP2005033869A (ja) * | 2003-07-08 | 2005-02-03 | Alps Electric Co Ltd | 突入電流抑制回路 |
JP2012143114A (ja) * | 2011-01-06 | 2012-07-26 | Canon Inc | 突入電流抑制回路 |
JP2014068105A (ja) * | 2012-09-25 | 2014-04-17 | Nec Embedded Products Ltd | 電源用スイッチング回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018064350A (ja) * | 2016-10-12 | 2018-04-19 | オンキヨー株式会社 | 電子機器 |
JP2020114154A (ja) * | 2019-01-16 | 2020-07-27 | 株式会社島津製作所 | クロマトグラフ装置およびロードスイッチ回路 |
US11451050B2 (en) | 2019-01-16 | 2022-09-20 | Shimadzu Corporation | Chromatograph apparatus and load switch circuit |
JP7156047B2 (ja) | 2019-01-16 | 2022-10-19 | 株式会社島津製作所 | クロマトグラフ装置およびロードスイッチ回路 |
Also Published As
Publication number | Publication date |
---|---|
JP6479360B2 (ja) | 2019-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8531212B2 (en) | Drive circuit for voltage-control type of semiconductor switching device | |
US6819149B2 (en) | Gate drive device for reducing a surge voltage and switching loss | |
JP2013013044A (ja) | ゲートドライブ回路 | |
US9722485B2 (en) | Switching power supply device, electric device, and vehicular device | |
JP6203020B2 (ja) | 充放電スイッチ回路を有する電池パック | |
JP2019058056A (ja) | 固体パルス変調器における保護回路、発振補償回路および給電回路 | |
JP2013026924A (ja) | ゲートドライブ回路 | |
CN110581541A (zh) | 一种隔离控制的浪涌电流抑制电路 | |
JP4792636B2 (ja) | 誘導性負荷駆動回路 | |
CN109245082A (zh) | 一种防反接和抑制开机浪涌电流的两用开关电路 | |
JP6479360B2 (ja) | スイッチ装置 | |
CN103532366A (zh) | 一种直流电源的启动方法和启动电路 | |
JP2014117062A (ja) | 突入電流抑制回路、及び電源装置 | |
US10411461B2 (en) | Protection circuit for brushless DC motor, and control device | |
JP5405299B2 (ja) | 電力消費装置を制御するための回路配置および方法 | |
CN218633695U (zh) | 上电缓启动电路、芯片及激光雷达 | |
JP2016072676A (ja) | 半導体リレー | |
JP2014150654A (ja) | ゲート駆動回路 | |
CN108512191B (zh) | 浪涌保护电路、电子设备及电路的浪涌防护方法 | |
JP6196504B2 (ja) | スイッチ装置 | |
CN203522519U (zh) | 直流电源启动电路 | |
CN203466725U (zh) | 一种直流电源启动电路 | |
CN203522520U (zh) | 一种直流电源启动电路 | |
JP2014057439A (ja) | キャパシタ用充電装置及び充電方法 | |
CN217445049U (zh) | 上电保护电路及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161020 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20161125 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170920 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6479360 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |