JP2020114154A

JP2020114154A - クロマトグラフ装置およびロードスイッチ回路

Info

Publication number: JP2020114154A
Application number: JP2019005584A
Authority: JP
Inventors: 悠悟石原; Yugo Ishihara
Original assignee: Shimadzu Corp
Current assignee: Shimadzu Corp
Priority date: 2019-01-16
Filing date: 2019-01-16
Publication date: 2020-07-27
Anticipated expiration: 2039-01-16
Also published as: CN111446947A; US20200227911A1; CN111446947B; JP7156047B2; US11451050B2

Abstract

【課題】突入電流を低減するとともに低コストで部品の発熱を抑制することが可能なクロマトグラフ装置およびロードスイッチ回路を提供する。【解決手段】クロマトグラフ装置は、クロマトグラフを構成する複数の動作部と、直流電力の供給をオンおよびオフするロードスイッチ回路１１とを備え、複数の動作部のうち少なくとも１つの動作部は、ロードスイッチ回路１１に負荷回路１５として接続され、ロードスイッチ回路１１は、直流電圧を受ける第１のノードＮ１と負荷回路１５との間に接続され、第２のノードＮ２の電位を受ける制御端子を有する第１のスイッチ素子Ｑ１と、第１のノードＮ１と第２のノードＮ２との間に接続された容量素子Ｃ１と、第１のノードＮ１と第２のノードＮ２との間に接続された第１の抵抗素子Ｒ１と、第１のスイッチ素子Ｑ１のターンオフ時に第１のノードＮ１と第２のノードＮ２との間に電流を流すバイパス回路Ｂ１とを含む。【選択図】図２

Description

本発明は、クロマトグラフ装置およびロードスイッチ回路に関する。

液体クロマトグラフ等のクロマトグラフには、吸光度検出器等の検出器が用いられる（例えば、特許文献１）。液体クロマトグラフに用いられる検出器には、重水素ランプ等の光源、シャッタを駆動するモータ、および光学系の温度を調整するヒータ等が設けられる。光源を点灯する回路、モータを駆動する回路、およびヒータを駆動する回路等は、共通の電源回路から直流電力が供給される負荷回路である。電源回路から負荷回路への直流電力の供給をオンおよびオフするためにロードスイッチ回路が用いられる。ロードスイッチ回路には、例えば、電界効果トランジスタが用いられる。

国際公開第２０１３／１４０６１７号

負荷回路がコンデンサ等の容量成分を有する場合、電界効果トランジスタの高速でのターンオン時に負荷回路の容量成分へ突入電流が流入する。突入電流を低減するために、ロードスイッチ回路に比較的大きな時定数を有するコンデンサが接続されることがある。これにより、電界効果トランジスタのターンオンの速度が低下する。その結果、電界効果トランジスタのターンオン時に電界効果トランジスタに流れるピーク電流を低減することができる。

一方、ロードスイッチ回路に比較的大きな時定数を有するコンデンサが設けられた場合には、電界効果トランジスタのターンオフ時間が長くなる。負荷回路に大きな電流が供給されている状態で電界効果トランジスタがターンオフしようとすると、ドレイン・ソース間電圧が発生し、電界効果トランジスタの発熱が一時的に大きくなる。ターンオフ時間が長くなると、発熱量が大きくなるので、大きな定格電流容量を有する電界効果トランジスタを用いる必要が生じる。それにより、部品のコストが高くなる。

本発明の目的は、突入電流を低減するとともに低コストで部品の発熱を抑制することが可能なクロマトグラフ装置およびロードスイッチ回路を提供することである。

本発明の第１の態様に係るクロマトグラフ装置は、クロマトグラフを構成する複数の動作部と、直流電力の供給をオンおよびオフするロードスイッチ回路とを備え、前記複数の動作部のうち少なくとも１つの動作部は、前記ロードスイッチ回路に負荷回路として接続され、前記ロードスイッチ回路は、直流電圧を受ける第１のノードと前記負荷回路との間に接続され、第２のノードの電位を受ける制御端子を有する第１のスイッチ素子と、前記第１のノードと前記第２のノードとの間に接続された容量素子と、前記第１のノードと前記第２のノードとの間に接続された第１の抵抗素子と、前記第１のスイッチ素子のターンオフ時に前記第１のノードと前記第２のノードとの間に電流を流すバイパス回路とを含む。

本発明の第２の態様に係るロードスイッチ回路は、クロマトグラフ装置の負荷回路への直流電力の供給をオンおよびオフするロードスイッチ回路であって、直流電圧を受ける第１のノードと前記負荷回路との間に接続され、第２のノードの電位を受ける制御端子を有する第１のスイッチ素子と、前記第１のノードと前記第２のノードとの間に接続された容量素子と、前記第１のノードと前記第２のノードとの間に接続された第１の抵抗素子と、前記第１のスイッチ素子のターンオフ時に前記第１のノードと前記第２のノードとの間に電流を流すバイパス回路とを含む。

本発明の第１の態様によれば、クロマトグラフ装置において突入電流を低減するとともに低コストで部品の発熱を抑制することが可能となる。

本発明の第２の態様によれば、ロードスイッチ回路において突入電流を低減するとともに低コストで部品の発熱を抑制することが可能となる。

実施の形態に係るクロマトグラフ装置における主としてクロマトグラフィ検出器の構成を示すブロック図である。図１のロードスイッチ回路の構成を示す回路図である。ロードスイッチ回路の他の例を示す回路図である。実施例のロードスイッチ回路の構成を示す回路図である。比較例のロードスイッチ回路の構成を示す回路図である。実施例のロードスイッチ回路のシミュレーション結果を示す波形図である。比較例のロードスイッチ回路のシミュレーション結果を示す波形図である。図１のクロマトグラフィ検出器を含むクロマトグラフ装置の構成を示すブロック図である。

以下、実施の形態に係るクロマトグラフ装置およびそれに用いられるロードスイッチ回路について図面を参照しながら詳細に説明する。

（１）クロマトグラフィ検出器の構成
図１は実施の形態に係るクロマトグラフ装置における主としてクロマトグラフィ検出器の構成を示すブロック図である。

図１に示すように、クロマトグラフ装置１００は、クロマトグラフィ検出器１０および電源回路６０を含む。クロマトグラフィ検出器１０は、ロードスイッチ回路１１、ランプ点灯回路１２、モータ駆動回路１３およびヒータ駆動回路１４を含む。ランプ点灯回路１２、モータ駆動回路１３およびヒータ駆動回路１４は、負荷回路１５を構成する。クロマトグラフィ検出器１０は、ランプ１６、ステッピングモータ１７、直流ヒータ１８、フローセル１９、光検出器２０および検出器制御部３０をさらに含む。

電源回路６０は、交流電力を直流電力に変換し、直流の電源電圧Ｖｃｃを生成する。電源電圧Ｖｃｃは、例えば２４Ｖであるが、これに限定されない。ロードスイッチ回路１１は、電源回路６０と負荷回路１５との間に接続されている。ロードスイッチ回路１１は、電源回路６０から負荷回路１５への直流電力の供給をオンおよびオフする。本実施の形態では、ロードスイッチ回路１１にランプ点灯回路１２、モータ駆動回路１３およびヒータ駆動回路１４が接続されている。

ランプ点灯回路１２は、ロードスイッチ回路１１を通して供給される直流電力によりランプ１６を点灯させる。モータ駆動回路１３は、ロードスイッチ回路１１を通して供給される直流電力によりステッピングモータ１７を駆動する。ヒータ駆動回路１４は、ロードスイッチ回路１１を通して供給される直流電力により直流ヒータ１８を駆動する。ランプ点灯回路１２、モータ駆動回路１３およびヒータ駆動回路１４は、比較的大きな容量成分を有する。ランプ１６は、例えば、重水素ランプおよびタングステンランプである。ステッピングモータ１７は、ランプ１６とフローセル１９との間に配置されるシャッタおよびフィルタを移動させる。直流ヒータ１８は、フローセル１９を含む光学系の温度を調整する。

フローセル１９には、後述する図８の分析カラム１４０から供給される移動相および試料が流れる。ランプ１６により発生された光は、フローセル１９に導かれる。光検出器２０は、フローセル１９を透過した光を検出する。検出器制御部３０は、ロードスイッチ回路１１、ランプ点灯回路１２、モータ駆動回路１３およびヒータ駆動回路１４の動作を制御するとともに、光検出器２０の出力信号を受ける。

（２）ロードスイッチ回路１１の構成
図２は図１のロードスイッチ回路１１の構成を示す回路図である。ロードスイッチ回路１１は、ＰチャネルＭＯＳＦＥＴ（金属酸化物電界効果トランジスタ；以下、トランジスタと略記する。）Ｑ１、ＮチャネルＭＯＳＦＥＴ（金属酸化物電界効果トランジスタ；以下、トランジスタと略記する）Ｑ２、コンデンサＣ１、および抵抗Ｒ１，Ｒ２，Ｒ３を含む。

トランジスタＱ１は、電源回路６０により生成される電源電圧Ｖｃｃを受けるノードＮ１と負荷回路１５との間に接続されている。詳細には、トランジスタＱ１のソースがノードＮ１に接続され、ドレインが負荷回路１５に接続されている。トランジスタＱ１のゲートはノードＮ２に接続されている。ノードＮ１とノードＮ２との間にコンデンサＣ１および抵抗Ｒ１が並列に接続されている。ノードＮ２とノードＮ３との間に抵抗Ｒ２が接続されている。ノードＮ３と接地電位ＧＮＤを受けるノードＮ４との間にトランジスタＱ２が接続されている。詳細には、トランジスタＱ２のソースがノードＮ４に接続され、ドレインがノードＮ３に接続されている。トランジスタＱ２のゲートには図１の検出器制御部３０により切替信号ＳＷが与えられる。

ノードＮ１とノードＮ３との間に抵抗Ｒ３が接続されている。ノードＮ２とノードＮ３との間にダイオードＤ１が接続されている。詳細には、ダイオードＤ１のアノードがノードＮ３に接続され、カソードがノードＮ２に接続されている。ダイオードＤ１および抵抗Ｒ３がバイパス回路Ｂ１を構成する。本実施の形態では、バイパス回路Ｂ１は、ノードＮ１からノードＮ３を経由してノードＮ２に電流を流す一方向性導通回路である。

切替信号ＳＷがハイレベルになると、トランジスタＱ２がターンオンする。それにより、ノードＮ２の電位が低下する。ノードＮ１とノードＮ２との間の電圧がゲートしきい値電圧を超えると、トランジスタＱ１がターンオンする。それにより、電源回路６０からの直流電力が負荷回路１５に供給される。抵抗Ｒ１，Ｒ２は、トランジスタＱ２のドレイン電流を制限するとともに、トランジスタＱ１のゲート電圧を決定する。コンデンサＣ１は、比較的大きな時定数を有する。そのため、コンデンサＣ１の時定数によりトランジスタＱ１のドレイン電圧の立ち上がり波形が鈍る。それにより、トランジスタＱ１のターンオン時の突入電流が低減される。

切替信号ＳＷがローレベルになると、トランジスタＱ２がターンオフする。それにより、ノードＮ２の電位が上昇する。ノードＮ１とノードＮ２との間の電圧がゲートしきい値電圧未満になると、トランジスタＱ１がターンオフする。それにより、負荷回路１５が電源回路６０から遮断される。この場合、抵抗Ｒ１およびコンデンサＣ１の並列回路を通してノードＮ２の電位がノードＮ１の電源電圧Ｖｃｃに近づくように上昇するとともに、抵抗Ｒ３およびダイオードＤ１を通してノードＮ２の電位が電源電圧Ｖｃｃに近づくように上昇する。抵抗Ｒ３およびダイオードＤ１により構成されるバイパス回路Ｂ１の時定数は０に近いので、トランジスタＱ１のゲートが急速に充電される。そのため、トランジスタＱ１のターンオフ時間が短くなる。その結果、トランジスタＱ１のターンオフ時に、トランジスタＱ１のソース・ドレイン間電圧の発生による発熱が抑制される。

なお、トランジスタＱ１のターンオン時には、ダイオードＤ１には逆バイアスが印加されるので、ダイオードＤ１はオフしている。そのため、ダイオードＤ１および抵抗Ｒ３によるターンオン速度への影響は無視できる。

トランジスタＱ１，Ｑ２がオンしているときには、抵抗Ｒ３に電流が流れるため、電力損失が生じる。一方、トランジスタＱ１のターンオフ時にはバイパス回路Ｂ１の時定数は無視できるので、抵抗Ｒ３の値によるターンオフ時間への影響は少ない。したがって、抵抗Ｒ３による電力損失が許容範囲内となるように抵抗Ｒ３の値を大きく設定することができる。

図３はロードスイッチ回路１１の他の例を示す回路図である。ダイオードＤ１の端子間容量が大きい場合には、トランジスタＱ１のターンオン時にノードＮ１からコンデンサＣ１およびダイオードＤ１を経由してトランジスタＱ２に突入電流が流れる場合がある。そのため、ダイオードＤ１の端子間容量は小さいことが望ましい。図３の例では、ダイオードＤ１のアノードと抵抗Ｒ２との間に電流制限用の抵抗Ｒ４が追加されている。それにより、ダイオードＤ１の端子間容量が大きい場合でも、トランジスタＱ２に流れる突入電流が低減される。

（３）シミュレーション
本実施の形態に係るロードスイッチ回路１１の効果を評価するために、実施例および比較例のロードスイッチ回路１１のシミュレーションを行った。図４は実施例のロードスイッチ回路の構成を示す回路図である。図５は比較例のロードスイッチ回路の構成を示す回路図である。

図４の実施例のロードスイッチ回路１１は、図２の実施の形態に係るロードスイッチ回路１１と次の点を除いて同じ構成を有する。図４のロードスイッチ回路１１においては、トランジスタＱ２のゲートには、抵抗Ｒ５を通して切替信号ＳＷが与えられる。負荷回路１５としては、コンデンサＣ２および抵抗Ｒ６が用いられる。コンデンサＣ２および抵抗Ｒ６は、トランジスタＱ１のドレインとノードＮ４との間に並列に接続される。

図５の比較例のロードスイッチ回路１１ａは、図４のバイパス回路Ｂ１を有さない。比較例のロードスイッチ回路１１ａの他の部分の構成は、図４の実施例のロードスイッチ回路１１の構成と同様である。

シミュレーションにおいて、電源電圧Ｖｃｃは２４Ｖである。コンデンサＣ１の容量値は４．７μＦであり、抵抗Ｒ１および抵抗Ｒ２の値はそれぞれ１００ｋΩである。抵抗Ｒ３の値は１０ｋΩであり、抵抗Ｒ５の値は１ｋΩである。負荷回路１５のコンデンサＣ２の容量値は３００μＦであり、抵抗Ｒ６の値は６Ωである。

図６は実施例のロードスイッチ回路１１のシミュレーション結果を示す波形図である。図７は比較例のロードスイッチ回路１１ａのシミュレーション結果を示す波形図である。

図６および図７において、横軸は時間を表し、左の縦軸は電圧を表し、右の縦軸は電力損失を表す。トランジスタＱ１のゲート・ソース間電圧の波形が一点鎖線Ｌ１，Ｌ１１で示される。また、トランジスタＱ１の電力損失の波形が実線Ｌ２，Ｌ１２で示される。

図６に示されるように、実施例のロードスイッチ回路１１においては、時点ｔ１で切替信号ＳＷがハイレベルに立ち上がると、トランジスタＱ１のゲート・ソース間電圧は対数関数的に上昇する。時点ｔ２でトランジスタＱ１のターンオンが開始し、時点ｔ３でトランジスタＱ１は完全にオン状態となる。トランジスタＱ１のターンオン開始から完全オンまでのターンオン期間に主として突入電流による電力損失のピークＰＫ１が現れる。

また、時点ｔ４で切替信号ＳＷがローレベルに立ち下がると、トランジスタＱ１のゲート・ソース間電圧は指数関数的に低下する。この場合、トランジスタＱ１のゲートの電位がバイパス回路Ｂ１を通して電源電圧Ｖｃｃに急速に近づくので、トランジスタＱ１のゲート・ソース間電圧は急速に低下する。時点ｔ５でトランジスタＱ１がターンオフを開始し、時点ｔ６でトランジスタＱ１は完全にオフ状態となる。トランジスタＱ１のターンオフ開始から完全オフまでのターンオフ期間に主として抵抗Ｒ６を通して流れる過渡電流による電力損失のピークＰＫ２が現れる。

図７に示されるように、比較例のロードスイッチ回路１１ａにおいては、時点ｔ１１で切替信号ＳＷがハイレベルに立ち上がると、トランジスタＱ１のゲート・ソース間電圧は対数関数的に上昇する。時点ｔ１２でトランジスタＱ１のターンオンが開始し、時点ｔ１３でトランジスタＱ１は完全にオン状態となる。トランジスタＱ１のターンオン開始から完全オンまでのターンオン期間に主として突入電流による電力損失のピークＰＫ１１が現れる。

また、時点ｔ１４で切替信号ＳＷがローレベルに立ち下がると、トランジスタＱ１のゲート・ソース間電圧は指数関数的に低下する。この場合、コンデンサＣ１の時定数によりトランジスタＱ１のゲートの電位が緩やかに上昇するので、トランジスタＱ１のゲート・ソース間電圧は緩やかに低下する。時点ｔ１５でトランジスタＱ１がターンオフを開始し、時点ｔ１６でトランジスタＱ１は完全にオフ状態となる。トランジスタＱ１のターンオフ開始から完全オフまでのターンオフ期間に主として抵抗Ｒ６を通して流れる過渡電流による電力損失のピークＰＫ１２が現れる。

上記のように、実施例のロードスイッチ回路１１におけるトランジスタＱ１のターンオフ時間は、比較例のロードスイッチ回路１１ａにおけるトランジスタＱ１のターンオフ時間に比べて短い。そのため、実施例のロードスイッチ回路１１におけるターンオフ時にトランジスタＱ１に流れる過渡電流は、比較例のロードスイッチ回路１１ａにおけるターンオフ時にトランジスタＱ１に流れる過渡電流に比べて少ない。

一方、実施例のロードスイッチ回路１１におけるトランジスタＱ１のターンオン時間は、比較例のロードスイッチ回路１１ａにおけるトランジスタＱ１のターンオン時間とほぼ等しい。このことから、実施例のロードスイッチ回路１１におけるバイパス回路Ｂ１によりトランジスタＱ１のターンオン速度にほとんど影響が与えられないことがわかる。

（４）クロマトグラフ装置
図８は図１のクロマトグラフィ検出器１０を含むクロマトグラフ装置の構成を示すブロック図である。図８のクロマトグラフ装置１００は、液体クロマトグラフ装置である。

図７のクロマトグラフ装置１００は、移動相用のポンプ１１０、試料導入部１２０、導入ポート１３０、分析カラム１４０、カラムオーブン１５０およびクロマトグラフィ検出器１０を含む。分析カラム１４０は、カラムオーブン１５０内に設けられる。カラムオーブン１５０は、分析カラム１４０を設定された温度に維持する。

ポンプ１１０は、移動相容器１１１内の移動相（溶離液）を吸引し、分析カラム１４０に供給する。試料導入部１２０は、例えばオートサンプラまたはインジェクタを含み、分析対象である試料を導入ポート１３０において移動相に導入する。分析カラム１４０を通過した移動相および試料は、クロマトグラフィ検出器１０のフローセル１９（図１）を流れ、廃液容器１１２に排出される。

クロマトグラフ装置１００は、分析制御部５０、操作部５１および表示部５２を含む。操作部５１は、使用者が分析制御部５０に種々の指令を与えるために用いられる。分析制御部５０は、ポンプ１１０、試料導入部１２０、カラムオーブン１５０およびクロマトグラフィ検出器１０を制御する。また、分析制御部５０は、クロマトグラフィ検出器１０の出力信号に基づいてクロマトグラムを生成する。生成されたクロマトグラムは表示部５２に表示される。

（５）実施の形態の効果
本実施の形態に係るクロマトグラフ装置１００に用いられるロードスイッチ回路１１においては、トランジスタＱ１のターンオン時間を確保しつつトランジスタＱ１のターンオフ時間を短くすることができる。それにより、突入電流を低減するとともにターンオフ時の発熱量を低減することができる。そのため、小さい定格電流容量を有するトランジスタＱ１を用いることができるので、トランジスタＱ１のコストおよび寸法を低減することができる。また、抵抗Ｒ３およびダイオードＤ１は、トランジスタＱ１に比べて安価である。したがって、ロードスイッチ回路１１の部品コストおよび部品サイズを低減することが可能となる。また、クロマトグラフィ検出器１０およびそれを用いたクロマトグラフ装置１００の部品コストを低減することが可能となる。

（６）他の実施の形態
（６−１）
上記実施の形態では、負荷回路１５がランプ点灯回路１２、モータ駆動回路１３およびヒータ駆動回路１４を含むが、負荷回路１５がランプ点灯回路１２、モータ駆動回路１３およびヒータ駆動回路１４の一部を含んでもよい。

（６−２）
上記実施の形態では、ロードスイッチ回路１１がクロマトグラフィ検出器１０内の負荷回路１５に接続されるが、ロードスイッチ回路１１がクロマトグラフ装置１００の他の動作部に接続されてもよい。例えば、ロードスイッチ回路１１が試料導入部１２０におけるモータ駆動回路またはカラムオーブン１５０内のヒータ駆動回路等に接続されてもよい。

（６−３）
上記実施の形態のロードスイッチ回路１１において、トランジスタＱ１のソースとノードＮ１との間に抵抗等の他の回路素子が設けられてもよい。また、トランジスタＱ１のドレインと負荷回路１５との間に抵抗等の他の回路素子が設けられてもよい。コンデンサＣ１が他の回路素子を通してノードＮ１とノードＮ２との間に接続されてもよい。抵抗Ｒ１が他の回路素子を通してノードＮ１とノードＮ２との間に接続されてもよい。抵抗Ｒ２が他の回路素子を通してノードＮ２とノードＮ３との間に接続されてもよい。抵抗Ｒ３が他の回路素子を通してノードＮ１とノードＮ３との間に接続されてもよい。ダイオードＤ１が他の回路素子を通してノードＮ２とノードＮ３との間に接続されてもよい。トランジスタＱ１のゲートが他の回路素子を通してノードＮ２に接続されてもよい。トランジスタＱ２が他の回路素子を通してノードＮ３とノードＮ４との間に接続されてもよい。抵抗Ｒ４が他の回路素子を通してダイオードＤ１のアノードとノードＮ３との間に接続されてもよい。

（６−４）
上記実施の形態では、トランジスタＱ１，Ｑ２がＭＯＳＦＥＴであるが、第１のスイッチ素子としてバイポーラトランジスタまたはＩＧＢＴ（Insulated Gate Bipolar Transistor；絶縁ゲートバイポーラトランジスタ）等の他の種類のスイッチ素子が用いられてもよく、第２のスイッチ素子としてバイポーラトランジスタまたはＩＧＢＴ等の他の種類のスイッチ素子が用いられてもよい。

（６−５）
上記実施の形態では、第１〜第４の抵抗素子として抵抗Ｒ１〜Ｒ４が用いられているが、第１〜第４の抵抗素子として抵抗成分を有する他の回路素子が用いられてもよい。また、上記実施の形態では、容量素子としてコンデンサＣ１が用いられているが、容量素子として容量成分を有する他の回路素子が用いられてもよい。

（６−６）
上記実施の形態では、バイパス回路Ｂ１が抵抗Ｒ３およびダイオードＤ１により構成されるが、バイパス回路Ｂ１がフォトカプラまたはトランジスタ等のスイッチ素子により構成されてもよい。この場合、抵抗Ｒ３およびダイオードＤ１の代わりにスイッチ素子がノードＮ１とノードＮ２との間に接続される。スイッチ素子は検出器制御部３０等の制御回路によりトランジスタＱ１のターンオフ時にオン状態にされる。

（６−７）
上記実施の形態では、トランジスタＱ１のゲート電位を変化させるために抵抗Ｒ１，Ｒ２およびトランジスタＱ２が設けられているが、抵抗Ｒ２およびトランジスタＱ２の代わりに他のゲート電位制御回路が設けられてもよい。

（６−８）
上記実施の形態では、クロマトグラフ装置１００が液体クロマトグラフ装置であるが、クロマトグラフ装置が超臨界流体クロマトグラフ装置等の他のクロマトグラフ装置であってもよい。

（７）請求項の各構成要素と実施の形態の各要素との対応
以下、請求項の各構成要素と実施の形態の各要素との対応の例について説明する。上記実施の形態では、ランプ点灯回路１２、モータ駆動回路１３またはヒータ駆動回路１４が動作部の例であり、トランジスタＱ１が第１のスイッチ素子の例であり、ゲートが制御端子の例であり、コンデンサＣ１が容量素子の例であり、抵抗Ｒ１が第１の抵抗素子の例であり、抵抗Ｒ２が第２の抵抗素子の例であり、抵抗Ｒ３が第３の抵抗素子の例であり、抵抗Ｒ４が第４の抵抗素子の例である。トランジスタＱ２が第２のスイッチ素子の例であり、電源電圧Ｖｃｃが直流電圧の例であり、接地電位ＧＮＤが基準電位の例であり、ノードＮ１〜Ｎ４が第１〜第４のノードの例である。上記実施の形態では、請求項の各構成要素として、請求項に記載されている構成または機能を有する他の種々の要素を用いることもできる。

（８）態様
上述した複数の例示的な実施の形態は、以下の態様の具体例であることが当業者により理解される。
（第１項）一態様に係るクロマトグラフ装置は、
クロマトグラフを構成する複数の動作部と、
直流電力の供給をオンおよびオフするロードスイッチ回路とを備え、
前記複数の動作部のうち少なくとも１つの動作部は、前記ロードスイッチ回路に負荷回路として接続され、
前記ロードスイッチ回路は、
直流電圧を受ける第１のノードと前記負荷回路との間に接続され、第２のノードの電位を受ける制御端子を有する第１のスイッチ素子と、
前記第１のノードと前記第２のノードとの間に接続された容量素子と、
前記第１のノードと前記第２のノードとの間に接続された第１の抵抗素子と、
前記第１のスイッチ素子のターンオフ時に前記第１のノードと前記第２のノードとの間に電流を流すバイパス回路とを含んでいてよい。

第１項に記載のクロマトグラフ装置によれば、ロードスイッチ回路における第１のスイッチ素子がターンオンすると、直流電圧を受ける第１のノードと負荷回路との間が導通する。それにより、負荷回路への直流電力の供給がオンする。この場合、容量素子の時定数により負荷回路に与えられる電圧波形が鈍る。それにより、第１のスイッチ素子のターンオン時の突入電流が低減される。

第２のスイッチ素子がターンオフすると、直流電圧を受ける第１のノードと負荷回路とが遮断される。それにより、負荷回路への直流電力の供給がオフする。このとき、バイパス回路により第１のノードと第２のノードとの間で電流が流される。それにより、第１のスイッチ素子の制御端子の電位が急速に変化する。そのため、第１のスイッチ素子のターンオフ時間が短くなる。したがって、第１のスイッチ素子のターンオフ時における第１のスイッチ素子の発熱が抑制されるので、第１のスイッチ素子に大きな定格電流容量が要求されない。それにより、第１のスイッチ素子のコストを低減することができる。

その結果、ロードスイッチ回路およびクロマトグラフ装置において突入電流を低減するとともに低コストで部品の発熱を抑制することが可能となる。
（第２項）
第１項に記載のクロマトグラフ装置において、
前記バイパス回路は、前記第１のスイッチ素子のターンオフ時に前記第１のノードから前記第２のノードへ電流を流す一方向性導通回路を含んでもよい。

第２項に記載のクロマトグラフ装置によれば、簡単な構成を有する一方向性導通回路により、ターンオン時の第１のスイッチ素子の動作に影響を与えることなく、ターンオフ時に第１のスイッチ素子の制御端子の電位を急速に変化させることができる。
（第３項）第２項に記載のクロマトグラフ装置において、
前記ロードスイッチ回路は、
前記第２のノードと第３のノードとの間に接続された第２の抵抗素子をさらに含み、
前記一方向性導通回路は、
前記第１のノードと前記第３のノードとの間に接続された第３の抵抗素子と、
前記第３のノードと前記第２のノードとの間に接続されたダイオードとを含んでもよい。

第３項に記載のクロマトグラフ装置によれば、簡単な構成によりターンオフ時に第１のノードから第２のノードに電流を流すことができる。
（第４項）第３項に記載のクロマトグラフ装置において、
前記ロードスイッチ回路は、
前記第３のノードと基準電位に設定される第４のノードとの間に接続された第２のスイッチ素子と、
前記ダイオードのアノードと前記第２のノードとの間に接続された第４の抵抗素子をさらに含んでもよい。

第４項に記載のクロマトグラフ装置によれば、第２のスイッチ素子のターンオンまたはターンオフに応答して第１のスイッチ素子がターンオンまたはターンオフする。第１のスイッチ素子のターンオン時に第１のノードから容量素子およびダイオードを経由して突入電流が流れる場合でも、第４の抵抗素子により第２のスイッチ素子に流れる突入電流が低減される。それにより、第２のスイッチ素子に大きな定格電流容量が要求されない。その結果、部品コストおよび部品サイズを低減することが可能となる。
（第５項）第１項〜第４項のいずれか一項に記載のクロマトグラフ装置において、
前記クロマトグラフは、
分析カラムと、
前記分析カラムにより分離された試料の成分を検出する検出器と、
電源回路とを含み、
前記検出器は、前記ロードスイッチ回路および前記負荷回路を含み、
前記ロードスイッチ回路は、前記電源回路と前記負荷回路との間に接続されてもよい。
（第６項）他の態様に係るロードスイッチ回路は、
クロマトグラフ装置の負荷回路への直流電力の供給をオンおよびオフするロードスイッチ回路であって、
直流電圧を受ける第１のノードと前記負荷回路との間に接続され、第２のノードの電位を受ける制御端子を有する第１のスイッチ素子と、
前記第１のノードと前記第２のノードとの間に接続された容量素子と、
前記第１のノードと前記第２のノードとの間に接続された第１の抵抗素子と、
前記第１のスイッチ素子のターンオフ時に前記第１のノードと前記第２のノードとの間に電流を流すバイパス回路とを含んでいてよい。

第６項に記載のロードスイッチ回路によれば、第１のスイッチ素子がターンオンすると、直流電圧を受ける第１のノードと負荷回路との間が導通する。それにより、負荷回路への直流電力の供給がオンする。この場合、容量素子の時定数により負荷回路に与えられる電圧波形が鈍る。それにより、第１のスイッチ素子のターンオン時の突入電流が低減される。

その結果、ロードスイッチ回路において突入電流を低減するとともに低コストで部品の発熱を抑制することが可能となる。

１０…クロマトグラフィ検出器，１１，１１ａ…ロードスイッチ回路，１２…ランプ点灯回路，１３…モータ駆動回路，１４…ヒータ駆動回路，１５…負荷回路，１６…ランプ，１７…ステッピングモータ，１８…直流ヒータ，１９…フローセル，２０…光検出器，３０…検出器制御部，５０…分析制御部，５１…操作部，５２…表示部，６０…電源回路，１００…クロマトグラフ装置，１１０…ポンプ，１１１…移動相容器，１１２…廃液容器，１２０…試料導入部，１３０…導入ポート，１４０…分析カラム，１５０…カラムオーブン，Ｂ１…バイパス回路，Ｃ１，Ｃ２…コンデンサ，Ｄ１…ダイオード，ＧＮＤ…接地電位，Ｌ１，Ｌ１１…一点鎖線，Ｌ２，Ｌ１２…実線，Ｎ１〜Ｎ４…ノード，ＰＫ１，ＰＫ２，ＰＫ１１，ＰＫ１２…ピーク，Ｑ１，Ｑ２…トランジスタ，Ｒ１〜Ｒ６…抵抗，ＳＷ…切替信号，Ｖｃｃ…電源電圧，ｔ１〜ｔ６，ｔ１１〜ｔ１６…時点

Claims

クロマトグラフを構成する複数の動作部と、
直流電力の供給をオンおよびオフするロードスイッチ回路とを備え、
前記複数の動作部のうち少なくとも１つの動作部は、前記ロードスイッチ回路に負荷回路として接続され、
前記ロードスイッチ回路は、
直流電圧を受ける第１のノードと前記負荷回路との間に接続され、第２のノードの電位を受ける制御端子を有する第１のスイッチ素子と、
前記第１のノードと前記第２のノードとの間に接続された容量素子と、
前記第１のノードと前記第２のノードとの間に接続された第１の抵抗素子と、
前記第１のスイッチ素子のターンオフ時に前記第１のノードと前記第２のノードとの間に電流を流すバイパス回路とを含む、クロマトグラフ装置。
前記バイパス回路は、前記第１のスイッチ素子のターンオフ時に前記第１のノードから前記第２のノードへ電流を流す一方向性導通回路を含む、請求項１記載のクロマトグラフ装置。
前記ロードスイッチ回路は、
前記第２のノードと第３のノードとの間に接続された第２の抵抗素子をさらに含み、
前記一方向性導通回路は、
前記第１のノードと前記第３のノードとの間に接続された第３の抵抗素子と、
前記第３のノードと前記第２のノードとの間に接続されたダイオードとを含む、請求項２記載のクロマトグラフ装置。
前記ロードスイッチ回路は、
前記第３のノードと基準電位に設定される第４のノードとの間に接続された第２のスイッチ素子と、
前記ダイオードのアノードと前記第２のノードとの間に接続された第４の抵抗素子をさらに含む、請求項３記載のクロマトグラフ装置。
前記クロマトグラフは、
分析カラムと、
前記分析カラムにより分離された試料の成分を検出する検出器と、
電源回路とを含み、
前記検出器は、前記ロードスイッチ回路および前記負荷回路を含み、
前記ロードスイッチ回路は、前記電源回路と前記負荷回路との間に接続された、請求項１〜４のいずれか一項に記載のクロマトグラフ装置。
クロマトグラフ装置の負荷回路への直流電力の供給をオンおよびオフするロードスイッチ回路であって、
直流電圧を受ける第１のノードと前記負荷回路との間に接続され、第２のノードの電位を受ける制御端子を有する第１のスイッチ素子と、
前記第１のノードと前記第２のノードとの間に接続された容量素子と、
前記第１のノードと前記第２のノードとの間に接続された第１の抵抗素子と、
前記第１のスイッチ素子のターンオフ時に前記第１のノードと前記第２のノードとの間に電流を流すバイパス回路とを含む、ロードスイッチ回路。