JPH07226663A - トランジスタ駆動回路 - Google Patents
トランジスタ駆動回路Info
- Publication number
- JPH07226663A JPH07226663A JP6016026A JP1602694A JPH07226663A JP H07226663 A JPH07226663 A JP H07226663A JP 6016026 A JP6016026 A JP 6016026A JP 1602694 A JP1602694 A JP 1602694A JP H07226663 A JPH07226663 A JP H07226663A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- voltage
- circuit
- bypass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 被駆動トランジスタ（ＩＧＢＴ）のターンオ
ン遅れ時間を短くし、かつターンオン時のコレクタ電流
変化率を緩やかにする。 【構成】 駆動信号端子(8)への駆動信号が「Ｈ」にな
ると、ターンオン用ゲート駆動トランジスタ(4)が導通
してＩＧＢＴ(1)は導通する。このとき、ＩＧＢＴ(1)の
ゲート電圧がスレショルド電圧以下のときは、ゲート電
圧検出回路(11)はバイパス回路(12)を動作させ、ターン
オン時間抑制用抵抗(3)をバイパスする。これで、ゲー
ト電圧の立上り時間を短くして、ターンオン遅れ時間を
短縮する。スレショルド電圧を越える電圧においては、
バイパス回路(12)は動作せず、ゲート電圧の変化率を小
さくして、ＩＧＢＴ(1)のコレクタ電流の変化率を抑制
する。
ン遅れ時間を短くし、かつターンオン時のコレクタ電流
変化率を緩やかにする。 【構成】 駆動信号端子(8)への駆動信号が「Ｈ」にな
ると、ターンオン用ゲート駆動トランジスタ(4)が導通
してＩＧＢＴ(1)は導通する。このとき、ＩＧＢＴ(1)の
ゲート電圧がスレショルド電圧以下のときは、ゲート電
圧検出回路(11)はバイパス回路(12)を動作させ、ターン
オン時間抑制用抵抗(3)をバイパスする。これで、ゲー
ト電圧の立上り時間を短くして、ターンオン遅れ時間を
短縮する。スレショルド電圧を越える電圧においては、
バイパス回路(12)は動作せず、ゲート電圧の変化率を小
さくして、ＩＧＢＴ(1)のコレクタ電流の変化率を抑制
する。
Description
【０００１】
【産業上の利用分野】この発明は電圧駆動形トランジス
タを駆動する回路に関するものである。
タを駆動する回路に関するものである。
【０００２】
【従来の技術】図７及び図８は例えば「電子技術，１９
９１年８月号」（日刊工業新聞社，Ｐ３１）に示された
従来のトランジスタ駆動回路を示す図で、図７は回路構
成図、図８は各部動作波形図である。
９１年８月号」（日刊工業新聞社，Ｐ３１）に示された
従来のトランジスタ駆動回路を示す図で、図７は回路構
成図、図８は各部動作波形図である。
【０００３】図７において、(1)は電圧駆動形トランジ
スタの一種であるゲート絶縁形バイポーラトランジスタ
（以下ＩＧＢＴという）、(2)はＩＧＢＴ(1)のゲートに
接続されたゲート抵抗、(3)はターンオン時間抑制用抵
抗、(4)は抵抗(3)にコレクタが接続されたｎｐｎ形トラ
ンジスタからなるターンオン用ゲート駆動トランジス
タ、(5)はｐｎｐ形トランジスタからなるターンオフ用
ゲート駆動トランジスタであり、トランジスタ(4)のエ
ミッタとトランジスタ(5)のエミッタは互いに接続さ
れ、かつ抵抗(2)に接続されている。
スタの一種であるゲート絶縁形バイポーラトランジスタ
（以下ＩＧＢＴという）、(2)はＩＧＢＴ(1)のゲートに
接続されたゲート抵抗、(3)はターンオン時間抑制用抵
抗、(4)は抵抗(3)にコレクタが接続されたｎｐｎ形トラ
ンジスタからなるターンオン用ゲート駆動トランジス
タ、(5)はｐｎｐ形トランジスタからなるターンオフ用
ゲート駆動トランジスタであり、トランジスタ(4)のエ
ミッタとトランジスタ(5)のエミッタは互いに接続さ
れ、かつ抵抗(2)に接続されている。
【０００４】(6)は正電源、(7)は負電源で互いに直列に
接続されてＩＧＢＴ(1)のエミッタに接続され、かつ正
電源(6)は抵抗(3)に接続され、負電源(7)はトランジス
タ(5)のコレクタに接続されている。(8)はトランジスタ
(4)(5)のベースに共通に接続された駆動信号端子であ
る。
接続されてＩＧＢＴ(1)のエミッタに接続され、かつ正
電源(6)は抵抗(3)に接続され、負電源(7)はトランジス
タ(5)のコレクタに接続されている。(8)はトランジスタ
(4)(5)のベースに共通に接続された駆動信号端子であ
る。
【０００５】従来のトランジスタ駆動回路は上記のよう
に構成され、駆動信号端子(8)への駆動信号が「Ｈ」に
なると、ターンオン用ゲート駆動トランジスタ(4)が導
通（ターンオフ用ゲート駆動トランジスタ(5)は遮断）
する。これで、正電源(6)−ターンオン時間抑制用抵抗
(3)−ターンオン用ゲート駆動トランジスタ(4)−ゲート
抵抗(2)を通じて、ＩＧＢＴ(1)のゲートに充電電流が流
れてＩＧＢＴ(1)は導通する。
に構成され、駆動信号端子(8)への駆動信号が「Ｈ」に
なると、ターンオン用ゲート駆動トランジスタ(4)が導
通（ターンオフ用ゲート駆動トランジスタ(5)は遮断）
する。これで、正電源(6)−ターンオン時間抑制用抵抗
(3)−ターンオン用ゲート駆動トランジスタ(4)−ゲート
抵抗(2)を通じて、ＩＧＢＴ(1)のゲートに充電電流が流
れてＩＧＢＴ(1)は導通する。
【０００６】また、駆動信号が「Ｌ」になると、ターン
オフ用ゲート駆動トランジスタ(5)が導通（ターンオン
用ゲート駆動トランジスタ(4)は遮断）する。これで、
ゲート抵抗(2)−ターンオフ用ゲート駆動トランジスタ
(5)−負電源(7)を通じて、ＩＧＢＴ(1)のゲートから放
電電流が流れてＩＧＢＴ(1)は遮断する。
オフ用ゲート駆動トランジスタ(5)が導通（ターンオン
用ゲート駆動トランジスタ(4)は遮断）する。これで、
ゲート抵抗(2)−ターンオフ用ゲート駆動トランジスタ
(5)−負電源(7)を通じて、ＩＧＢＴ(1)のゲートから放
電電流が流れてＩＧＢＴ(1)は遮断する。
【０００７】図８にこの場合の動作波形を示す。ＩＧＢ
Ｔ(1)のゲート電圧Ｖgの立上り時間Ｔrは、ターンオン
時間抑制用抵抗(3)及びゲート抵抗(2)の和と、ＩＧＢＴ
(1)のゲート静電容量との積によって決まり、ゲート電
圧Ｖgの立下り時間Ｔfはゲート抵抗(2)とＩＧＢＴ(1)の
ゲート静電容量との積によって決まる。したがって、Ｉ
ＧＢＴ(1)のターンオン時のゲート電圧Ｖgの変化率は、
ターンオフ時のそれに比べて小さく、ひいてはコレクタ
電流の変化率を緩やかになる。これにより、ブリッジ回
路を構成するような場合に、他のスイッチング素子に与
えるサージ電圧等の影響を小さくすることができる。
Ｔ(1)のゲート電圧Ｖgの立上り時間Ｔrは、ターンオン
時間抑制用抵抗(3)及びゲート抵抗(2)の和と、ＩＧＢＴ
(1)のゲート静電容量との積によって決まり、ゲート電
圧Ｖgの立下り時間Ｔfはゲート抵抗(2)とＩＧＢＴ(1)の
ゲート静電容量との積によって決まる。したがって、Ｉ
ＧＢＴ(1)のターンオン時のゲート電圧Ｖgの変化率は、
ターンオフ時のそれに比べて小さく、ひいてはコレクタ
電流の変化率を緩やかになる。これにより、ブリッジ回
路を構成するような場合に、他のスイッチング素子に与
えるサージ電圧等の影響を小さくすることができる。
【０００８】なお、図８中のＴd(on)は、駆動信号Ｖdの
立上りから、ＩＧＢＴ(1)のゲート電圧がコレクタ電流
が流れ始めるゲート電圧（スレショルド電圧）Ｖ1に達
するまでのターンオン遅れ時間である。
立上りから、ＩＧＢＴ(1)のゲート電圧がコレクタ電流
が流れ始めるゲート電圧（スレショルド電圧）Ｖ1に達
するまでのターンオン遅れ時間である。
【０００９】
【発明が解決しようとする課題】上記のような従来のト
ランジスタの駆動回路では、ターンオン時間抑制用抵抗
(3)を用いて、ＩＧＢＴ(1)のターンオン時のゲート電圧
Ｖgの立上り時間を遅くして、ゲート電圧Ｖgの変化率を
抑えているため、駆動信号Ｖdの立上りからＩＧＢＴ(1)
が実際にターンオンするまでのターンオン遅れ時間Ｔd
(on)が長くなってしまい、制御性が悪くなるという問題
点がある。
ランジスタの駆動回路では、ターンオン時間抑制用抵抗
(3)を用いて、ＩＧＢＴ(1)のターンオン時のゲート電圧
Ｖgの立上り時間を遅くして、ゲート電圧Ｖgの変化率を
抑えているため、駆動信号Ｖdの立上りからＩＧＢＴ(1)
が実際にターンオンするまでのターンオン遅れ時間Ｔd
(on)が長くなってしまい、制御性が悪くなるという問題
点がある。
【００１０】この発明は上記問題点を解消するためにな
されたもので、ターンオン遅れ時間を短く、かつターン
オン時のコレクタ電流の変化率を緩やかにすることがで
きるようにしたトランジスタ駆動回路を提供することを
目的とする。
されたもので、ターンオン遅れ時間を短く、かつターン
オン時のコレクタ電流の変化率を緩やかにすることがで
きるようにしたトランジスタ駆動回路を提供することを
目的とする。
【００１１】
【課題を解決するための手段】この発明の第１の発明に
係るトランジスタ駆動回路は、被駆動トランジスタのゲ
ート電圧が所定電圧以下のときに動作するゲート電圧検
出回路と、被駆動トランジスタのターンオン時間抑制用
抵抗に接続されゲート電圧検出回路が動作すると抑制用
抵抗をバイパスするバイパス回路とを備えたものであ
る。
係るトランジスタ駆動回路は、被駆動トランジスタのゲ
ート電圧が所定電圧以下のときに動作するゲート電圧検
出回路と、被駆動トランジスタのターンオン時間抑制用
抵抗に接続されゲート電圧検出回路が動作すると抑制用
抵抗をバイパスするバイパス回路とを備えたものであ
る。
【００１２】また、第２の発明に係るトランジスタ駆動
回路は、第１の発明のものにおいて、ゲート電圧検出回
路を、被駆動トランジスタのゲートに接続された定電圧
ダイオードで構成し、バイパス回路を、ベースが定電圧
ダイオードに接続されたバイパストランジスタで構成し
たものである。
回路は、第１の発明のものにおいて、ゲート電圧検出回
路を、被駆動トランジスタのゲートに接続された定電圧
ダイオードで構成し、バイパス回路を、ベースが定電圧
ダイオードに接続されたバイパストランジスタで構成し
たものである。
【００１３】また、第３の発明に係るトランジスタ駆動
回路は、第１の発明のものにおいて、ゲート電圧検出回
路を、被駆動トランジスタのゲート電圧と基準電圧とを
比較する電圧比較器で構成し、バイパス回路を、ベース
が電圧比較器の出力側に接続されたバイパストランジス
タで構成したものである。
回路は、第１の発明のものにおいて、ゲート電圧検出回
路を、被駆動トランジスタのゲート電圧と基準電圧とを
比較する電圧比較器で構成し、バイパス回路を、ベース
が電圧比較器の出力側に接続されたバイパストランジス
タで構成したものである。
【００１４】また、第４の発明に係るトランジスタ駆動
回路は、被駆動トランジスタの駆動信号が入力されてか
ら所定時間経過すると動作するタイミング回路と、被駆
動トランジスタのターンオン時間抑制用抵抗に接続され
タイミング回路が動作するまで抑制用抵抗をバイパスす
るバイパス回路とを備えたものである。
回路は、被駆動トランジスタの駆動信号が入力されてか
ら所定時間経過すると動作するタイミング回路と、被駆
動トランジスタのターンオン時間抑制用抵抗に接続され
タイミング回路が動作するまで抑制用抵抗をバイパスす
るバイパス回路とを備えたものである。
【００１５】また、第５の発明に係るトランジスタ駆動
回路は、第４の発明のものにおいて、タイミング回路
を、被駆動トランジスタの駆動信号とこの駆動信号を所
定時間遅延させた信号との論理積信号を出力する出力素
子で構成し、バイパス回路を、ベースが出力素子に接続
されたバイパストランジスタで構成したものである。
回路は、第４の発明のものにおいて、タイミング回路
を、被駆動トランジスタの駆動信号とこの駆動信号を所
定時間遅延させた信号との論理積信号を出力する出力素
子で構成し、バイパス回路を、ベースが出力素子に接続
されたバイパストランジスタで構成したものである。
【００１６】
【作用】この発明の第１の発明においては、被駆動トラ
ンジスタのゲート電圧が所定電圧以下のときに、被駆動
トランジスタのターンオン時間抑制用抵抗をバイパスす
るようにし、第２の発明においては、定電圧ダイオード
で上記ゲート電圧を検出し、バイパストランジスタで上
記抑制用抵抗をバイパスするようにし、第３の発明にお
いては、電圧比較器で上記ゲート電圧を基準電圧と比較
し、バイパストランジスタで上記抑制用抵抗をバイパス
するようにしたため、上記ゲート電圧が所定電圧に達す
るまでの間、その電圧変化率は大きくなる。
ンジスタのゲート電圧が所定電圧以下のときに、被駆動
トランジスタのターンオン時間抑制用抵抗をバイパスす
るようにし、第２の発明においては、定電圧ダイオード
で上記ゲート電圧を検出し、バイパストランジスタで上
記抑制用抵抗をバイパスするようにし、第３の発明にお
いては、電圧比較器で上記ゲート電圧を基準電圧と比較
し、バイパストランジスタで上記抑制用抵抗をバイパス
するようにしたため、上記ゲート電圧が所定電圧に達す
るまでの間、その電圧変化率は大きくなる。
【００１７】また、第４の発明においては、被駆動トラ
ンジスタの駆動信号が入力されてから所定時間経過する
まで被駆動トランジスタのターンオン時間抑制用抵抗を
バイパスするようにし、第５の発明においては、被駆動
トランジスタの駆動信号が入力されてから、この駆動信
号を所定時間遅延させた信号との論理積信号が出力され
るまで抑制用抵抗をバイパスするようにしたため、この
間被駆動トランジスタのゲート電圧変化率は大きくな
る。
ンジスタの駆動信号が入力されてから所定時間経過する
まで被駆動トランジスタのターンオン時間抑制用抵抗を
バイパスするようにし、第５の発明においては、被駆動
トランジスタの駆動信号が入力されてから、この駆動信
号を所定時間遅延させた信号との論理積信号が出力され
るまで抑制用抵抗をバイパスするようにしたため、この
間被駆動トランジスタのゲート電圧変化率は大きくな
る。
【００１８】
実施例１．図１及び図２はこの発明の第１の発明の一実
施例を示す図で、図１は回路構成図、図２は各部動作波
形図であり、従来装置と同様の部分は同一符号で示す
（以下の実施例も同じ）。
施例を示す図で、図１は回路構成図、図２は各部動作波
形図であり、従来装置と同様の部分は同一符号で示す
（以下の実施例も同じ）。
【００１９】図１において、(11)はＩＧＢＴ(1)のゲー
トの接続されたゲート電圧検出回路、(12)はゲート電圧
検出回路(11)に接続され、ターンオン時間抑制用抵抗
(3)の両端に接続されたターンオン時間抑制用抵抗バイ
パス回路である。
トの接続されたゲート電圧検出回路、(12)はゲート電圧
検出回路(11)に接続され、ターンオン時間抑制用抵抗
(3)の両端に接続されたターンオン時間抑制用抵抗バイ
パス回路である。
【００２０】上記のように構成されたトランジスタの駆
動回路において、ゲート電圧検出回路(11)はＩＧＢＴ
(1)のゲート電圧を検出し、この検出電圧が所定電圧
（スレショルド電圧）以下であると、ターンオン時間抑
制用抵抗バイパス回路(12)を動作させ、ＩＧＢＴ(1)の
ゲート充電電流をバイパスさせる。これで、ゲート電圧
の変化率は大きくなり、ゲート電圧の立上り時間は短く
なる。また、スレショルド電圧を越える電圧では、バイ
パス回路(12)は動作せず、上記バイパス作用は成立しな
いので抑制用抵抗(3)を通じたゲート充電電流が流れ
る。これで、ゲート電圧の変化率は小さくなり、コレク
タ電流の変化率は抑制される。
動回路において、ゲート電圧検出回路(11)はＩＧＢＴ
(1)のゲート電圧を検出し、この検出電圧が所定電圧
（スレショルド電圧）以下であると、ターンオン時間抑
制用抵抗バイパス回路(12)を動作させ、ＩＧＢＴ(1)の
ゲート充電電流をバイパスさせる。これで、ゲート電圧
の変化率は大きくなり、ゲート電圧の立上り時間は短く
なる。また、スレショルド電圧を越える電圧では、バイ
パス回路(12)は動作せず、上記バイパス作用は成立しな
いので抑制用抵抗(3)を通じたゲート充電電流が流れ
る。これで、ゲート電圧の変化率は小さくなり、コレク
タ電流の変化率は抑制される。
【００２１】この場合の動作波形を図２に示す。ＩＧＢ
Ｔ(1)のゲート電圧Ｖgがスレショルド電圧Ｖ1以下であ
ると、ゲート電圧Ｖgの立上り時間Ｔr1はゲート抵抗(2)
とＩＧＢＴ(1)のゲート静電容量との積によって決ま
り、スレショルド電圧Ｖ1を越えていると、ゲート電圧
Ｖgの立上り時間Ｔr2は抑制用抵抗(3)及びゲート抵抗
(2)の和と、ＩＧＢＴ(1)のゲート静電容量との積によっ
て決まるため、ターンオン遅れ時間Ｔd(on)を短縮する
ことが可能となる。
Ｔ(1)のゲート電圧Ｖgがスレショルド電圧Ｖ1以下であ
ると、ゲート電圧Ｖgの立上り時間Ｔr1はゲート抵抗(2)
とＩＧＢＴ(1)のゲート静電容量との積によって決ま
り、スレショルド電圧Ｖ1を越えていると、ゲート電圧
Ｖgの立上り時間Ｔr2は抑制用抵抗(3)及びゲート抵抗
(2)の和と、ＩＧＢＴ(1)のゲート静電容量との積によっ
て決まるため、ターンオン遅れ時間Ｔd(on)を短縮する
ことが可能となる。
【００２２】実施例２．図３はこの発明の第２の発明の
一実施例を示す回路構成図である。なお、図２は実施例
２にも共用する。この実施例は、図１のゲート電圧検出
回路(11)として、ＩＧＢＴ(1)のゲートに接続された定
電圧ダイオード(13)を用い、バイパス回路(12)として抑
制用抵抗(3)の両端に接続されたｐｎｐ形トランジスタ
からなるバイパストランジスタ(14)を用いたものであ
る。トランジスタ(14)のベースはベース抵抗(15)を介し
て定電圧ダイオード(13)に接続されている。
一実施例を示す回路構成図である。なお、図２は実施例
２にも共用する。この実施例は、図１のゲート電圧検出
回路(11)として、ＩＧＢＴ(1)のゲートに接続された定
電圧ダイオード(13)を用い、バイパス回路(12)として抑
制用抵抗(3)の両端に接続されたｐｎｐ形トランジスタ
からなるバイパストランジスタ(14)を用いたものであ
る。トランジスタ(14)のベースはベース抵抗(15)を介し
て定電圧ダイオード(13)に接続されている。
【００２３】定電圧ダイオード(13)のツェナー電圧は、
負電源(7)電圧の絶対値とＩＧＢＴ(1)のスレショルド電
圧Ｖ1との和となるように選定されている。これで、Ｉ
ＧＢＴ(1)のゲート電圧Ｖgがスレショルド電圧Ｖ1以下
であると、バイパストランジスタ(14)にベース抵抗(15)
を通じてベース電流が流れて、バイパストランジスタ(1
4)が導通し、バイパス電流が流れ、図１の場合と同様に
ターンオン遅れ時間Ｔd(on)を短縮することが可能とな
る。また、ゲート電圧Ｖgがスレショルド電圧Ｖ1を越え
ると、バイパストランジスタ(14)は不導通となる。
負電源(7)電圧の絶対値とＩＧＢＴ(1)のスレショルド電
圧Ｖ1との和となるように選定されている。これで、Ｉ
ＧＢＴ(1)のゲート電圧Ｖgがスレショルド電圧Ｖ1以下
であると、バイパストランジスタ(14)にベース抵抗(15)
を通じてベース電流が流れて、バイパストランジスタ(1
4)が導通し、バイパス電流が流れ、図１の場合と同様に
ターンオン遅れ時間Ｔd(on)を短縮することが可能とな
る。また、ゲート電圧Ｖgがスレショルド電圧Ｖ1を越え
ると、バイパストランジスタ(14)は不導通となる。
【００２４】実施例３．図４はこの発明の第３の発明の
一実施例を示す回路構成図である。なお、図２は実施例
３にも共用する。この実施例は、図１のゲート電圧検出
回路(11)として、ＩＧＢＴ(1)のゲート電圧と基準電圧
源(16)の電圧とを比較する電圧比較器(17)を用い、バイ
パス回路(12)として抑制用抵抗(3)の両端に接続された
バイパストランジスタ(14)を用いたものである。トラン
ジスタ(14)のベースはベース抵抗(15)を介して電圧比較
器(17)の出力側に接続されている。
一実施例を示す回路構成図である。なお、図２は実施例
３にも共用する。この実施例は、図１のゲート電圧検出
回路(11)として、ＩＧＢＴ(1)のゲート電圧と基準電圧
源(16)の電圧とを比較する電圧比較器(17)を用い、バイ
パス回路(12)として抑制用抵抗(3)の両端に接続された
バイパストランジスタ(14)を用いたものである。トラン
ジスタ(14)のベースはベース抵抗(15)を介して電圧比較
器(17)の出力側に接続されている。
【００２５】基準電圧源(16)の電圧は、ＩＧＢＴ(1)の
スレショルド電圧Ｖ1となるように選定されている。こ
れで、ＩＧＢＴ(1)のゲート電圧Ｖgがスレショルド電圧
Ｖ1以下であると、電圧比較器(17)の出力は負電源(7)側
に飽和し、バイパストランジスタ(14)にベース抵抗(15)
を通じてベース電流が流れて、バイパストランジスタ(1
4)が導通し、バイパス電流が流れ、図１の場合と同様に
ターンオン遅れ時間Ｔd(on)を短縮することが可能とな
る。
スレショルド電圧Ｖ1となるように選定されている。こ
れで、ＩＧＢＴ(1)のゲート電圧Ｖgがスレショルド電圧
Ｖ1以下であると、電圧比較器(17)の出力は負電源(7)側
に飽和し、バイパストランジスタ(14)にベース抵抗(15)
を通じてベース電流が流れて、バイパストランジスタ(1
4)が導通し、バイパス電流が流れ、図１の場合と同様に
ターンオン遅れ時間Ｔd(on)を短縮することが可能とな
る。
【００２６】実施例４．図５はこの発明の第４の発明の
一実施例を示す回路構成図である。なお、図２は実施例
４にも共用する。この実施例は、図１の回路において、
ゲート電圧検出回路(11)に代えて、駆動信号端子(8)に
接続されたタイミング回路(18)を用いたものである。
一実施例を示す回路構成図である。なお、図２は実施例
４にも共用する。この実施例は、図１の回路において、
ゲート電圧検出回路(11)に代えて、駆動信号端子(8)に
接続されたタイミング回路(18)を用いたものである。
【００２７】バイパス回路(12)は抑制用抵抗(3)をバイ
パスしており、駆動信号端子(8)への駆動信号Ｖdが
「Ｈ」になって、ターンオン用ゲート駆動トランジスタ
(4)が導通すると、既述のようにＩＧＢＴ(1)のゲート電
圧Ｖgの変化率は大きくなり、ターンオン遅れ時間Ｔd(o
n)を短縮することが可能となる。駆動信号Ｖdが「Ｈ」
になってから、図２のターンオン遅れ時間Ｔd(on)経過
すると、タイミング回路(18)は出力を発し、バイパス回
路(12)のバイパス動作を停止させる。
パスしており、駆動信号端子(8)への駆動信号Ｖdが
「Ｈ」になって、ターンオン用ゲート駆動トランジスタ
(4)が導通すると、既述のようにＩＧＢＴ(1)のゲート電
圧Ｖgの変化率は大きくなり、ターンオン遅れ時間Ｔd(o
n)を短縮することが可能となる。駆動信号Ｖdが「Ｈ」
になってから、図２のターンオン遅れ時間Ｔd(on)経過
すると、タイミング回路(18)は出力を発し、バイパス回
路(12)のバイパス動作を停止させる。
【００２８】実施例５．図６はこの発明の第５の発明の
一実施例を示す回路構成図である。なお、図２は実施例
５にも共用する。この実施例は、図５のバイパス回路(1
2)として抑制用抵抗(3)の両端に接続されたバイパスト
ランジスタ(14)を用い、タイミング回路(18)として、駆
動信号端子(8)に接続された遅延回路(19)及びＡＮＤゲ
ート(20)を用いたものであり、ＡＮＤゲート(20)の出力
側はベース抵抗(15)を介してバイパストランジスタ(14)
のベースに接続されている。
一実施例を示す回路構成図である。なお、図２は実施例
５にも共用する。この実施例は、図５のバイパス回路(1
2)として抑制用抵抗(3)の両端に接続されたバイパスト
ランジスタ(14)を用い、タイミング回路(18)として、駆
動信号端子(8)に接続された遅延回路(19)及びＡＮＤゲ
ート(20)を用いたものであり、ＡＮＤゲート(20)の出力
側はベース抵抗(15)を介してバイパストランジスタ(14)
のベースに接続されている。
【００２９】バイパストランジスタ(14)は、そのベース
への入力が「Ｌ」のときは、導通して抑制用抵抗(3)を
バイパスしている。駆動信号端子(8)への駆動信号Ｖdが
「Ｈ」になって、ターンオン用ゲート駆動トランジスタ
(4)が導通すると、既述のようにＩＧＢＴ(1)のゲート電
圧Ｖgの変化率は大きくなり、ターンオン遅れ時間Ｔd(o
n)を短縮することが可能となる。駆動信号Ｖdが「Ｈ」
になってから、図２のターンオン遅れ時間Ｔd(on)経過
すると、遅延回路(19)の出力は「Ｈ」となり、ＡＮＤゲ
ート(20)の出力も「Ｈ」となる。これでバイパストラン
ジスタ(14)は不導通となってバイパス動作は停止する。
への入力が「Ｌ」のときは、導通して抑制用抵抗(3)を
バイパスしている。駆動信号端子(8)への駆動信号Ｖdが
「Ｈ」になって、ターンオン用ゲート駆動トランジスタ
(4)が導通すると、既述のようにＩＧＢＴ(1)のゲート電
圧Ｖgの変化率は大きくなり、ターンオン遅れ時間Ｔd(o
n)を短縮することが可能となる。駆動信号Ｖdが「Ｈ」
になってから、図２のターンオン遅れ時間Ｔd(on)経過
すると、遅延回路(19)の出力は「Ｈ」となり、ＡＮＤゲ
ート(20)の出力も「Ｈ」となる。これでバイパストラン
ジスタ(14)は不導通となってバイパス動作は停止する。
【００３０】なお、上記各実施例では、被駆動トランジ
スタとしてＩＧＢＴ(1)を用いるものとしたが、ＭＯＳ
電界効果トランジスタを用いてもよい。この場合、「エ
ミッタ」は「ソース」に、「コレクタ」は「ドレイン」
にそれぞれ対応する。
スタとしてＩＧＢＴ(1)を用いるものとしたが、ＭＯＳ
電界効果トランジスタを用いてもよい。この場合、「エ
ミッタ」は「ソース」に、「コレクタ」は「ドレイン」
にそれぞれ対応する。
【００３１】
【発明の効果】以上説明したとおりこの発明の第１の発
明では、被駆動トランジスタのゲート電圧が所定電圧以
下のときに、被駆動トランジスタのターンオン時間抑制
用抵抗をバイパスするようにし、第２の発明において
は、定電圧ダイオードで上記ゲート電圧を検出し、バイ
パストランジスタで上記抑制用抵抗をバイパスするよう
にし、第３の発明では、電圧比較器で上記ゲート電圧を
基準電圧と比較し、バイパストランジスタで上記抑制用
抵抗をバイパスするようにしたものである。
明では、被駆動トランジスタのゲート電圧が所定電圧以
下のときに、被駆動トランジスタのターンオン時間抑制
用抵抗をバイパスするようにし、第２の発明において
は、定電圧ダイオードで上記ゲート電圧を検出し、バイ
パストランジスタで上記抑制用抵抗をバイパスするよう
にし、第３の発明では、電圧比較器で上記ゲート電圧を
基準電圧と比較し、バイパストランジスタで上記抑制用
抵抗をバイパスするようにしたものである。
【００３２】これにより、ゲート電圧が所定電圧に達す
るまでの間、その電圧変化率は大きくなり、被駆動トラ
ンジスタのターンオン遅れ時間を短くすることができ、
かつターンオン時のコレクタ電流変化率を緩やかにする
ことができる効果がある。
るまでの間、その電圧変化率は大きくなり、被駆動トラ
ンジスタのターンオン遅れ時間を短くすることができ、
かつターンオン時のコレクタ電流変化率を緩やかにする
ことができる効果がある。
【００３３】また、第４の発明では、被駆動トランジス
タの駆動信号が入力されてから所定時間経過するまで上
記抑制用抵抗をバイパスするようにし、第５の発明で
は、被駆動トランジスタの駆動信号が入力されてから、
この駆動信号とこの駆動信号を所定時間遅延させた信号
との論理積信号が出力されるまで上記抑制用抵抗をバイ
パスするようにしたので、この間の被駆動トランジスタ
のゲート電圧変化率は大きくなり、ターンオン遅れ時間
を短くすることができ、かつターンオン時のコレクタ電
流変化率を緩やかにすることができる効果がある。
タの駆動信号が入力されてから所定時間経過するまで上
記抑制用抵抗をバイパスするようにし、第５の発明で
は、被駆動トランジスタの駆動信号が入力されてから、
この駆動信号とこの駆動信号を所定時間遅延させた信号
との論理積信号が出力されるまで上記抑制用抵抗をバイ
パスするようにしたので、この間の被駆動トランジスタ
のゲート電圧変化率は大きくなり、ターンオン遅れ時間
を短くすることができ、かつターンオン時のコレクタ電
流変化率を緩やかにすることができる効果がある。
【図１】この発明の実施例１を示す回路構成図。
【図２】図１の各部動作波形図。
【図３】この発明の実施例２を示す回路構成図。
【図４】この発明の実施例３を示す回路構成図。
【図５】この発明の実施例４を示す回路構成図。
【図６】この発明の実施例５を示す回路構成図。
【図７】従来のトランジスタ駆動回路を示す回路構成
図。
図。
【図８】図７の各部動作説明図。
１ 被駆動トランジスタ（ＩＧＢＴ） ３ ターンオン時間抑制用抵抗 ８ 駆動信号端子 １１ ゲート電圧検出回路 １２ バイパス回路 １３ 定電圧ダイオード １４ バイパストランジスタ １６ 基準電圧（基準電圧源） １７ 電圧比較器 １８ タイミング回路 １９ 遅延回路 ２０ 出力素子（ＡＮＤゲート） Ｖｄ 駆動信号 ｖｇ ゲート電圧
Claims (5)
- 【請求項１】 ターンオン時間抑制用抵抗がゲートに接
続された電圧駆動形の被駆動トランジスタを駆動する回
路において、上記被駆動トランジスタのゲート電圧が所
定電圧以下のときに動作するゲート電圧検出回路と、上
記ターンオン時間抑制用抵抗に接続され上記ゲート電圧
検出回路が動作すると上記抑制用抵抗をバイパスするバ
イパス回路とを備えたことを特徴とするトランジスタ駆
動回路。 - 【請求項２】 ゲート電圧検出回路を、被駆動トランジ
スタのゲートに接続された定電圧ダイオードで構成し、
バイパス回路をベースが上記定電圧ダイオードに接続さ
れたバイパストランジスタで構成したことを特徴とする
請求項１記載のトランジスタ駆動回路。 - 【請求項３】 ゲート電圧検出回路を、被駆動トランジ
スタのゲート電圧と基準電圧とを比較する電圧比較器で
構成し、バイパス回路をベースが上記電圧比較器の出力
側に接続されたバイパストランジスタで構成したことを
特徴とする請求項１記載のトランジスタ駆動回路。 - 【請求項４】 ターンオン時間抑制用抵抗がゲートに接
続された電圧駆動形の被駆動トランジスタを駆動する回
路において、上記被駆動トランジスタの駆動信号が入力
されてから所定時間経過すると動作するタイミング回路
と、上記抑制用抵抗に接続され上記タイミング回路が動
作するまで上記抑制用抵抗をバイパスするバイパス回路
とを備えたことを特徴とするトランジスタ駆動回路。 - 【請求項５】 タイミング回路を、被駆動トランジスタ
の駆動信号とこの駆動信号を所定時間遅延させた信号と
の論理積信号を出力する出力素子で構成し、バイパス回
路をベースが上記出力素子に接続されたバイパストラン
ジスタで構成したことを特徴とする請求項４記載のトラ
ンジスタ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6016026A JPH07226663A (ja) | 1994-02-10 | 1994-02-10 | トランジスタ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6016026A JPH07226663A (ja) | 1994-02-10 | 1994-02-10 | トランジスタ駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07226663A true JPH07226663A (ja) | 1995-08-22 |
Family
ID=11905061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6016026A Pending JPH07226663A (ja) | 1994-02-10 | 1994-02-10 | トランジスタ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07226663A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0797301A2 (de) * | 1996-03-20 | 1997-09-24 | Abb Research Ltd. | Verfahren zur Einschaltregelung eines IGBTs und Vorrichtung zur Durchführung des Verfahrens |
| JP2005045590A (ja) * | 2003-07-23 | 2005-02-17 | Mitsubishi Electric Corp | 半導体装置 |
| JP2007259067A (ja) * | 2006-03-23 | 2007-10-04 | Denso Corp | 半導体素子駆動回路 |
| JP2007306166A (ja) * | 2006-05-10 | 2007-11-22 | Toyota Motor Corp | 絶縁ゲート型半導体素子の駆動装置およびその方法 |
| JP2008092663A (ja) * | 2006-10-02 | 2008-04-17 | Hitachi Ltd | ゲート駆動回路 |
| JP2011193312A (ja) * | 2010-03-16 | 2011-09-29 | New Japan Radio Co Ltd | 半導体スイッチ回路 |
| DE102011090183A1 (de) | 2011-01-07 | 2012-07-12 | Denso Corporation | Ausgabeschaltkreis |
| JP2012147492A (ja) * | 2007-06-19 | 2012-08-02 | Panasonic Corp | スイッチング素子駆動回路 |
| JP2014165939A (ja) * | 2013-02-21 | 2014-09-08 | Nissan Motor Co Ltd | 半導体装置、電力変換装置及び駆動システム |
| WO2017098909A1 (ja) * | 2015-12-08 | 2017-06-15 | 株式会社ソシオネクスト | 出力回路 |
| EP2627001B1 (en) * | 2012-02-08 | 2019-06-26 | Dialog Semiconductor GmbH | External power transistor control |
| CN111446947A (zh) * | 2019-01-16 | 2020-07-24 | 株式会社岛津制作所 | 色谱仪装置以及负载开关电路 |
-
1994
- 1994-02-10 JP JP6016026A patent/JPH07226663A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1012629A (ja) * | 1996-03-20 | 1998-01-16 | Abb Res Ltd | Ｉｇｂｔのターンオンの調整方法及びその方法を実行するための装置 |
| EP0797301B1 (de) * | 1996-03-20 | 2001-08-22 | Abb Research Ltd. | Verfahren zur Einschaltregelung eines IGBTs und Vorrichtung zur Durchführung des Verfahrens |
| EP0797301A2 (de) * | 1996-03-20 | 1997-09-24 | Abb Research Ltd. | Verfahren zur Einschaltregelung eines IGBTs und Vorrichtung zur Durchführung des Verfahrens |
| JP2005045590A (ja) * | 2003-07-23 | 2005-02-17 | Mitsubishi Electric Corp | 半導体装置 |
| JP2007259067A (ja) * | 2006-03-23 | 2007-10-04 | Denso Corp | 半導体素子駆動回路 |
| JP2007306166A (ja) * | 2006-05-10 | 2007-11-22 | Toyota Motor Corp | 絶縁ゲート型半導体素子の駆動装置およびその方法 |
| JP2008092663A (ja) * | 2006-10-02 | 2008-04-17 | Hitachi Ltd | ゲート駆動回路 |
| JP2012147492A (ja) * | 2007-06-19 | 2012-08-02 | Panasonic Corp | スイッチング素子駆動回路 |
| JP2011193312A (ja) * | 2010-03-16 | 2011-09-29 | New Japan Radio Co Ltd | 半導体スイッチ回路 |
| DE102011090183A1 (de) | 2011-01-07 | 2012-07-12 | Denso Corporation | Ausgabeschaltkreis |
| EP2627001B1 (en) * | 2012-02-08 | 2019-06-26 | Dialog Semiconductor GmbH | External power transistor control |
| JP2014165939A (ja) * | 2013-02-21 | 2014-09-08 | Nissan Motor Co Ltd | 半導体装置、電力変換装置及び駆動システム |
| WO2017098909A1 (ja) * | 2015-12-08 | 2017-06-15 | 株式会社ソシオネクスト | 出力回路 |
| CN108292916A (zh) * | 2015-12-08 | 2018-07-17 | 株式会社索思未来 | 输出电路 |
| JPWO2017098909A1 (ja) * | 2015-12-08 | 2018-09-27 | 株式会社ソシオネクスト | 出力回路 |
| US10355685B2 (en) | 2015-12-08 | 2019-07-16 | Socionext Inc. | Output circuit |
| CN108292916B (zh) * | 2015-12-08 | 2021-06-04 | 株式会社索思未来 | 输出电路 |
| CN111446947A (zh) * | 2019-01-16 | 2020-07-24 | 株式会社岛津制作所 | 色谱仪装置以及负载开关电路 |
| CN111446947B (zh) * | 2019-01-16 | 2023-11-24 | 株式会社岛津制作所 | 色谱仪装置以及负载开关电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4432215B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| JP3339311B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP4144541B2 (ja) | 電圧駆動型半導体素子用駆動回路 | |
| JP2669117B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP7087373B2 (ja) | 半導体素子の電流検出回路及び電流検出方法 | |
| US10910823B2 (en) | Semiconductor device driving device | |
| JPH0965644A (ja) | 絶縁ゲートトランジスタ駆動回路 | |
| JP3885563B2 (ja) | パワー半導体駆動回路 | |
| JPH07226663A (ja) | トランジスタ駆動回路 | |
| JPH04230117A (ja) | ｄｖ／ｄｔ妨害排除能力を備えた回路とＭＯＳ回路のためのゲートドライバ | |
| JP2007028711A (ja) | 半導体素子のゲート駆動回路 | |
| JP3532377B2 (ja) | 電圧駆動形スイッチ素子のゲート駆動回路 | |
| KR100807541B1 (ko) | 전력용 반도체 스위치의 게이트 구동 회로 | |
| JP2001045742A (ja) | パワーｍｏｓ駆動回路 | |
| US20020027391A1 (en) | Reduced current and power consumption structure of drive circuit | |
| JP4413482B2 (ja) | 電力用半導体素子の駆動回路 | |
| JP3337796B2 (ja) | 電圧駆動形素子の駆動回路 | |
| JP2000014127A (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| JP3566688B2 (ja) | Ｉｇｂｔインバータのゲート駆動回路 | |
| JP3657486B2 (ja) | スイッチ素子駆動回路 | |
| JPH10335999A (ja) | 過電流保護機能を持つゲート駆動回路 | |
| JP2005033873A (ja) | ゲート駆動回路 | |
| JP2021005950A (ja) | トランジスタ駆動回路及びトランジスタのゲート電圧制御方法 | |
| JPH0382362A (ja) | ゲート駆動回路 | |
| JP3844123B2 (ja) | 電圧駆動形半導体素子のゲート駆動回路 |