JP3118870B2 - 誤差増幅回路 - Google Patents
誤差増幅回路Info
- Publication number
- JP3118870B2 JP3118870B2 JP03141611A JP14161191A JP3118870B2 JP 3118870 B2 JP3118870 B2 JP 3118870B2 JP 03141611 A JP03141611 A JP 03141611A JP 14161191 A JP14161191 A JP 14161191A JP 3118870 B2 JP3118870 B2 JP 3118870B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- resistor
- operational amplifier
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は定電圧発生回路（ＤＣ−
ＤＣコンバータ）において、電圧制御をディジタル制御
で行う為の定電圧発生回路の誤差増幅回路に関するもの
である。
ＤＣコンバータ）において、電圧制御をディジタル制御
で行う為の定電圧発生回路の誤差増幅回路に関するもの
である。
【０００２】
【従来の技術】近年、直流電圧制御を行う技術として電
力損失の少ないＤＣ−ＤＣコンバータの導入が図られて
おり、その電圧設定としてボリュームが使用されてきた
が最近では工場調整の自動化を図るためにディジタル制
御方式が導入されてきている。
力損失の少ないＤＣ−ＤＣコンバータの導入が図られて
おり、その電圧設定としてボリュームが使用されてきた
が最近では工場調整の自動化を図るためにディジタル制
御方式が導入されてきている。
【０００３】以下に、従来の定電圧発生回路の制御につ
いて説明する。図２は従来の定電圧発生回路のブロック
を示すものである。 図２において、１は電流源（もし
くは抵抗）、２は基準電圧、３は演算増幅器、４は出力
回路 ５は１，２，３，４で構成されるＤＣ−ＤＣコン
バータ、６，７，８，１０，１２，は抵抗、９，１０は
トランジスター，１３はボリューム，１４は直流電源発
生器である。 まず、ボリューム１３でトランジスター
１１のベースにＤＣ電圧が与えられていないときトラン
ジスター１１は動作を行わないのでトランジスタター１
のコレクター電流は流れない。 よって抵抗１０の両端
に電圧が発生しないためトタンジスター９は動作を行わ
ず（カットオフ状態）、抵抗６に抵抗８とトタンジスタ
ー９は並列に接続されていない状態と等価である。ここ
でＤＣ−ＤＣコンバータ５は抵抗６，７の抵抗値の比率
で出力端１６の出力電圧は決定されている。 次にトラ
ンジスター１１のベースにボリューム１３から電圧を与
えるとトランジスター１１は動作をはじめコレクター電
流が流れはじめ抵抗１０の両端に電圧が発生する。
いて説明する。図２は従来の定電圧発生回路のブロック
を示すものである。 図２において、１は電流源（もし
くは抵抗）、２は基準電圧、３は演算増幅器、４は出力
回路 ５は１，２，３，４で構成されるＤＣ−ＤＣコン
バータ、６，７，８，１０，１２，は抵抗、９，１０は
トランジスター，１３はボリューム，１４は直流電源発
生器である。 まず、ボリューム１３でトランジスター
１１のベースにＤＣ電圧が与えられていないときトラン
ジスター１１は動作を行わないのでトランジスタター１
のコレクター電流は流れない。 よって抵抗１０の両端
に電圧が発生しないためトタンジスター９は動作を行わ
ず（カットオフ状態）、抵抗６に抵抗８とトタンジスタ
ー９は並列に接続されていない状態と等価である。ここ
でＤＣ−ＤＣコンバータ５は抵抗６，７の抵抗値の比率
で出力端１６の出力電圧は決定されている。 次にトラ
ンジスター１１のベースにボリューム１３から電圧を与
えるとトランジスター１１は動作をはじめコレクター電
流が流れはじめ抵抗１０の両端に電圧が発生する。
【０００４】よってトタンジスター９が動作を開始する
ために抵抗８とトタンジスター９が抵抗６に並列に接続
されたと等価になり抵抗６，７の抵抗比率が下がったこ
ととなり出力端１６の出力電圧は下がる。ここでまた、
トランジスター１１のベース電圧を増加させればトラン
ジスター１１のコレクター電流が増加し抵抗１０の両端
電圧が増加しトタンジスター９のエミッター−コレクタ
ー間の抵抗値が下がり出力端１６の出力電圧が下がる。
以上によりＤＣ−ＤＣコンバータの電圧制御が行われ
る。
ために抵抗８とトタンジスター９が抵抗６に並列に接続
されたと等価になり抵抗６，７の抵抗比率が下がったこ
ととなり出力端１６の出力電圧は下がる。ここでまた、
トランジスター１１のベース電圧を増加させればトラン
ジスター１１のコレクター電流が増加し抵抗１０の両端
電圧が増加しトタンジスター９のエミッター−コレクタ
ー間の抵抗値が下がり出力端１６の出力電圧が下がる。
以上によりＤＣ−ＤＣコンバータの電圧制御が行われ
る。
【０００５】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、トランジスター１１が動作を始めるとこ
ろではＶｂｅ−Ｉｃ特性を利用するので制御用入力電圧
と出力電圧の関係がリニアーにはならず、また入力電圧
印加時トランジスター１１はオフ状態で動作を始めるた
め定電圧発生回路の出力電圧は制御電圧範囲の最高電圧
を発生させ定電圧発生回路の負荷を破壊するという問題
を有していた。
来の構成では、トランジスター１１が動作を始めるとこ
ろではＶｂｅ−Ｉｃ特性を利用するので制御用入力電圧
と出力電圧の関係がリニアーにはならず、また入力電圧
印加時トランジスター１１はオフ状態で動作を始めるた
め定電圧発生回路の出力電圧は制御電圧範囲の最高電圧
を発生させ定電圧発生回路の負荷を破壊するという問題
を有していた。
【０００６】本発明は上記従来の問題点を解決するもの
で、制御用入力電圧と出力電圧の関係をリニアーにし、
さらに入力電圧印加時に定電圧発生回路の出力電圧は制
御電圧範囲の最低電圧を発生し定電圧発生回路の負荷を
破壊せず、さらに部品点数が少ないと言う誤差増幅回路
を提供する事を目的とする。
で、制御用入力電圧と出力電圧の関係をリニアーにし、
さらに入力電圧印加時に定電圧発生回路の出力電圧は制
御電圧範囲の最低電圧を発生し定電圧発生回路の負荷を
破壊せず、さらに部品点数が少ないと言う誤差増幅回路
を提供する事を目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明の誤差増幅回路は、電源電圧が第１の電流源の
一方に接続され、第１の電流源の他方は基準電圧発生源
に接続され、基準電圧発生のもう一方は接地されてい
る。基準電圧発生源の基準電圧出力は、演算増幅器の正
転端子に接続され（電源電圧が正の時）演算増幅器の出
力は出力回路に接続され出力回路の出力が第１の抵抗を
通して演算増幅器の反転端子に入力され、次に第２の抵
抗が演算増幅器の反転端子と接地間に接続され 、さら
に演算増幅器の反転端子と接地間に電圧制御型電流源が
接続され、電圧制御型電流源の電圧入力にはＤＡＣ（デ
ィジタルアナログ変換器）が接続されているという構成
を有している。
に本発明の誤差増幅回路は、電源電圧が第１の電流源の
一方に接続され、第１の電流源の他方は基準電圧発生源
に接続され、基準電圧発生のもう一方は接地されてい
る。基準電圧発生源の基準電圧出力は、演算増幅器の正
転端子に接続され（電源電圧が正の時）演算増幅器の出
力は出力回路に接続され出力回路の出力が第１の抵抗を
通して演算増幅器の反転端子に入力され、次に第２の抵
抗が演算増幅器の反転端子と接地間に接続され 、さら
に演算増幅器の反転端子と接地間に電圧制御型電流源が
接続され、電圧制御型電流源の電圧入力にはＤＡＣ（デ
ィジタルアナログ変換器）が接続されているという構成
を有している。
【０００８】
【作用】この構成によって、電圧制御型電流源が動作し
ていない状態では、第１の抵抗と第２の抵抗により出力
回路の出力は決定されており制御範囲の最低電圧値にな
っている。 ここで電圧制御型電流源として制御入力電
圧と出力電流との関係がリニアーなものを用いると電圧
制御型電流源に流れ込む電流は第１の抵抗を流れる電流
の一部であるため出力回路の出力は制御範囲の最低電圧
値をスタートとして（電圧制御型電流源に流れ込む電
流）と（第１の抵抗値）の積に応じた電圧可変を行うこ
とができる。
ていない状態では、第１の抵抗と第２の抵抗により出力
回路の出力は決定されており制御範囲の最低電圧値にな
っている。 ここで電圧制御型電流源として制御入力電
圧と出力電流との関係がリニアーなものを用いると電圧
制御型電流源に流れ込む電流は第１の抵抗を流れる電流
の一部であるため出力回路の出力は制御範囲の最低電圧
値をスタートとして（電圧制御型電流源に流れ込む電
流）と（第１の抵抗値）の積に応じた電圧可変を行うこ
とができる。
【０００９】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１において、１は電流源 （もし
くは抵抗）、２は基準電圧発生源、３は演算増幅器、４
は出力回路 ５は１，２，３，４で構成されるＤＣ−Ｄ
Ｃコンバータ、６，７は抵抗、１７は電圧制御型電流
源、１８はＤＡＣである。
しながら説明する。図１において、１は電流源 （もし
くは抵抗）、２は基準電圧発生源、３は演算増幅器、４
は出力回路 ５は１，２，３，４で構成されるＤＣ−Ｄ
Ｃコンバータ、６，７は抵抗、１７は電圧制御型電流
源、１８はＤＡＣである。
【００１０】以上のように構成された誤差増幅器につい
て、図１を用いてその動作を説明する。まず、ＤＡＣ１
８と電圧制御型電流源１７が動作していない状態（入力
電源電圧が印加された直後の状態では、ＤＡＣ１８は通
常リセット状態のため電圧がゼロの状態であり電圧制御
型電流源１７も電流を引っぱっていない）のために出力
回路４の電圧は抵抗６，７で決定される電圧になってい
る。 この時出力回路４の電圧は、（基準電圧発生源２
の基準電圧）／（抵抗７の抵抗値）による電流が抵抗６
に流れて抵抗６に発生する電圧と基準電圧発生源２の基
準電圧の加算された電圧になる。
て、図１を用いてその動作を説明する。まず、ＤＡＣ１
８と電圧制御型電流源１７が動作していない状態（入力
電源電圧が印加された直後の状態では、ＤＡＣ１８は通
常リセット状態のため電圧がゼロの状態であり電圧制御
型電流源１７も電流を引っぱっていない）のために出力
回路４の電圧は抵抗６，７で決定される電圧になってい
る。 この時出力回路４の電圧は、（基準電圧発生源２
の基準電圧）／（抵抗７の抵抗値）による電流が抵抗６
に流れて抵抗６に発生する電圧と基準電圧発生源２の基
準電圧の加算された電圧になる。
【００１１】ここで、ＤＡＣ１８にデータを与えて電圧
を発生させるとその電圧に応じて電圧制御型電流源１７
は電流を引っぱり始める。 この電圧制御型電流源１７
が引っぱる電流は抵抗６を通して供給されるので抵抗６
の両端に発生する電圧は増加する。 よって、出力回路
４の電圧は、抵抗６の両端に発生する電圧と基準電圧発
生源２の基準電圧の加算により与えられるので増加す
る。
を発生させるとその電圧に応じて電圧制御型電流源１７
は電流を引っぱり始める。 この電圧制御型電流源１７
が引っぱる電流は抵抗６を通して供給されるので抵抗６
の両端に発生する電圧は増加する。 よって、出力回路
４の電圧は、抵抗６の両端に発生する電圧と基準電圧発
生源２の基準電圧の加算により与えられるので増加す
る。
【００１２】次に、電圧制御型電流源１７について、図
３を用いて説明する。図３において１９はトランジスタ
ー、２０は抵抗、２１は演算増幅器であり、この演算増
幅器２１の正転入力端子に与えられた電圧値と演算増幅
器２１の反転入力端子に与えられた電圧値が等しくなる
ように演算増幅器２１は動作するためにトランジスター
１９のエミッタ電圧は演算増幅器２１の正転入力端子に
与えられた電圧値に等しくなる。 よってトランジスタ
ー１９のエミッタ電流は（演算増幅器２１の正転入力端
子に与えられた電圧値）／（抵抗２０の抵抗値）とな
る。そして、ここでトランジスター１９の順方向電流増
幅度を無限大と仮定すればトランジスター１９のエミッ
タ電流とコレクタ電流は等しくなる。 だから演算増幅
器２１の正転入力端子に与えられた電圧値とトランジス
ター１９のコレクタ電流はリニアーな関係となる。
３を用いて説明する。図３において１９はトランジスタ
ー、２０は抵抗、２１は演算増幅器であり、この演算増
幅器２１の正転入力端子に与えられた電圧値と演算増幅
器２１の反転入力端子に与えられた電圧値が等しくなる
ように演算増幅器２１は動作するためにトランジスター
１９のエミッタ電圧は演算増幅器２１の正転入力端子に
与えられた電圧値に等しくなる。 よってトランジスタ
ー１９のエミッタ電流は（演算増幅器２１の正転入力端
子に与えられた電圧値）／（抵抗２０の抵抗値）とな
る。そして、ここでトランジスター１９の順方向電流増
幅度を無限大と仮定すればトランジスター１９のエミッ
タ電流とコレクタ電流は等しくなる。 だから演算増幅
器２１の正転入力端子に与えられた電圧値とトランジス
ター１９のコレクタ電流はリニアーな関係となる。
【００１３】以上により、図１において電圧制御型電流
源１７が電流を引っ張っていない時の出力電圧１６をＶ
０とし、さらに抵抗６（Ｒ６とし）と抵抗７（Ｒ７と
し）に流れる電流をＩ０とする。このときＲ７×Ｉ０は
基準電圧２と等しい。次に、ＤＡＣ１８より電圧が印可
されると電圧制御型電流源１７が電流を引っ張り始め
る。このときの電圧制御型電流源１７に流れる電流をＩ
１とすると、上述のようにＲ７×Ｉ０（＝基準電圧２）
に関してはＩ１は影響を与えないので、電圧制御型電流
源１７が電流を引っ張り始めた時の出力電圧１６をＶと
すると、 Ｖ＝Ｖ０＋Ｒ６×Ｉ１ となり、Ｖ０をスタート電圧としてＤＡＣ１８の出力電
圧とＲ６×Ｉ１はリニアーな関係を持つのでＶ０をスタ
ートポイントとして、Ｖ０以上の電圧領域に関して出力
電圧１６の電圧を制御出来る事となる。
源１７が電流を引っ張っていない時の出力電圧１６をＶ
０とし、さらに抵抗６（Ｒ６とし）と抵抗７（Ｒ７と
し）に流れる電流をＩ０とする。このときＲ７×Ｉ０は
基準電圧２と等しい。次に、ＤＡＣ１８より電圧が印可
されると電圧制御型電流源１７が電流を引っ張り始め
る。このときの電圧制御型電流源１７に流れる電流をＩ
１とすると、上述のようにＲ７×Ｉ０（＝基準電圧２）
に関してはＩ１は影響を与えないので、電圧制御型電流
源１７が電流を引っ張り始めた時の出力電圧１６をＶと
すると、 Ｖ＝Ｖ０＋Ｒ６×Ｉ１ となり、Ｖ０をスタート電圧としてＤＡＣ１８の出力電
圧とＲ６×Ｉ１はリニアーな関係を持つのでＶ０をスタ
ートポイントとして、Ｖ０以上の電圧領域に関して出力
電圧１６の電圧を制御出来る事となる。
【００１４】
【発明の効果】以上のように本発明は、電圧制御型電流
源とＤＡＣを設けることにより、ＤＣ−ＤＣコンバータ
の出力電圧をディジタル制御で制御することが可能にな
り、ＤＡＣのダイナミックレンジをフル活用でき、さら
に入力電源電圧印加時直後においてＤＣ−ＤＣコンバー
タの制御電圧範囲の最小電圧からスタートするためにＤ
Ｃ−ＤＣコンバータの出力に接続される負荷回路の保護
機能も合わせ持つことができ、さらに部品点数が少ない
のでコストダウンができる優れた誤差増幅回路を実現で
きるものである。
源とＤＡＣを設けることにより、ＤＣ−ＤＣコンバータ
の出力電圧をディジタル制御で制御することが可能にな
り、ＤＡＣのダイナミックレンジをフル活用でき、さら
に入力電源電圧印加時直後においてＤＣ−ＤＣコンバー
タの制御電圧範囲の最小電圧からスタートするためにＤ
Ｃ−ＤＣコンバータの出力に接続される負荷回路の保護
機能も合わせ持つことができ、さらに部品点数が少ない
のでコストダウンができる優れた誤差増幅回路を実現で
きるものである。
【図１】本発明の一実施例における誤差増幅回路の構成
図
図
【図２】従来の誤差増幅回路の構成図
【図３】本発明の実施例における電圧制御型電流源の構
成図
成図
１ 電流源 ２ 基準電圧発生源 ３ 演算増幅器 ４ 出力回路 ５ ＤＣ−ＤＣコンバータ ６ 抵抗 ７ 抵抗 １５ 入力電源電圧 １６ 出力電圧 １７ 電圧制御型電流源 １８ ＤＡＣ １９ トランジスター ２０ 抵抗 ２１ 演算増幅器
Claims (1)
- 【請求項１】 電源電圧が第１の電流源または第１の抵
抗の一方に接続され、第１の電流源または第１の抵抗の
他方は基準電圧発生源に接続され、基準電圧発生源のも
う一方は接地され、基準電圧発生済の基準電圧出力端は
演算増幅器の正転端子に接続され、演算増幅器の出力端
は出力回路に接続され、出力回路の出力が第２の抵抗を
通して演算増幅器の反転端子に入力され、次に第３の抵
抗が演算増幅器の反転端子と接地間に接続され、さらに
演算増幅器の反転端子と接地間に電圧制御型電流源が接
続され、電圧制御型電流源の電圧入力にはディジタルア
ナログ変換器が接続されている誤差増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03141611A JP3118870B2 (ja) | 1991-06-13 | 1991-06-13 | 誤差増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03141611A JP3118870B2 (ja) | 1991-06-13 | 1991-06-13 | 誤差増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04365109A JPH04365109A (ja) | 1992-12-17 |
| JP3118870B2 true JP3118870B2 (ja) | 2000-12-18 |
Family
ID=15296053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03141611A Expired - Fee Related JP3118870B2 (ja) | 1991-06-13 | 1991-06-13 | 誤差増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3118870B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4791560B2 (ja) * | 2009-04-13 | 2011-10-12 | 力晶科技股▲ふん▼有限公司 | 昇圧回路の制御回路 |
| CN111679709B (zh) * | 2020-06-16 | 2022-03-11 | 武汉光迅科技股份有限公司 | 电压产生电路及方法 |
-
1991
- 1991-06-13 JP JP03141611A patent/JP3118870B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04365109A (ja) | 1992-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3805056B2 (ja) | 電源回路 | |
| JP3118870B2 (ja) | 誤差増幅回路 | |
| JP3078858B2 (ja) | Ｖｃａ回路 | |
| JPH1070424A (ja) | 利得制御増幅器及び該増幅器を用いるカメラ | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| JP2544746B2 (ja) | パルス幅変調波発生回路 | |
| JPS58215815A (ja) | コンパレ−タ回路 | |
| JP2001042954A (ja) | レギュレータ回路 | |
| JPH06112737A (ja) | スルーレート増大回路 | |
| JP2900684B2 (ja) | 定電圧発生回路 | |
| JP3209181B2 (ja) | 緩オン／オフ信号発生回路 | |
| JP2914011B2 (ja) | 電流スイッチ回路 | |
| JP3311380B2 (ja) | リミッタ回路 | |
| JPH0717012Y2 (ja) | 基準電位変換回路 | |
| JP3462327B2 (ja) | 交流信号増幅装置 | |
| JP2875698B2 (ja) | 電子ボリューム | |
| JPS58104510A (ja) | 電力増幅器 | |
| JPS6244574Y2 (ja) | ||
| JP2915620B2 (ja) | ガンマ補正回路 | |
| JPS59171204A (ja) | バイアス回路 | |
| JP2723703B2 (ja) | 演算回路 | |
| JPH0535447B2 (ja) | ||
| JPH0816261A (ja) | レギュレータ回路 | |
| JPH0772939A (ja) | 電流源回路 | |
| JPH03237809A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |