JPH0816261A - レギュレータ回路 - Google Patents
レギュレータ回路Info
- Publication number
- JPH0816261A JPH0816261A JP14333494A JP14333494A JPH0816261A JP H0816261 A JPH0816261 A JP H0816261A JP 14333494 A JP14333494 A JP 14333494A JP 14333494 A JP14333494 A JP 14333494A JP H0816261 A JPH0816261 A JP H0816261A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- load
- current
- terminal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】 トランジスタの電流増幅率に依存しないで負
荷電流を決定できるレギュレータ回路を提供することを
目的とする。 【構成】 第2トランジスタ18の出力路から負荷25
へ流れる電流Ioは、保護トランジスタ22の立上り電
圧、第1抵抗19の抵抗値、及び第1及び第2トランジ
スタ17,18の面積比で定まる。具体的には、負荷2
5を流れる電流Ioは、第1トランジスタ17の出力路
を流れる保護トランジスタ22の立上り電圧を第1抵抗
19の抵抗値で割った電流に、第1及び第2トランジス
タ17,18の面積比m:nを掛けた値となる。これよ
り、負荷25を流れる電流Ioはトランジスタの電流増
幅率に依存しない電流となる。
荷電流を決定できるレギュレータ回路を提供することを
目的とする。 【構成】 第2トランジスタ18の出力路から負荷25
へ流れる電流Ioは、保護トランジスタ22の立上り電
圧、第1抵抗19の抵抗値、及び第1及び第2トランジ
スタ17,18の面積比で定まる。具体的には、負荷2
5を流れる電流Ioは、第1トランジスタ17の出力路
を流れる保護トランジスタ22の立上り電圧を第1抵抗
19の抵抗値で割った電流に、第1及び第2トランジス
タ17,18の面積比m:nを掛けた値となる。これよ
り、負荷25を流れる電流Ioはトランジスタの電流増
幅率に依存しない電流となる。
Description
【0001】
【産業上の利用分野】本発明は、レギュレータ回路に関
する。
する。
【0002】
【従来の技術】図2は、従来のレギュレータ回路を示し
ている。図2において、(1)は演算増幅器であり、+
(非反転入力)端子は基準電源(2)と接続されて基準
電圧Vrefが印加され、−(反転入力)端子には後述
する所定電圧が印可され、+端子及び−端子の入力電位
差に応じた出力信号を発生するものである。該演算増幅
器(1)は、その特性上、−端子の入力電圧を+端子の
基準電圧Vrefに等しくする様に動作するものであ
る。(3)は、ベースが演算増幅器(1)の出力端子と
接続され、コレクタが抵抗(4)を介して電源Vccと
接続され、エミッタが抵抗(5)を介して接地されたト
ランジスタである。(6)は、ベースが抵抗(4)の非
接地側の一端と接続され、エミッタが電源Vccと接続
され、コレクタが直列抵抗(7)(8)を介して接地さ
れたトランジスタである。ここで、抵抗(7)(8)の
接続点は演算増幅器(1)の−端子と接続されている。
また、(9)は保護トランジスタであり、ベースは抵抗
(5)の非接地側の一端と接続され、コレクタは演算増
幅器(1)の出力端子と接続され、エミッタは接地され
ている。尚、上記した構成は集積化されるものとし、ト
ランジスタ(6)のエミッタ及びコレクタには各々電源
端子(10)及び出力端子(11)が接続され、出力端
子(11)には負荷(12)が接続される。
ている。図2において、(1)は演算増幅器であり、+
(非反転入力)端子は基準電源(2)と接続されて基準
電圧Vrefが印加され、−(反転入力)端子には後述
する所定電圧が印可され、+端子及び−端子の入力電位
差に応じた出力信号を発生するものである。該演算増幅
器(1)は、その特性上、−端子の入力電圧を+端子の
基準電圧Vrefに等しくする様に動作するものであ
る。(3)は、ベースが演算増幅器(1)の出力端子と
接続され、コレクタが抵抗(4)を介して電源Vccと
接続され、エミッタが抵抗(5)を介して接地されたト
ランジスタである。(6)は、ベースが抵抗(4)の非
接地側の一端と接続され、エミッタが電源Vccと接続
され、コレクタが直列抵抗(7)(8)を介して接地さ
れたトランジスタである。ここで、抵抗(7)(8)の
接続点は演算増幅器(1)の−端子と接続されている。
また、(9)は保護トランジスタであり、ベースは抵抗
(5)の非接地側の一端と接続され、コレクタは演算増
幅器(1)の出力端子と接続され、エミッタは接地され
ている。尚、上記した構成は集積化されるものとし、ト
ランジスタ(6)のエミッタ及びコレクタには各々電源
端子(10)及び出力端子(11)が接続され、出力端
子(11)には負荷(12)が接続される。
【0003】さて、図2の動作について以下に説明す
る。図2において、電源Vccが投入された状態におい
ては、演算増幅器(1)が+及び−端子の電位差に応じ
て動作し、トランジスタ(3)が演算増幅器(1)の出
力信号に応じて動作し、トランジスタ(6)がトランジ
スタ(3)のコレクタ電流に応じて動作し、更に、トラ
ンジスタ(6)が動作することにより直列抵抗(7)
(8)の接続点に生じる電圧と基準電圧Vrefとの電
位差に応じて演算増幅器(1)が動作するという、ルー
プ動作を行うことにより、出力端子(11)には定電圧
Voが発生する様になっている。この定電圧Voにより
負荷(12)が駆動されることになる。
る。図2において、電源Vccが投入された状態におい
ては、演算増幅器(1)が+及び−端子の電位差に応じ
て動作し、トランジスタ(3)が演算増幅器(1)の出
力信号に応じて動作し、トランジスタ(6)がトランジ
スタ(3)のコレクタ電流に応じて動作し、更に、トラ
ンジスタ(6)が動作することにより直列抵抗(7)
(8)の接続点に生じる電圧と基準電圧Vrefとの電
位差に応じて演算増幅器(1)が動作するという、ルー
プ動作を行うことにより、出力端子(11)には定電圧
Voが発生する様になっている。この定電圧Voにより
負荷(12)が駆動されることになる。
【0004】ところで、負荷(12)は集積回路に外部
接続されるものであり、使用目的に応じた負荷を接続す
ることが可能である。つまり、これは、負荷(12)を
流れる負荷電流Ioが変化することを意味している。図
2の回路は負荷電流Ioが変化しても定電圧Voを発生
できる構成ではある。例えば、インピーダンスの小さい
負荷を出力端子(11)に接続すると、負荷電流Ioが
増大する為、トランジスタ(6)はその特性上、エミッ
タコレクタ間電圧が大きくなる。すると、直列抵抗
(7)(8)の両端電圧が小さくなる為、直列抵抗
(7)(8)の接続点電圧も小さくなり、この結果、演
算増幅器(1)の−端子の電圧は低下する。従って、演
算増幅器(1)の+端子及び−端子の電位差が大きくな
ることから演算増幅器(1)の出力電流も増大し、これ
よりトランジスタ(6)のコレクタ電流が増大して出力
端子(11)の電圧が上昇し、最終的に出力端子(1
1)の電圧は定電圧Voで安定することになる。反対
に、例えば、インピーダンスの大きい負荷を出力端子
(11)に接続すると、負荷電流Ioが減少する為、ト
ランジスタ(6)はその特性上、エミッタコレクタ間電
圧が小さくなる。すると、直列抵抗(7)(8)の両端
電圧が大きくなる為、直列抵抗(7)(8)の接続点電
圧も大きくなり、この結果、演算増幅器(1)の−端子
の電圧は上昇する。従って、演算増幅器(1)の+端子
及び−端子の電位差が小さくなることから演算増幅器
(1)の出力電流は減少し、これよりトランジスタ
(6)のコレクタ電流が減少して出力端子(11)の電
圧が下降し、最終的に出力端子(11)の電圧は定電圧
Voで安定することになる。
接続されるものであり、使用目的に応じた負荷を接続す
ることが可能である。つまり、これは、負荷(12)を
流れる負荷電流Ioが変化することを意味している。図
2の回路は負荷電流Ioが変化しても定電圧Voを発生
できる構成ではある。例えば、インピーダンスの小さい
負荷を出力端子(11)に接続すると、負荷電流Ioが
増大する為、トランジスタ(6)はその特性上、エミッ
タコレクタ間電圧が大きくなる。すると、直列抵抗
(7)(8)の両端電圧が小さくなる為、直列抵抗
(7)(8)の接続点電圧も小さくなり、この結果、演
算増幅器(1)の−端子の電圧は低下する。従って、演
算増幅器(1)の+端子及び−端子の電位差が大きくな
ることから演算増幅器(1)の出力電流も増大し、これ
よりトランジスタ(6)のコレクタ電流が増大して出力
端子(11)の電圧が上昇し、最終的に出力端子(1
1)の電圧は定電圧Voで安定することになる。反対
に、例えば、インピーダンスの大きい負荷を出力端子
(11)に接続すると、負荷電流Ioが減少する為、ト
ランジスタ(6)はその特性上、エミッタコレクタ間電
圧が小さくなる。すると、直列抵抗(7)(8)の両端
電圧が大きくなる為、直列抵抗(7)(8)の接続点電
圧も大きくなり、この結果、演算増幅器(1)の−端子
の電圧は上昇する。従って、演算増幅器(1)の+端子
及び−端子の電位差が小さくなることから演算増幅器
(1)の出力電流は減少し、これよりトランジスタ
(6)のコレクタ電流が減少して出力端子(11)の電
圧が下降し、最終的に出力端子(11)の電圧は定電圧
Voで安定することになる。
【0005】上記の様にして出力端子(11)は負荷電
流Ioに関係なく定電圧Voとなるが、ここで、負荷電
流Io及び定電圧Voの関係について図3を基に説明す
る。図3は、負荷(12)を変更して負荷電流Ioを上
昇させていく場合の特性を示している。負荷電流Ioを
上昇させても、出力端子(11)の電圧が定電圧Voと
なることは上記した通りであるが、図2においては、負
荷電流Ioが増大すると、それに伴い抵抗(5)の端子
電圧も上昇する様になっている。つまり、抵抗(5)の
端子電圧が保護トランジスタ(9)のベースエミッタ間
電圧以上となるまでに、負荷電流Ioが増大してしまう
と、保護トランジスタ(9)がオンし、トランジスタ
(3)(6)がオフして出力端子(11)に現れる電圧
は0ボルトになる(図3の実線)。これは、負荷電流I
oの急激な増大により演算増幅器(1)及びトランジス
タ(3)(6)が破壊されるのを防止する為である。
流Ioに関係なく定電圧Voとなるが、ここで、負荷電
流Io及び定電圧Voの関係について図3を基に説明す
る。図3は、負荷(12)を変更して負荷電流Ioを上
昇させていく場合の特性を示している。負荷電流Ioを
上昇させても、出力端子(11)の電圧が定電圧Voと
なることは上記した通りであるが、図2においては、負
荷電流Ioが増大すると、それに伴い抵抗(5)の端子
電圧も上昇する様になっている。つまり、抵抗(5)の
端子電圧が保護トランジスタ(9)のベースエミッタ間
電圧以上となるまでに、負荷電流Ioが増大してしまう
と、保護トランジスタ(9)がオンし、トランジスタ
(3)(6)がオフして出力端子(11)に現れる電圧
は0ボルトになる(図3の実線)。これは、負荷電流I
oの急激な増大により演算増幅器(1)及びトランジス
タ(3)(6)が破壊されるのを防止する為である。
【0006】
【発明が解決しようとする課題】ここで、保護トランジ
スタ(9)のベースエミッタ間電圧をVBE、抵抗
(5)の抵抗値をR、トランジスタ(6)の電流増幅率
をhFEとすると、負荷電流Ioは、
スタ(9)のベースエミッタ間電圧をVBE、抵抗
(5)の抵抗値をR、トランジスタ(6)の電流増幅率
をhFEとすると、負荷電流Ioは、
【0007】
【数1】
【0008】の如く表され、電流増幅率hFEに依存し
て生じることになる。但し、抵抗(4)を流れる電流は
無視できるものとする。ところで、一般にチップ上にト
ランジスタをマスクにより集積化する場合、該トランジ
スタの電流増幅率はばらつくことが多い。実際にトラン
ジスタ(6)の電流増幅率がばらつくと、以下に示す問
題が生じる。
て生じることになる。但し、抵抗(4)を流れる電流は
無視できるものとする。ところで、一般にチップ上にト
ランジスタをマスクにより集積化する場合、該トランジ
スタの電流増幅率はばらつくことが多い。実際にトラン
ジスタ(6)の電流増幅率がばらつくと、以下に示す問
題が生じる。
【0009】例えば、トランジスタ(6)をチップ上に
作り込む際に該トランジスタ(6)の電流増幅率が小さ
くなってしまった場合、保護トランジスタ(9)がオン
する時のトランジスタ(6)のベース電流では、負荷電
流を実線のIlimまで上昇させることはできない。つ
まり、負荷電流がIlim未満であるにも関わらず保護
トランジスタ(9)がオンして保護動作が働いてしまい
(破線)、これより、負荷電流をIlimまで流したい
負荷に対応できない問題があった。
作り込む際に該トランジスタ(6)の電流増幅率が小さ
くなってしまった場合、保護トランジスタ(9)がオン
する時のトランジスタ(6)のベース電流では、負荷電
流を実線のIlimまで上昇させることはできない。つ
まり、負荷電流がIlim未満であるにも関わらず保護
トランジスタ(9)がオンして保護動作が働いてしまい
(破線)、これより、負荷電流をIlimまで流したい
負荷に対応できない問題があった。
【0010】逆に、トランジスタ(6)の電流増幅率が
大きくなってしまった場合、保護トランジスタ(9)が
オンする時のトランジスタ(6)のベース電流では、負
荷電流がIlimを越えてしまう。つまり、負荷電流が
Ilimを越えないと、保護トランジスタ(9)がオン
せず即ち保護動作が働かず(一点鎖線)、負荷電流が実
線から一点鎖線に至るまでの間に演算増幅器(1)及び
トランジスタ(3)(6)が破壊される恐れがあった。
大きくなってしまった場合、保護トランジスタ(9)が
オンする時のトランジスタ(6)のベース電流では、負
荷電流がIlimを越えてしまう。つまり、負荷電流が
Ilimを越えないと、保護トランジスタ(9)がオン
せず即ち保護動作が働かず(一点鎖線)、負荷電流が実
線から一点鎖線に至るまでの間に演算増幅器(1)及び
トランジスタ(3)(6)が破壊される恐れがあった。
【0011】そこで、本発明は、トランジスタの電流増
幅率に依存しないで負荷電流を決定できるレギュレータ
回路を提供することを目的とする。
幅率に依存しないで負荷電流を決定できるレギュレータ
回路を提供することを目的とする。
【0012】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、一方の入力端子に基準電圧が印加されると共に他
方の入力端子に所定電圧が印加され、出力端子から前記
両入力端子の電位差に応じた出力信号を発生する演算増
幅器と、入力端子が共通接続され、前記演算増幅器の出
力信号の大きさに応じて動作する第1及び第2トランジ
スタと、前記第1トランジスタの出力路に直列接続され
た第1抵抗と、入力端子が前記第1抵抗の一端と接続さ
れると共に出力路が前記演算増幅器の出力端子と接続さ
れ、前記第1抵抗の端子電圧が所定値に達した時に動作
して前記演算増幅器の出力端子と前記第1及び第2トラ
ンジスタの入力端子との間を遮断する保護トランジスタ
と、前記第2トランジスタの出力路に直列接続され、所
定点が前記演算増幅器の他方の入力端子と接続された第
2抵抗と、を備え、前記第2抵抗の一端に負荷を接続し
て駆動する際、前記負荷を流れる電流を、前記第1及び
第2トランジスタの電流増幅率に依存しない様にした点
である。
解決する為に成されたものであり、その特徴とするとこ
ろは、一方の入力端子に基準電圧が印加されると共に他
方の入力端子に所定電圧が印加され、出力端子から前記
両入力端子の電位差に応じた出力信号を発生する演算増
幅器と、入力端子が共通接続され、前記演算増幅器の出
力信号の大きさに応じて動作する第1及び第2トランジ
スタと、前記第1トランジスタの出力路に直列接続され
た第1抵抗と、入力端子が前記第1抵抗の一端と接続さ
れると共に出力路が前記演算増幅器の出力端子と接続さ
れ、前記第1抵抗の端子電圧が所定値に達した時に動作
して前記演算増幅器の出力端子と前記第1及び第2トラ
ンジスタの入力端子との間を遮断する保護トランジスタ
と、前記第2トランジスタの出力路に直列接続され、所
定点が前記演算増幅器の他方の入力端子と接続された第
2抵抗と、を備え、前記第2抵抗の一端に負荷を接続し
て駆動する際、前記負荷を流れる電流を、前記第1及び
第2トランジスタの電流増幅率に依存しない様にした点
である。
【0013】
【作用】本発明によれば、上記説明の構成において、第
2トランジスタの出力路から負荷へ流れる電流は、保護
トランジスタの立上り電圧、第1抵抗の抵抗値、及び第
1及び第2トランジスタの面積比で定まる。具体的に
は、負荷を流れる電流は、前記第1トランジスタの出力
路を流れる前記保護トランジスタの立上り電圧を前記第
1抵抗の抵抗値で割った電流に、前記第1及び第2トラ
ンジスタの面積比を掛けた値となる。これより、負荷を
流れる電流はトランジスタの電流増幅率に依存しない電
流となる。
2トランジスタの出力路から負荷へ流れる電流は、保護
トランジスタの立上り電圧、第1抵抗の抵抗値、及び第
1及び第2トランジスタの面積比で定まる。具体的に
は、負荷を流れる電流は、前記第1トランジスタの出力
路を流れる前記保護トランジスタの立上り電圧を前記第
1抵抗の抵抗値で割った電流に、前記第1及び第2トラ
ンジスタの面積比を掛けた値となる。これより、負荷を
流れる電流はトランジスタの電流増幅率に依存しない電
流となる。
【0014】
【実施例】本発明の詳細を図面に従って具体的に説明す
る。図1は本発明のレギュレータ回路を示す図である。
図1において、(13)は演算増幅器であり、+端子に
は基準電源(14)が接続されて基準電圧Vrefが印
加され、−端子には後述する所定電圧が印加され、出力
端子からは+端子及び−端子の入力電位差に応じた出力
信号が発生する。(15)は、ベースが演算増幅器(1
3)の出力端子と接続され、コレクタが抵抗(16)を
介して電源Vccと接続され、更にエミッタが接地され
たトランジスタである。該トランジスタ(15)は演算
増幅器(13)の出力信号に応じて動作する。(17)
(18)は各々第1及び第2トランジスタであり、ベー
スは抵抗(16)の非電源側の一端と共通接続され、エ
ミッタは電源Vccと共通接続されている。また、第1
トランジスタ(17)のコレクタは第1抵抗(19)を
介して接地され、第2トランジスタ(18)のコレクタ
は直列接続された第2抵抗(20)(21)を介して接
地されている。また、第2抵抗(20)(21)の接続
点は演算増幅器(13)の−端子と接続されている。
(22)は保護トランジスタであり、ベースは抵抗(1
9)の非接地側の一端と接続され、コレクタは演算増幅
器(13)の出力端子と接続され、エミッタは接地され
ている。尚、上記した構成は集積化されるものとし、第
2トランジスタ(18)のエミッタ及びコレクタには各
々電源端子(23)及び出力端子(24)が外部接続用
端子として設けられている。そして、出力端子(24)
に負荷(25)を接続することにより、負荷(25)の
駆動を行う様になっている。
る。図1は本発明のレギュレータ回路を示す図である。
図1において、(13)は演算増幅器であり、+端子に
は基準電源(14)が接続されて基準電圧Vrefが印
加され、−端子には後述する所定電圧が印加され、出力
端子からは+端子及び−端子の入力電位差に応じた出力
信号が発生する。(15)は、ベースが演算増幅器(1
3)の出力端子と接続され、コレクタが抵抗(16)を
介して電源Vccと接続され、更にエミッタが接地され
たトランジスタである。該トランジスタ(15)は演算
増幅器(13)の出力信号に応じて動作する。(17)
(18)は各々第1及び第2トランジスタであり、ベー
スは抵抗(16)の非電源側の一端と共通接続され、エ
ミッタは電源Vccと共通接続されている。また、第1
トランジスタ(17)のコレクタは第1抵抗(19)を
介して接地され、第2トランジスタ(18)のコレクタ
は直列接続された第2抵抗(20)(21)を介して接
地されている。また、第2抵抗(20)(21)の接続
点は演算増幅器(13)の−端子と接続されている。
(22)は保護トランジスタであり、ベースは抵抗(1
9)の非接地側の一端と接続され、コレクタは演算増幅
器(13)の出力端子と接続され、エミッタは接地され
ている。尚、上記した構成は集積化されるものとし、第
2トランジスタ(18)のエミッタ及びコレクタには各
々電源端子(23)及び出力端子(24)が外部接続用
端子として設けられている。そして、出力端子(24)
に負荷(25)を接続することにより、負荷(25)の
駆動を行う様になっている。
【0015】以下、図1の動作を説明する。図1におい
て、電源Vccが投入されている状態においては、演算
増幅器(13)が+端子及び−端子の入力電位差に応じ
て動作し、トランジスタ(15)が演算増幅器(13)
の出力信号に応じて動作し、第1及び第2トランジスタ
(17)(18)がトランジスタ(15)のコレクタ電
流に応じて動作し、更に第2抵抗(20)(21)の接
続点に生じる電圧が演算増幅器(13)の−端子に帰還
されることにより該演算増幅器(13)がこの時の+端
子及び−端子の入力電位差に応じて動作するという、ル
ープ動作を繰り返すことにより、出力端子(24)には
定電圧Voが常に発生する様になっている。
て、電源Vccが投入されている状態においては、演算
増幅器(13)が+端子及び−端子の入力電位差に応じ
て動作し、トランジスタ(15)が演算増幅器(13)
の出力信号に応じて動作し、第1及び第2トランジスタ
(17)(18)がトランジスタ(15)のコレクタ電
流に応じて動作し、更に第2抵抗(20)(21)の接
続点に生じる電圧が演算増幅器(13)の−端子に帰還
されることにより該演算増幅器(13)がこの時の+端
子及び−端子の入力電位差に応じて動作するという、ル
ープ動作を繰り返すことにより、出力端子(24)には
定電圧Voが常に発生する様になっている。
【0016】特に、図1の回路は負荷(25)に流れる
負荷電流Ioが変化しても定電圧Voを保持できる構成
となっている。例えば、使用目的に応じて、インピーダ
ンスの小さい負荷を選択した場合、負荷電流Ioが増大
する為、第2トランジスタ(18)のエミッタコレクタ
間電圧はその特性上大きくなる。すると、第2抵抗(2
0)(21)の両端電圧が小さくなり即ち第2抵抗(2
0)(21)の接続点電圧が小さくなる。これにより、
演算増幅器(13)の入力電位差は大きくなり、トラン
ジスタ(15)のベース電流の増大に伴い第2トランジ
スタ(18)のコレクタ電流も増大し、第2抵抗(2
0)(21)の端子電圧は上昇する。従って、出力端子
(24)に現れる電圧は定電圧Voで安定することにな
る。反対にインピーダンスの大きい負荷を選択した場
合、負荷電流Ioが減少する為、第2トランジスタ(1
8)のエミッタコレクタ間電圧はその特性上小さくな
る。すると、第2抵抗(20)(21)の両端電圧が大
きくなり即ち第2抵抗(20)(21)の接続点電圧が
大きくなる。これにより、演算増幅器(13)の入力電
位差は小さくなり、トランジスタ(15)のベース電流
の減少に伴い第2トランジスタ(18)のコレクタ電流
も減少し、第2抵抗(20)(21)の端子電圧は下降
する。従って、出力端子(24)に現れる電圧は定電圧
Voで再び安定することになる。こうして安定した定電
圧Voを発生する出力端子(24)に種々の負荷(2
5)を接続して動作させることを可能としていた。
負荷電流Ioが変化しても定電圧Voを保持できる構成
となっている。例えば、使用目的に応じて、インピーダ
ンスの小さい負荷を選択した場合、負荷電流Ioが増大
する為、第2トランジスタ(18)のエミッタコレクタ
間電圧はその特性上大きくなる。すると、第2抵抗(2
0)(21)の両端電圧が小さくなり即ち第2抵抗(2
0)(21)の接続点電圧が小さくなる。これにより、
演算増幅器(13)の入力電位差は大きくなり、トラン
ジスタ(15)のベース電流の増大に伴い第2トランジ
スタ(18)のコレクタ電流も増大し、第2抵抗(2
0)(21)の端子電圧は上昇する。従って、出力端子
(24)に現れる電圧は定電圧Voで安定することにな
る。反対にインピーダンスの大きい負荷を選択した場
合、負荷電流Ioが減少する為、第2トランジスタ(1
8)のエミッタコレクタ間電圧はその特性上小さくな
る。すると、第2抵抗(20)(21)の両端電圧が大
きくなり即ち第2抵抗(20)(21)の接続点電圧が
大きくなる。これにより、演算増幅器(13)の入力電
位差は小さくなり、トランジスタ(15)のベース電流
の減少に伴い第2トランジスタ(18)のコレクタ電流
も減少し、第2抵抗(20)(21)の端子電圧は下降
する。従って、出力端子(24)に現れる電圧は定電圧
Voで再び安定することになる。こうして安定した定電
圧Voを発生する出力端子(24)に種々の負荷(2
5)を接続して動作させることを可能としていた。
【0017】ここで、負荷電流が図3に示すIlimの
時、第1抵抗(19)の端子電圧が保護トランジスタ
(22)のベースエミッタ間電圧に達する様に第1抵抗
(19)の抵抗値を選択しておくと、負荷電流がIli
mの時に保護トランジスタ(22)がオンし、これよ
り、演算増幅器(13)の出力端子と第1及び第2トラ
ンジスタ(17)(18)のベースとの間が遮断され
る。即ち、回路保護動作が行われ、出力端子(24)に
現れる電圧は0ボルトになる。
時、第1抵抗(19)の端子電圧が保護トランジスタ
(22)のベースエミッタ間電圧に達する様に第1抵抗
(19)の抵抗値を選択しておくと、負荷電流がIli
mの時に保護トランジスタ(22)がオンし、これよ
り、演算増幅器(13)の出力端子と第1及び第2トラ
ンジスタ(17)(18)のベースとの間が遮断され
る。即ち、回路保護動作が行われ、出力端子(24)に
現れる電圧は0ボルトになる。
【0018】さて、保護トランジスタ(22)のベース
エミッタ間電圧をVBE、第1抵抗(19)の抵抗値を
R、第1及び第2トランジスタ(17)(18)のチッ
プ上における面積比をm:nとすると、負荷電流Io
は、
エミッタ間電圧をVBE、第1抵抗(19)の抵抗値を
R、第1及び第2トランジスタ(17)(18)のチッ
プ上における面積比をm:nとすると、負荷電流Io
は、
【0019】
【数2】
【0020】となり、図1回路を構成するトランジスタ
の電流増幅率とは無関係となる。従って、チップ上にマ
スクを用いてトランジスタを作り込む際に該トランジス
タの電流増幅率がばらついたとしても、負荷(25)の
種類に関わらず、必ず同一の負荷電流Ilimで保護ト
ランジスタ(22)をオンして回路保護動作を実現でき
ることになる。
の電流増幅率とは無関係となる。従って、チップ上にマ
スクを用いてトランジスタを作り込む際に該トランジス
タの電流増幅率がばらついたとしても、負荷(25)の
種類に関わらず、必ず同一の負荷電流Ilimで保護ト
ランジスタ(22)をオンして回路保護動作を実現でき
ることになる。
【0021】これより、従来生じていたトランジスタの
電流増幅率のばらつきに起因して、保護トランジスタ
(22)がオンする時の負荷電流Ioの大きさがばらつ
いてしまう問題を解決できることになる。
電流増幅率のばらつきに起因して、保護トランジスタ
(22)がオンする時の負荷電流Ioの大きさがばらつ
いてしまう問題を解決できることになる。
【0022】
【発明の効果】本発明によれば、負荷を流れる電流は、
第1及び第2トランジスタ、保護トランジスタ等の電流
増幅率とは無関係に決定される。従って、この電流増幅
率がばらついたとしても、負荷の種類に関わらず、同一
の負荷電流値で保護トランジスタをオンして回路保護動
作を実現できる利点が得られる。
第1及び第2トランジスタ、保護トランジスタ等の電流
増幅率とは無関係に決定される。従って、この電流増幅
率がばらついたとしても、負荷の種類に関わらず、同一
の負荷電流値で保護トランジスタをオンして回路保護動
作を実現できる利点が得られる。
【図1】本発明のレギュレータ回路を示す図である。
【図2】従来のレギュレータ回路を示す図である。
【図3】図1及び図2の特性を表す図である。
(13) 演算増幅器 (17) 第1トランジスタ (18) 第2トランジスタ (19) 第1抵抗 (20)(21) 第2抵抗 (22) 保護トランジスタ (25) 負荷
Claims (3)
- 【請求項1】 一方の入力端子に基準電圧が印加される
と共に他方の入力端子に所定電圧が印加され、出力端子
から前記両入力端子の電位差に応じた出力信号を発生す
る演算増幅器と、 入力端子が共通接続され、前記演算増幅器の出力信号の
大きさに応じて動作する第1及び第2トランジスタと、 前記第1トランジスタの出力路に直列接続された第1抵
抗と、 入力端子が前記第1抵抗の一端と接続されると共に出力
路が前記演算増幅器の出力端子と接続され、前記第1抵
抗の端子電圧が所定値に達した時に動作して前記演算増
幅器の出力端子と前記第1及び第2トランジスタの入力
端子との間を遮断する保護トランジスタと、 前記第2トランジスタの出力路に直列接続され、所定点
が前記演算増幅器の他方の入力端子と接続された第2抵
抗と、を備え、 前記第2抵抗の一端に負荷を接続して駆動する際、前記
負荷を流れる電流を、前記第1及び第2トランジスタの
電流増幅率に依存しない様にしたことを特徴とするレギ
ュレータ回路。 - 【請求項2】 前記第2トランジスタの出力路から前記
負荷へ流れる電流は、前記保護トランジスタの立上り電
圧、前記第1抵抗の抵抗値、及び前記第1及び第2トラ
ンジスタの面積比で定まることを特徴とする請求項1記
載のレギュレータ回路。 - 【請求項3】 前記負荷を流れる電流は、前記第1トラ
ンジスタの出力路を流れる前記保護トランジスタの立上
り電圧を前記第1抵抗の抵抗値で割った電流に、前記第
1及び第2トランジスタの面積比を掛けた値であること
を特徴とする請求項2記載のレギュレータ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14333494A JPH0816261A (ja) | 1994-06-24 | 1994-06-24 | レギュレータ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14333494A JPH0816261A (ja) | 1994-06-24 | 1994-06-24 | レギュレータ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0816261A true JPH0816261A (ja) | 1996-01-19 |
Family
ID=15336373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14333494A Pending JPH0816261A (ja) | 1994-06-24 | 1994-06-24 | レギュレータ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0816261A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006350994A (ja) * | 2005-05-16 | 2006-12-28 | Sharp Corp | 直流安定化電源回路 |
-
1994
- 1994-06-24 JP JP14333494A patent/JPH0816261A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006350994A (ja) * | 2005-05-16 | 2006-12-28 | Sharp Corp | 直流安定化電源回路 |
JP4689473B2 (ja) * | 2005-05-16 | 2011-05-25 | シャープ株式会社 | 直流安定化電源回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5150076A (en) | Emitter-grounded amplifier circuit with bias circuit | |
KR970703555A (ko) | 전압 조절기(Voltage regulator) | |
JPH07182055A (ja) | 安定化電源回路 | |
KR920009548B1 (ko) | 전류원 장치 | |
JP2533201B2 (ja) | Am検波回路 | |
US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
JPH0816261A (ja) | レギュレータ回路 | |
US4215318A (en) | Push-pull amplifier | |
JPH0255963B2 (ja) | ||
JPH06276037A (ja) | オーディオ用パワーアンプ | |
JPS6019166B2 (ja) | プツシユプル電力増幅器 | |
JP2623954B2 (ja) | 利得可変増幅器 | |
JP2597302Y2 (ja) | 比較回路 | |
JP2834929B2 (ja) | 増幅回路 | |
JP3338274B2 (ja) | 電力増幅回路 | |
JPS625538B2 (ja) | ||
JPH0744248A (ja) | 定電圧回路 | |
JP3270304B2 (ja) | ホールバイアス回路 | |
JPS61117613A (ja) | 電流制限付定電圧電源回路 | |
JPS6214732Y2 (ja) | ||
JPH03237809A (ja) | 増幅回路 | |
JP3469639B2 (ja) | 増幅回路 | |
JPH024503Y2 (ja) | ||
JPH0316644B2 (ja) | ||
JPH01305609A (ja) | 出力回路 |