JP3462327B2 - 交流信号増幅装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、交流電源装置やオ
ーディオアンプなどの交流信号を増幅する交流信号増幅
装置に関するものである。

【０００２】

【従来の技術】この種の交流信号増幅装置として、図３
に示すものが知られている。同図は、高圧交流電源装置
のうちの、正サイクルの交流信号Ｓｏを出力する最終出
力段部分である出力回路４１を示している。出力回路４
１は、図示しない正電圧直流電源が接続される電源ライ
ン６と交流信号Ｓｏを出力する出力ライン８との間に直
列接続されたＦＥＴ１３およびトランジスタ１４と、Ｆ
ＥＴ１３のゲート電圧を出力ライン８に対して所定の電
圧差で安定化するツェナーダイオード１９および抵抗２
０とを備えている。出力回路４１は、例えば、瞬時電圧
波形が４００Ｖｐ−ｐ（Peak to Peak）の交流信号Ｓｏ
を生成して出力ライン８に出力するものであって、電源
ライン６には、２３０Ｖの直流電力が供給される。な
お、実際に交流電源として構成する場合には、負サイク
ルの交流信号Ｓｏを出力するための出力回路が必要であ
るが、ここでは、正サイクルの交流信号Ｓｏを増幅して
出力する出力回路４１を代表して説明する。

【０００３】出力回路４１では、ツェナーダイオード１
９が、電圧変動する出力ライン８に対するＦＥＴ１３の
ゲート電圧を一定の電圧差に安定化するため、ＦＥＴ１
３は、常時作動可能な状態になっている。この状態で、
トランジスタ１４のベースに正サイクルの交流信号Ｓｉ
が入力されると、トランジスタ１４は、交流信号Ｓｉを
増幅して出力ライン８に出力する。この場合、ＦＥＴ１
３とトランジスタ１４とを直列に接続して出力段を構成
しているのは、以下の理由からである。つまり、このよ
うな高圧かつ大電流の交流信号Ｓｏを出力する交流電源
装置を構成する場合には、出力ライン８に交流信号Ｓｏ
を出力するための増幅用素子を安全動作領域内で作動さ
せる必要があるが、一般的に、高い電圧を印加して作動
させるにはＦＥＴの方が優れている。このため、電源ラ
イン６側にＦＥＴ１３を接続すると共にＦＥＴ１３のソ
ース電圧を低電圧に設定することにより、低耐圧素子で
あるトランジスタ１４を増幅用素子に使用できるように
している。

【０００４】このため、ＦＥＴ１３のゲート電圧は、抵
抗値が４７ＫΩの抵抗２０と、ツェナー電圧が８Ｖのツ
ェナーダイオード１９によって、出力ライン８の電圧に
対して８Ｖ高い電圧に安定化されている。この場合、各
素子に上述した定数を用いているのは、以下の理由から
である。つまり、出力ライン８には、瞬時電圧が−２０
０Ｖ〜＋２００Ｖの交流信号Ｓｏが出力されるので、ツ
ェナーダイオード１９での電力損失を、出力ライン８の
電圧が−２００Ｖのときに定格最大損失以下にする必要
がある。また、出力ライン８の電圧が＋２００Ｖのとき
のＦＥＴ１３の作動の立ち上がりをよくするために、ツ
ェナーダイオード１９には、少なくとも０．５ｍＡ程度
のツェナー電流を流しておく必要がある。この結果、こ
れらの条件を満足させるためには、電源ライン６に供給
する直流電源の電圧値を少なくとも＋２３０Ｖ程度にす
る必要がある。これにより、出力ライン８の電圧が＋２
００Ｖのときに、ツェナー電流が０．４７ｍＡ流れ、か
つ、出力ライン８が−２００Ｖのときに、ツェナーダイ
オード１９の電力損失が７２ｍＷになり、前述した条件
を満足する。

【０００５】

【発明が解決しようとする課題】ところが、この出力回
路４１には、以下の問題点がある。すなわち、電源ライ
ン６の電源電圧を２３０Ｖにしているため、電源ライン
６の電源電圧と、出力ライン８に出力する交流信号Ｓｏ
の電圧との差電圧に出力電流を乗算した値の電力がＦＥ
Ｔ１３で損失されている。この結果、ＦＥＴ１３の発熱
量が大きいため、定格電力が大きい高価なＦＥＴを使用
しなければならず、また、その放熱器も大熱容量のもの
を使用しなければならない。さらに、電源電圧が２３０
Ｖにも拘わらず交流信号Ｓｏの瞬時最大電圧が２００Ｖ
であるので、直流電源の電圧利用率が悪いという問題点
がある。

【０００６】一方、直流電源電圧を例えば、２１０Ｖ程
度に低下させることにより、ＦＥＴ１３の損失を低下さ
せることも可能である。しかし、かかる場合には、出力
ライン８の瞬時電圧が２００ＶになったときにもＦＥＴ
１３のゲート電圧を安定化する必要があることから、抵
抗２０の抵抗値を小さくして４ＫΩ程度にする必要があ
る。しかし、この場合には、出力ライン８の瞬時電圧が
−２００Ｖのときに、抵抗２０での電力損失が４０Ｗと
なり、抵抗２０の抵抗値が４７ＫΩのときの３．８Ｗと
比較して約１３倍となる。このため、極めて大きな定格
電力の抵抗を使用しなければならず、プリント基板上に
搭載することも困難で、かつ何らかの放熱手段を設けな
ければならないという他の問題が生じてしまう。

【０００７】ＦＥＴ１３の発熱を低下させるために、図
３における出力回路４１を変更して図４に示すような構
成にすることも考えられる。この出力回路５１では、出
力回路４１におけるＦＥＴ１３およびトランジスタ１４
に加えて、直列接続した他の１組のＦＥＴ１３ａおよび
トランジスタ１４ａを電源ライン６と出力ライン８との
間に接続すると共に両トランジスタ１４，１４ａのエミ
ッタにバランス用抵抗Ｒ５１，Ｒ５２を接続し、かつ、
両ＦＥＴ１３，１３ａのゲート電流を保障するために、
電流増幅用のトランジスタＴＲ１を両ＦＥＴ１３，１３
ａとツェナーダイオード１９のカソードとの間に接続し
ている。この出力回路５１では、両ＦＥＴ１３，１３ａ
によって発熱量を分散させることによって、個々の発熱
量を低下させている。しかし、この出力回路５１には、
高耐圧大電流出力用のＦＥＴ１３ａと大電流出力用のト
ランジスタ１４ａとを余分に使用する結果、装置の部品
コストが上昇してしまうという問題点がある。

【０００８】さらに、別電源によって図３におけるＦＥ
Ｔ１３のゲート電圧を設定することも可能である。しか
し、かかる場合には、別電源の電位とＦＥＴ１３に供給
する電源の電位とを共通しにくく、部品点数が増加して
回路構成が複雑になるので、装置のコストアップを招い
てしまう。

【０００９】本発明は、かかる問題点に鑑みてなされた
ものであり、増幅用素子の発熱量を低減させることがで
きると共に電源の電圧利用率を向上させることができる
交流信号増幅装置を提供することを主目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成すべく請
求項１記載の交流信号増幅装置は、直流電源が接続され
る電源ラインと交流出力信号を出力する出力ラインとの
間に電源ライン側から順に直列接続した第１および第２
の増幅用素子と、第１の増幅用素子を作動させるために
その制御電極端子電圧を出力ラインに対して所定の電圧
差で安定化する電圧安定化回路とを備え、第２の増幅用
素子が、入力交流信号を増幅し増幅した入力交流信号を
交流出力信号として出力ラインに出力する交流信号増幅
装置において、電圧安定化回路に対して、少なくとも交
流出力信号の瞬時最大電圧が出力される高電圧出力時に
おいて、電圧安定化回路の電圧安定化動作のために必要
な最低入力電圧よりも低い電圧の直流を出力すると共
に、高電圧出力時以外の交流出力信号出力時において、
最低入力電圧を超える電圧の直流を出力する直流出力回
路と、電圧安定化回路の入力電圧が必要入力電圧よりも
低下したときにおける電圧安定化動作を保障可能な電荷
を蓄積する容量性素子と、容量性素子に電荷を蓄積する
電荷蓄積回路とを備えていることを特徴とする。

【００１１】この交流信号増幅装置では、瞬時最大電圧
よりもある程度低い電圧の交流信号を出力ラインに出力
する際には、直流出力回路が、電圧安定化回路に対し
て、その電圧安定化動作に必要な最低入力電圧よりも高
い電圧を出力する。このため、電圧安定化回路が電圧安
定化動作を正常に行うことにより、第１の増幅用素子は
作動可能状態になっている。したがって、第２の増幅用
素子に交流信号が入力されると、出力ラインには、予め
規定された通りの電圧の交流信号が出力される。同時
に、この状態においては、電荷蓄積回路が、容量性素子
に電荷を蓄積する。一方、瞬時最大電圧およびそれに近
い電圧の交流信号を出力ラインに出力する際には、直流
出力回路は、電圧安定化回路が電圧安定化動作を行うに
必要な最低入力電圧よりも低い電圧を出力する。したが
って、本来的には、電圧安定化回路は電圧安定化動作を
正常に行うことはできない。しかし、この場合には、電
圧安定化回路は、容量性素子に蓄積された電荷を用いて
電圧安定化動作を行う。このため、第１の増幅用素子の
制御電極端子には、定電圧作動に必要な電圧が出力され
るので、高電圧の交流信号を出力ラインに出力すること
ができる。このように、電源ラインの電圧と出力ライン
の電圧との電圧差が小さいときに、直流出力回路が電圧
安定化回路の電圧安定化動作に必要な最低入力電圧を出
力する必要がないので、電源ラインに供給する直流電源
の電圧値を低くすることができる。この結果、第１の増
幅用素子で損失される電力が低減する。また、出力する
交流信号の最大瞬時電圧に近い電源電圧にすることがで
きるので、電源の電圧利用率を向上させることができ
る。

【００１２】請求項２記載の交流信号増幅装置は、請求
項１記載の交流信号増幅装置において、直流出力回路
は、電荷蓄積回路の構成を兼用していることを特徴とす
る交流信号増幅装置。

【００１３】この交流信号増幅装置では、直流出力回路
が出力する直流によって容量性素子に電荷が蓄積される
ので、電荷蓄積回路としての構成が不要になる。これに
より、装置のコストダウンを図ることができる。

【００１４】請求項３記載の交流信号増幅装置は、請求
項１または２記載の交流信号増幅装置において、電圧安
定化回路は、集積化された三端子レギュレータであるこ
とを特徴とする。

【００１５】この交流信号増幅装置では、電圧安定化回
路の入力側接続されている直流出力回路が、電圧安定化
回路の入力電圧を電圧安定化するので、低耐圧の三端子
レギュレータを電圧安定化回路として使用することがで
きる。これにより、回路を簡易にすることができる。

【００１６】請求項４記載の交流信号増幅装置は、請求
項１から３のいずれかに記載の交流信号増幅装置におい
て、電源ラインには正電圧の直流電源が接続されると共
に、第２の増幅用素子は正サイクルの交流信号を出力ラ
インに出力するように構成され、負電圧の直流電源が接
続される負電圧電源ラインと出力ラインとの間に出力ラ
イン側から順に直列接続した第３および第４の増幅用素
子と、第３の増幅用素子を作動させるためにその制御電
極端子電圧を負電圧電源ラインに対して所定の電圧差で
安定化する負電圧安定化回路とをさらに備え、第４の増
幅用素子が、入力交流信号を増幅した負サイクルの交流
信号を出力ラインに出力することを特徴とする。

【００１７】この交流信号増幅装置では、第３および第
４の増幅用素子が、入力交流信号を増幅して負サイクル
の交流信号を出力する。これにより、正負１サイクルの
交流信号を増幅して出力することが可能になるので、オ
ーディオアンプなどの低歪率用の交流信号増幅装置に適
用可能になる。

【００１８】

【発明の実施の形態】以下、添付図面を参照して、本発
明に係る交流信号増幅装置を高圧電源装置に適用した実
施の形態について説明する。

【００１９】図１は、高電圧の交流電力を生成する高圧
電源装置１の回路図を示している。同図に示すように、
高圧電源装置１は、交流電力を生成するための基準周波
数源である交流信号源２と、交流信号源２から出力され
る交流信号Ｓｉを増幅する差動増幅器３と、抵抗Ｒ１〜
Ｒ４と、負サイクルの交流信号Ｓｉ位相反転増幅して正
サイクルの交流電力を生成する正サイクル増幅回路（交
流信号増幅装置）４と、正サイクルの交流信号Ｓｉを位
相反転増幅して負サイクルの交流電力を生成する負サイ
クル増幅回路５とを備えている。また、電源ライン６お
よび７には、図示しない直流電源が接続されて＋２１０
Ｖおよび−２１０Ｖの直流がそれぞれ供給され、出力ラ
イン８には、高圧電源装置１によって生成され、瞬時電
圧波形が４００Ｖｐ−ｐの交流電力である交流信号Ｓｏ
が出力される。以下、高圧電源装置１の各構成要素につ
いて説明する。なお、従来の出力回路４１と同一の構成
要素については同一の符号を使用する。

【００２０】差動増幅器３は、いわゆるオペアンプで構
成され、交流信号源２の交流信号Ｓｉと、所定の比率で
フィードバックした交流信号Ｓｏとを加算して増幅す
る。これにより、差動増幅器３は、出力ライン８に出力
する交流信号Ｓｏの電圧を所定電圧に安定化する。

【００２１】正サイクル増幅回路４は、バッファトラン
ジスタ１１と、交流信号Ｓｉを位相反転増幅するトラン
ジスタ１２と、電源ライン６と出力ライン８との間で直
列に接続された出力段増幅器としてのＦＥＴ（第１の増
幅用素子）１３およびトランジスタ（第２の増幅用素
子）１４と、ＦＥＴ１３のバイアスを設定するバイアス
設定回路Ｂｉとを備えている。バイアス設定回路Ｂｉ
は、ＦＥＴ１３のゲート電圧を、出力ライン８に対し
て、例えば、＋７Ｖに安定化する集積回路である三端子
レギュレータ（電圧安定化回路）１５と、三端子レギュ
レータ１５に直流電力を供給するトランジスタ（直流出
力回路、電荷蓄積回路）１６およびダイオード１７と、
三端子レギュレータ１５に電力を供給するための電荷を
蓄積する４７μＦのコンデンサ（容量性素子）１８と、
トランジスタ１６のベース電圧を、出力ライン８に対し
て、例えば、＋１５．２Ｖに安定化するツェナーダイオ
ード１９とを備えている。ツェナーダイオード１９のツ
ェナー電圧は、出力ライン８に負サイクルの交流信号Ｓ
ｏが出力されているとき、および瞬時電圧が低電圧の正
サイクルの交流信号Ｓｏが出力されているときに、三端
子レギュレータ１５の最大入力電圧以下であって、かつ
その電圧安定化動作を確実に保障できる電圧を、三端子
レギュレータ１５に出力することができる電圧に設定さ
れている。また、ダイオード１７は、逆電流防止用ダイ
オードであって、電源をオフにした場合など、コンデン
サ１８に蓄積されている電荷がトランジスタ１６のエミ
ッタに逆電圧として印加されることによるトランジスタ
１６の破損を防止する。

【００２２】正サイクル増幅回路４は、交流信号源２か
ら負サイクルの交流信号Ｓｉが出力されると、その負サ
イクルの交流信号Ｓｉを増幅して正サイクルの交流信号
Ｓｏを出力ライン８に出力する。具体的には、交流信号
源２から負サイクルの交流信号Ｓｉが出力されると、差
動増幅器３が交流信号Ｓｉを増幅し、バッファトランジ
スタ１１が、増幅された交流信号Ｓｉをトランジスタ１
２に出力する。次いで、トランジスタ１２が、交流信号
Ｓｉを位相反転すると共に電流増幅し、増幅した交流信
号Ｓｉをトランジスタ１４に出力する。これにより、ト
ランジスタ１４が交流信号Ｓｉを増幅して交流信号Ｓｏ
として出力ライン８に出力する。

【００２３】次に、バイアス設定回路Ｂｉの動作につい
て、図２を参照して、詳細に説明する。なお、同図
（ａ）〜（ｅ）は、出力ライン８を基準電位とした各部
の電圧波形をそれぞれ示している。トランジスタ１６の
ベース電圧は、抵抗値が４７ＫΩの抵抗Ｒ１５と、ツェ
ナー電圧が１５．２Ｖのツェナーダイオード１９によっ
て、バイアスされている。このため、瞬時電圧が−２０
０Ｖ〜＋１８０Ｖの交流信号Ｓｏが出力ライン８に出力
されているとき（同図（ａ）参照、本発明における、高
電圧出力時以外の交流出力信号出力時に相当する）は、
トランジスタ１６のベース電圧は、出力ライン８に対し
て＋１５．２Ｖに安定化されている（同図（ｂ）参
照）。したがって、トランジスタ１６のエミッタ電圧は
１４．６Ｖになり（同図（ｃ）参照）、ダイオード１７
のカソード電圧は、１４Ｖになっている（同図（ｄ）参
照）。この状態では、三端子レギュレータ１５の入力電
圧が、出力電圧を７Ｖに安定化する電圧安定化動作を保
障できる電圧になっているため、ＦＥＴ１３のゲート電
圧は、出力ライン８の電圧に対して＋７Ｖに安定化され
ている。このため、ＦＥＴ１３は、オン状態になってお
り、トランジスタ１４に十分なコレクタ電流を供給す
る。また、コンデンサ１８は、トランジスタ１６の出力
電流に基づく十分な電荷を蓄積している。

【００２４】一方、瞬時電圧が＋１８０Ｖ〜＋２００の
交流信号Ｓｏが出力ライン８に出力されているとき（同
図（ａ）参照、本発明における、高電圧出力時に相当す
る）は、抵抗Ｒ１５とツェナーダイオード１９の両端に
印加される電圧が３０Ｖ〜１０Ｖになり、かつ、トラン
ジスタ１６にもベース電流が流れている。このため、ツ
ェナーダイオード１９には十分なツェナー電流が流れな
くなる結果、ツェナーダイオード１９のカソード電圧
は、ツェナー電圧（１５．２Ｖ）よりも電圧Ｖ₁分低い
電圧になってしまう（同図（ｂ）参照）。したがって、
トランジスタ１６のエミッタ電圧も１４．６Ｖよりも電
圧Ｖ₁ 分低下する（同図（ｃ）参照）。これにより、ダ
イオード１７のカソード電圧、つまり、三端子レギュレ
ータ１５の入力電圧も、本来的には、１４Ｖよりも電圧
Ｖ₁ だけ低下する。しかし、コンデンサ１８は、その容
量が十分大きく、電荷を十分蓄積している。このため、
入力される直流電力の電圧が電圧Ｖ₁ 分低下しても、コ
ンデンサ１８の両端電圧は、緩やかに電圧低下し、しか
も、電圧Ｖ₁ よりも値が小さい電圧Ｖ₂ 分低下するだけ
で、三端子レギュレータ１５の電圧安定化動作を保障で
きる入力電圧を維持する（同図（ｄ）参照）。したがっ
て、三端子レギュレータ１５は、その出力電圧を確実に
７Ｖに安定化する（同図（ｅ）参照）。この結果、ＦＥ
Ｔ１３は、そのソース電圧を低下させることなく、トラ
ンジスタ１４に十分なコレクタ電流を供給する。次い
で、コンデンサ１８は、交流信号Ｓｏの瞬時電圧が低下
したときに、トランジスタ１６によって再び電荷を蓄積
させられる。なお、コンデンサ１８の電圧低下の速度
は、充電されている電荷量と三端子レギュレータ１５に
出力される電流値に基づいて決定される。したがって、
容量が大きい場合には、電圧低下の速度はより緩やかに
なり、また、低下する電圧値も小さくなる。

【００２５】次に、前述した負サイクル増幅回路５につ
いて説明する。負サイクル増幅回路５は、バッファアン
プのトランジスタ２１と、出力ライン８と電源ライン７
との間で直列に接続された出力段増幅器としてのＦＥＴ
（第３の増幅用素子）２３およびトランジスタ（第４の
増幅用素子）２４と、ＦＥＴ２３のバイアスを設定する
ツェナーダイオード２９および抵抗Ｒ２５とを備えてい
る。ツェナーダイオード２９は、ＦＥＴ２３のゲート電
圧を、電源ライン７に対して、例えば、＋７Ｖに安定化
する。なお、ツェナーダイオード２９および抵抗Ｒ２５
が本発明における負電圧安定化回路を構成する。

【００２６】この負サイクル増幅回路５は、交流信号源
２から正サイクルの交流信号Ｓｉが出力されるときに、
出力ライン８に負サイクルの交流信号Ｓｏを出力する。
具体的には、交流信号源２から正サイクルの交流信号Ｓ
ｉが出力されると、差動増幅器３が、交流信号Ｓｉを増
幅し、増幅した交流信号Ｓｉをトランジスタ２４のエミ
ッタに出力する。次いで、トランジスタ２４が交流信号
Ｓｉをトランジスタ２４のベースに出力する。この場
合、ＦＥＴ２３が常時作動可能なようにバイアスされて
いるので、トランジスタ２４が作動することによって、
ＦＥＴ２３が共に作動し、これにより交流信号Ｓｉを位
相反転増幅した負サイクルの交流信号Ｓｏが出力ライン
８に出力される。

【００２７】次いで、高圧電源装置１の全体的な動作に
ついて説明する。

【００２８】交流信号源２から交流信号Ｓｉが差動増幅
器３に入力されると、負サイクルの交流信号Ｓｉは、正
サイクル増幅回路４によって位相反転増幅されて出力ラ
イン８に出力される。一方、正サイクルの交流信号Ｓｉ
は、負サイクル増幅回路５によって位相反転増幅されて
出力ライン８に出力される。これにより、出力ライン８
とグランドとの間には、正負１サイクルの交流信号Ｓｏ
が出力される。この場合、出力ライン８に出力された交
流信号Ｓｏが差動増幅器３の入力部にフィードバックさ
れ、これにより、交流信号Ｓｏは所定の振幅に安定化さ
れる。

【００２９】このように、この実施形態における高圧電
源装置１によれば、出力ライン８と電源ライン６との電
圧差が大きいときにコンデンサ１８に電荷を蓄積してお
くことにより、出力ライン８と電源ライン６との電圧差
が小さくなるときでも三端子レギュレータ１５が電圧安
定化動作を確実に行い、これにより、ＦＥＴ１３が定電
圧をソースに出力する。このため、出力ライン８に出力
される交流信号Ｓｏを歪ませることなく出力することが
できる。したがって、従来の出力回路４１では＋２３０
Ｖ必要であった電源ライン６の電源電圧を、＋２１０Ｖ
と２０Ｖも低下させることができる結果、ＦＥＴ１３に
おける電力損失を極めて低減させることができる。同時
に、電源ライン６に供給する直流電力の電圧に極めて近
い電圧まで交流信号Ｓｏを増幅することができるので、
直流電源の電圧利用率を向上させることができる。

【００３０】また、出力ライン８に出力する交流信号Ｓ
ｏの最大振幅と電源ライン６との電圧差を小さくするこ
とができる結果、抵抗Ｒ１５に流す最大電流を小さくす
ることもできる。具体的には、従来の交流電源装置４１
における抵抗２０では、出力ライン８に出力される交流
信号Ｓｏの瞬時最大電圧が−２００Ｖのときに、最大電
流が８．９８ｍＡ、最大損失が３．８Ｗであったのに対
し、本実施形態における高圧電源装置１の抵抗Ｒ１５で
は、出力ライン８に出力される交流信号Ｓｏの瞬時最大
電圧が−２００Ｖのときに、最大電流が８．４ｍＡであ
って、最大損失が３．３Ｗになる。したがって、定格電
力が小さい抵抗を使用するとができるため、抵抗Ｒ１５
のプリント基板への搭載スペースを小さくすることがで
きる。なお、この効果は、電源ライン６に供給する電源
電圧を＋２１０Ｖにした場合のものであって、電源電圧
を従来の出力回路４１と同じ＋２３０Ｖにした場合に
は、抵抗Ｒ１５の抵抗値を例えば、６８ＫΩにすること
ができ、この場合には、抵抗Ｒ１５での最大電流が６．
１ｍＡ、最大損失が２．５とさらに低減することができ
る。

【００３１】また、コンデンサ１８は、その両端に印加
される電圧が低いため、低コストの電解コンデンサなど
を使用することができる。この場合、大容量のコンデン
サを使用することにより、電源ライン６に供給する直流
電源の電圧値をより低くすることができる。さらに、例
えば、大容量のコンデンサを使用するものとした場合、
理論的には、出力ライン８に負サイクルの交流信号Ｓｏ
が出力されるときに電荷を充電しておけば、正サイクル
の交流信号Ｓｏを出力する際にトランジスタ１６から電
流を出力しなくてもよい。この場合には、抵抗Ｒ１５
は、コンデンサ１８に電荷を蓄積するためだけに機能す
ればよく、その抵抗値を１００ＫΩ程度にすることがで
きる。したがって、この場合には、抵抗Ｒ１５での最大
電流は３．９ｍＡ、最大損失が１．６７Ｗになり、極め
て小さな定格電力の抵抗を使用することができる。ま
た、トランジスタ１６とコンデンサ１８の間に電流増幅
用トランジスタを接続すれば、抵抗Ｒ１５での損失をさ
らに低減することができる。

【００３２】なお、本実施形態では、交流電源に適用し
た例について説明したが、これに限らず、オーディオア
ンプを初めとして交流信号を増幅する装置のすべてに適
用できる。この場合、例えば、スピーカアンプに適用す
るときには、出力ライン８にカップリングコンデンサを
使用することにより、ＳＥＰＰ（Single Ended PushPul
l）回路として適用することも可能である。さらに、本
実施形態では、セミコンプリメンタリ回路で構成したの
で、位相反転器としてのトランジスタ１２を必要として
いるが、いわゆるコンプリメンタリ回路を構成すること
によって、トランジスタ１２を省略することもできる。
また、交流信号の半波分を増幅する場合には、本実施形
態における負サイクル増幅回路５を不要にすることもで
きる。

【００３３】さらに、電源電圧や接地方法（例えば、マ
イナス接地）も適宜変更して使用することもできる。ま
た、本実施形態では、本発明における電荷蓄積回路と直
流出力回路とを兼用している例について説明したが、そ
れぞれ別個に設けることもできる。さらに、三端子レギ
ュレータ１５の代わりにツェナーダイオードなどのディ
スクリート部品によって電圧安定化回路を構成すること
もできる。また、ＦＥＴ１３にトランジスタを使用する
こともできるし、トランジスタ１４，１６にＦＥＴを使
用することもできる。

【００３４】

【発明の効果】以上のように、本発明に係る交流信号増
幅装置によれば、電荷蓄積回路が、容量性素子に電荷を
蓄積しておくことにより、高電圧出力時において、電圧
安定化回路が電圧安定化動作を確実に行うことができ、
これにより、電源電圧を低下させることができる。この
結果、第１の増幅用素子における電力損失を低減させる
ことができる。また、同時に、出力する交流信号の瞬時
最大電力に近い電圧の直流電源を供給すればよいので、
電源電圧の電圧利用率を向上させることができる。

【００３５】さらに、直流出力回路が電荷蓄積回路の構
成を兼用することにより、装置のコストダウンを図るこ
とができる。また、電圧安定化回路に三端子レギュレー
タを使用することにより、回路を簡易にすることができ
る。

【００３６】また、負サイクルを増幅する回路を設ける
ことによって、低歪率の交流信号増幅装置を構成するこ
とができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る高圧電源装置のブロ
ック図である。

【図２】（ａ）は交流信号Ｓｏの信号波形図、（ｂ）は
ツェナーダイオード１９のカソードにおける信号波形
図、（ｃ）はトランジスタ１６のエミッタにおける信号
波形図、（ｄ）は三端子レギュレータ１５の入力電圧の
信号波形図、（ｅ）は三端子レギュレータ１５の出力電
圧の信号波形図である。

【図３】従来の交流信号増幅装置の回路図である。

【図４】従来の他の交流信号増幅装置の回路図である。

【符号の説明】

１ 高圧電源装置 ４ 正サイクル増幅回路 ５ 負サイクル増幅回路 ６ 電源ライン ７ 電源ライン ８ 出力ライン １３ ＦＥＴ １４ トランジスタ １５ 三端子レギュレータ １６ トランジスタ １９ ツェナーダイオード ２３ ＦＥＴ ２４ トランジスタ ２９ ツェナーダイオード

フロントページの続き (56)参考文献 特開 昭52−149461（ＪＰ，Ａ) 特開 昭58−75905（ＪＰ，Ａ) 特開 昭52−117543（ＪＰ，Ａ) 特開 平６−252665（ＪＰ，Ａ) 特開 昭57−69909（ＪＰ，Ａ) 実開 昭60−52715（ＪＰ，Ｕ) 実開 平６−34322（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03F 1/00 - 3/72

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 直流電源が接続される電源ラインと交流
   出力信号を出力する出力ラインとの間に前記電源ライン
   側から順に直列接続した第１および第２の増幅用素子
   と、前記第１の増幅用素子を作動させるためにその制御
   電極端子電圧を前記出力ラインに対して所定の電圧差で
   安定化する電圧安定化回路とを備え、前記第２の増幅用
   素子が、入力交流信号を増幅し当該増幅した入力交流信
   号を前記交流出力信号として前記出力ラインに出力する
   交流信号増幅装置において、 前記電圧安定化回路に対して、少なくとも前記交流出力
   信号の瞬時最大電圧が出力される高電圧出力時におい
   て、前記電圧安定化回路の電圧安定化動作のために必要
   な最低入力電圧よりも低い電圧の直流を出力すると共
   に、前記高電圧出力時以外の交流出力信号出力時におい
   て、前記最低入力電圧を超える電圧の直流を出力する直
   流出力回路と、 前記電圧安定化回路の前記入力電圧が前記必要入力電圧
   よりも低下したときにおける前記電圧安定化動作を保障
   可能な電荷を蓄積する容量性素子と、 前記容量性素子に前記電荷を蓄積する電荷蓄積回路とを
   備えていることを特徴とする交流信号増幅装置。
2. 【請求項２】 前記直流出力回路は、前記電荷蓄積回路
   の構成を兼用していることを特徴とする請求項１記載の
   交流信号増幅装置。
3. 【請求項３】 前記電圧安定化回路は、集積化された三
   端子レギュレータであることを特徴とする請求項１また
   は２記載の交流信号増幅装置。
4. 【請求項４】 前記電源ラインには正電圧の直流電源が
   接続されると共に、前記第２の増幅用素子は正サイクル
   の交流信号を前記出力ラインに出力するように構成さ
   れ、 負電圧の直流電源が接続される負電圧電源ラインと前記
   出力ラインとの間に当該出力ライン側から順に直列接続
   した第３および第４の増幅用素子と、前記第３の増幅用
   素子を作動させるためにその制御電極端子電圧を前記負
   電圧電源ラインに対して所定の電圧差で安定化する負電
   圧安定化回路とをさらに備え、 前記第４の増幅用素子が、前記入力交流信号を増幅した
   負サイクルの交流信号を前記出力ラインに出力すること
   を特徴とする請求項１から３のいずれかに記載の交流信
   号増幅装置。