JPH069020B2 - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPH069020B2 JPH069020B2 JP24289684A JP24289684A JPH069020B2 JP H069020 B2 JPH069020 B2 JP H069020B2 JP 24289684 A JP24289684 A JP 24289684A JP 24289684 A JP24289684 A JP 24289684A JP H069020 B2 JPH069020 B2 JP H069020B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- current
- power supply
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は基準電圧発生回路に関し、電源オン時に急速な
負荷電流の供給を可能とする基準電圧発生回路である。
負荷電流の供給を可能とする基準電圧発生回路である。
従来例の構成とその問題点 一般に基準電圧には大量の電流供給能力を要求され、ま
たリップル、雑音除去等のため出力には大きなコンデン
サが接続される。第１図に従来例を示す。第１図におい
て、負荷への供給電流はトランジスタＴ１の最大ベース
電流をＩＢ１エミッタ接地電流増幅率をhFE1とすれば
（hFE1IB1-IO1）が負荷への電流供給能力となる。従っ
てhFEを大きくとれば良いため、出力用のトランジスタ
Ｔ１をダーリントン接続にすることも行なわれる。しか
しながら、一般に、単一トランジスタのベースエミッタ
間電圧は0.7Ｖ程度有り、電源電圧に近い出力電圧が要
望される場合は、0.7Ｖは損失となって高い基準電圧を
発生できなくなる。このような不都合が第１図では存在
するため、電源電圧に近い出力電圧が要望される場合に
は第２図に示す回路がしばしば用いられる。第２図では
基本的にほぼ電源電圧と等しい出力電圧を発生させるこ
とができる。しかしながら第２図の回路では負荷への供
給可能電流はIO2のみであり、大量の負荷電流を必要と
する場合はIO2を大きくしておかなければならず、負荷
電流が少ない場合には、無駄な電力をトランジスタに発
生させておかねばならない。また、電源オン時の負荷コ
ンデンサへの充電電流はIO2のみであり、必要とされる
出力電圧に達するのに相当な時間を要する。このような
不都合は負荷電流が周波数の低いスイッチング電流（例
えば、テレビ受像機の垂直に同期した６０Hzの電流）の
場合には、そのリップル除去のため大きなコンデンサを
出力に付加せねばならず、電源電圧の立ち上がりに対す
る過渡応答は非常に悪くなる。
たリップル、雑音除去等のため出力には大きなコンデン
サが接続される。第１図に従来例を示す。第１図におい
て、負荷への供給電流はトランジスタＴ１の最大ベース
電流をＩＢ１エミッタ接地電流増幅率をhFE1とすれば
（hFE1IB1-IO1）が負荷への電流供給能力となる。従っ
てhFEを大きくとれば良いため、出力用のトランジスタ
Ｔ１をダーリントン接続にすることも行なわれる。しか
しながら、一般に、単一トランジスタのベースエミッタ
間電圧は0.7Ｖ程度有り、電源電圧に近い出力電圧が要
望される場合は、0.7Ｖは損失となって高い基準電圧を
発生できなくなる。このような不都合が第１図では存在
するため、電源電圧に近い出力電圧が要望される場合に
は第２図に示す回路がしばしば用いられる。第２図では
基本的にほぼ電源電圧と等しい出力電圧を発生させるこ
とができる。しかしながら第２図の回路では負荷への供
給可能電流はIO2のみであり、大量の負荷電流を必要と
する場合はIO2を大きくしておかなければならず、負荷
電流が少ない場合には、無駄な電力をトランジスタに発
生させておかねばならない。また、電源オン時の負荷コ
ンデンサへの充電電流はIO2のみであり、必要とされる
出力電圧に達するのに相当な時間を要する。このような
不都合は負荷電流が周波数の低いスイッチング電流（例
えば、テレビ受像機の垂直に同期した６０Hzの電流）の
場合には、そのリップル除去のため大きなコンデンサを
出力に付加せねばならず、電源電圧の立ち上がりに対す
る過渡応答は非常に悪くなる。
発明の目的 そこでこの発明では上記欠点を除去し、電源電圧に近い
電圧まで出力電圧の供給を可能にし、電源電圧の立ち上
がりに対する過渡的応答の良好な基準電圧発生回路を提
供する。
電圧まで出力電圧の供給を可能にし、電源電圧の立ち上
がりに対する過渡的応答の良好な基準電圧発生回路を提
供する。
発明の構成 本発明は、各ベースが基準電位（ＶＲ）点に共通接続さ
れると共に、エミッタが電源端子（２）に結合された第
１，第２の電流源（４，７）に夫々個別に接続されたエ
ミッタホロワ用の第１，第２のトランジスタ（Ｔ２，Ｔ
６）と、前記第１のトランジスタ（Ｔ２）のエミッタに
結合された出力端子Ｖ０と接地電位点との間に設けられ
たデカップリング用の容量（５）と、前記出力端子と前
記電源端子との間にエミッタ・コレクタ間が接続された
第３のトランジスタ（Ｔ５）と、前記第１，第２のトラ
ンジスタ（Ｔ２，Ｔ６）の各エミッタ電位が比較入力に
入力され、比較増幅した出力で前記第３のトランジスタ
（Ｔ５）のベース入力を駆動する比較増幅器（Ｔ３，Ｔ
４）とを備え、前記第１のトランジスタ（Ｔ２）のエミ
ッタ電位に比べて前記第２のトランジスタ（Ｔ６）のエ
ミッタ電位が大きい時に、前記第３のトランジスタを導
通することを特徴とした基準電圧発生回路であり、この
構成により、電源電圧の投入時に、第２のトランジスタ
（Ｔ６）のエミッタ電位が素早く立ち上がり、比較増幅
器の増幅出力が第３のトランジスタ（Ｔ５）を導通する
ため、第３のトランジスタが容量（５）に過大電流を供
給し、電源電圧の立ち上がりに応答して出力電圧が急速
に立ち上がる。
れると共に、エミッタが電源端子（２）に結合された第
１，第２の電流源（４，７）に夫々個別に接続されたエ
ミッタホロワ用の第１，第２のトランジスタ（Ｔ２，Ｔ
６）と、前記第１のトランジスタ（Ｔ２）のエミッタに
結合された出力端子Ｖ０と接地電位点との間に設けられ
たデカップリング用の容量（５）と、前記出力端子と前
記電源端子との間にエミッタ・コレクタ間が接続された
第３のトランジスタ（Ｔ５）と、前記第１，第２のトラ
ンジスタ（Ｔ２，Ｔ６）の各エミッタ電位が比較入力に
入力され、比較増幅した出力で前記第３のトランジスタ
（Ｔ５）のベース入力を駆動する比較増幅器（Ｔ３，Ｔ
４）とを備え、前記第１のトランジスタ（Ｔ２）のエミ
ッタ電位に比べて前記第２のトランジスタ（Ｔ６）のエ
ミッタ電位が大きい時に、前記第３のトランジスタを導
通することを特徴とした基準電圧発生回路であり、この
構成により、電源電圧の投入時に、第２のトランジスタ
（Ｔ６）のエミッタ電位が素早く立ち上がり、比較増幅
器の増幅出力が第３のトランジスタ（Ｔ５）を導通する
ため、第３のトランジスタが容量（５）に過大電流を供
給し、電源電圧の立ち上がりに応答して出力電圧が急速
に立ち上がる。
実施例の説明 以下、第３図を参照しながら、本発明の基準電圧発生回
路に係る一実施例を説明する。本実施例は、第３図に示
されるように、トランジスタＴ２およびＴ６のベースを
共通接続し、電源端子２に一端を接続した電流源４の他
端がトランジスタＴ２のエミッタに接続され、電源端子
２に一端を接続した電流源７の他端がトランジスタＴ６
のエミッタに接続された２つのエミッタホロワ回路を構
成する。そして、トランジスタＴ２のエミッタと接地点
との間にデカップリング用の容量５を接続し、その端子
間に出力電圧を取り出す。更に、トランジスタＴ２，Ｔ
６のエミッタにベースを各々接続した差動対トランジス
タＴ３，Ｔ４と、トランジスタＴ４のコレクタにベース
が接続され、コレクタが前記出力端子に接続されたトラ
ンジスタＴ５とから成る差動増幅器で、トランジスタＴ
２，Ｔ６のエミッタ電位を比較し、電源電圧の立ち上が
る過渡期にトランジスタＴ５を導通させて、容量５の端
子間に電荷をチャージアップする構成である。
路に係る一実施例を説明する。本実施例は、第３図に示
されるように、トランジスタＴ２およびＴ６のベースを
共通接続し、電源端子２に一端を接続した電流源４の他
端がトランジスタＴ２のエミッタに接続され、電源端子
２に一端を接続した電流源７の他端がトランジスタＴ６
のエミッタに接続された２つのエミッタホロワ回路を構
成する。そして、トランジスタＴ２のエミッタと接地点
との間にデカップリング用の容量５を接続し、その端子
間に出力電圧を取り出す。更に、トランジスタＴ２，Ｔ
６のエミッタにベースを各々接続した差動対トランジス
タＴ３，Ｔ４と、トランジスタＴ４のコレクタにベース
が接続され、コレクタが前記出力端子に接続されたトラ
ンジスタＴ５とから成る差動増幅器で、トランジスタＴ
２，Ｔ６のエミッタ電位を比較し、電源電圧の立ち上が
る過渡期にトランジスタＴ５を導通させて、容量５の端
子間に電荷をチャージアップする構成である。
以下、上記構成の基準電圧発生回路における回路の動作
を説明する。この基準電圧発生回路において、電源オン
直後では出力電圧ＶＯは、コンデンサＣＯを充電する時
間が必要であるため、最終値には達していない。一方、
トランジスタＴ４のベース電位をVB4トランジスタＴ６
のベース・エミッタ間電圧をVBE6とすれば、VB4は直ち
に（VR+VBE6）に達する。従って、この時トランジスタ
Ｔ３と同Ｔ４との差動対は比較器を構成しており、トラ
ンジスタＴ３のベース電位をVB3とすれば、電源オン直
後はVB3＜VB4となり定電流源６の電流IO3はトランジス
タＴ４のコレクタを流れる。トランジスタＴ４のベース
接地電流増幅率をhFB4、トランジスタＴ５のエミッタ接
地電流増幅率をhFE5、ベース・エミッタ間電圧をVBE5と
すれば、出力供給可能電流は｛IO2+hFE5・(hFB4IO3-VBE5
/R1）｝となり、hFE5,hFE4,IO3を大きくしておけば、出
力に供給する電流を大きくすることが可能である。また
出力電圧が最終値に達した時、トランジスタＴ５を流れ
る電流が零となるように回路の諸定数を設定しておけ
ば、出力一定となった後にはトランジスタＴ５のコレク
タ電流は流れない。
を説明する。この基準電圧発生回路において、電源オン
直後では出力電圧ＶＯは、コンデンサＣＯを充電する時
間が必要であるため、最終値には達していない。一方、
トランジスタＴ４のベース電位をVB4トランジスタＴ６
のベース・エミッタ間電圧をVBE6とすれば、VB4は直ち
に（VR+VBE6）に達する。従って、この時トランジスタ
Ｔ３と同Ｔ４との差動対は比較器を構成しており、トラ
ンジスタＴ３のベース電位をVB3とすれば、電源オン直
後はVB3＜VB4となり定電流源６の電流IO3はトランジス
タＴ４のコレクタを流れる。トランジスタＴ４のベース
接地電流増幅率をhFB4、トランジスタＴ５のエミッタ接
地電流増幅率をhFE5、ベース・エミッタ間電圧をVBE5と
すれば、出力供給可能電流は｛IO2+hFE5・(hFB4IO3-VBE5
/R1）｝となり、hFE5,hFE4,IO3を大きくしておけば、出
力に供給する電流を大きくすることが可能である。また
出力電圧が最終値に達した時、トランジスタＴ５を流れ
る電流が零となるように回路の諸定数を設定しておけ
ば、出力一定となった後にはトランジスタＴ５のコレク
タ電流は流れない。
即ち、電流源４の電流IO2，電流源６の電流IO3，電流源
７の電流IO4，抵抗８の抵抗値Ｒ１を、IO2>IO4，IO3/2・
R1<VBE5としておけば、トランジスタＴ５は、最終的に
コレクタ電流を流れなくすることができる。
７の電流IO4，抵抗８の抵抗値Ｒ１を、IO2>IO4，IO3/2・
R1<VBE5としておけば、トランジスタＴ５は、最終的に
コレクタ電流を流れなくすることができる。
一方、出力電圧が一定となった後は、交流電流は出力コ
ンデンサＣＯより大部分供給できるため、IO2はそれほ
ど大きくしておく必要もなくなる。
ンデンサＣＯより大部分供給できるため、IO2はそれほ
ど大きくしておく必要もなくなる。
発明の効果 以上のように本発明の基準電圧発生回路は、電源ＯＮ時
の立ち上がりの過渡期に、出力端子に接続されたデカッ
プリング用の容量を急速充電し、出力電圧を瞬時に所定
値まで立ち上げることができ、出力電圧が所定値に達し
た後は無駄な消費電流を無くすことができる。とりわ
け、出力電圧の大きさが電源電圧にほぼ等しく、且つ、
急速な過渡特性を要求される使用条件で効果的である。
の立ち上がりの過渡期に、出力端子に接続されたデカッ
プリング用の容量を急速充電し、出力電圧を瞬時に所定
値まで立ち上げることができ、出力電圧が所定値に達し
た後は無駄な消費電流を無くすことができる。とりわ
け、出力電圧の大きさが電源電圧にほぼ等しく、且つ、
急速な過渡特性を要求される使用条件で効果的である。
第１図，第２図は従来の基準電圧発生回路図、第３図は
本発明を示す基準電圧発生回路図である。 １……基準電圧、２……電源端子、３……グランド、４
……定電流源（IO1,IO2,IO3,IO4）、５……コンデン
サ、T1,T2,T3,T4,T5,T6……トランジスタ。
本発明を示す基準電圧発生回路図である。 １……基準電圧、２……電源端子、３……グランド、４
……定電流源（IO1,IO2,IO3,IO4）、５……コンデン
サ、T1,T2,T3,T4,T5,T6……トランジスタ。
Claims (1)
- 【請求項１】各ベースが基準電位点に共通接続されると
共に、エミッタが電源端子に結合された第１，第２の電
流源に夫々個別に接続されたエミッタホロワ用の第１，
第２のトランジスタと、 前記第１のトランジスタのエミッタに結合された出力端
子と接地電位点との間に設けられたデカップリング用の
容量と、 前記出力端子と前記電源端子との間にエミッタ・コレク
タ間が接続された第３のトランジスタと、 前記第１，第２のトランジスタの各エミッタ電位が比較
入力に入力され、比較増幅した出力で前記第３のトラン
ジスタのベース入力を駆動する比較増幅器とを備え、 前記第１のトランジスタのエミッタ電位に比べて前記第
２のトランジスタのエミッタ電位が大きい時に、前記第
３のトランジスタを導通することを特徴とした基準電圧
発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24289684A JPH069020B2 (ja) | 1984-11-16 | 1984-11-16 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24289684A JPH069020B2 (ja) | 1984-11-16 | 1984-11-16 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61120218A JPS61120218A (ja) | 1986-06-07 |
| JPH069020B2 true JPH069020B2 (ja) | 1994-02-02 |
Family
ID=17095827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24289684A Expired - Lifetime JPH069020B2 (ja) | 1984-11-16 | 1984-11-16 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069020B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3380845B2 (ja) * | 1997-10-30 | 2003-02-24 | シャープ株式会社 | 直流安定化電源回路 |
-
1984
- 1984-11-16 JP JP24289684A patent/JPH069020B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61120218A (ja) | 1986-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4788508A (en) | Pop noise suppression circuit for audio amplifier | |
| JPH0132684B2 (ja) | ||
| JPH069020B2 (ja) | 基準電圧発生回路 | |
| US3622900A (en) | Squelchable direct coupled transistor audio amplifier constructed in integrated circuit | |
| JPH0620167B2 (ja) | スプリアス信号低減化回路 | |
| JPS6126845B2 (ja) | ||
| JP2586551B2 (ja) | 鋸波の振幅制御回路 | |
| JPH02690Y2 (ja) | ||
| JP3462327B2 (ja) | 交流信号増幅装置 | |
| JPH0352023Y2 (ja) | ||
| JPS6115619Y2 (ja) | ||
| JPH0556633A (ja) | 定電圧装置 | |
| SU1205264A1 (ru) | Генератор напр жени треугольной формы | |
| JPH0339942Y2 (ja) | ||
| JPH0237240Y2 (ja) | ||
| JPH0139014Y2 (ja) | ||
| JPS625538B2 (ja) | ||
| JPH0562842B2 (ja) | ||
| JPH0145228Y2 (ja) | ||
| JPH0453061Y2 (ja) | ||
| JPH087561Y2 (ja) | 切換増幅回路 | |
| JPS6130325Y2 (ja) | ||
| JPS60160707A (ja) | プッシュプル型出力回路 | |
| JPS59140705A (ja) | 増幅回路 | |
| JPS5818717A (ja) | 定電圧電源回路 |