CN108037788A - 一种ldo电路 - Google Patents
一种ldo电路 Download PDFInfo
- Publication number
- CN108037788A CN108037788A CN201810048035.0A CN201810048035A CN108037788A CN 108037788 A CN108037788 A CN 108037788A CN 201810048035 A CN201810048035 A CN 201810048035A CN 108037788 A CN108037788 A CN 108037788A
- Authority
- CN
- China
- Prior art keywords
- nmos tube
- tube
- drain
- ldo circuit
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本申请公开了一种LDO电路，包括运算放大器A1，电阻R1和R2，PMOS管P1和P2，NMOS管N1、N2和N3，其中：A1的同相输入端接收基准电压；A1的反相输入端经R2接地，同时经R1连接到P2的漏极；A1的输出端连接到N1和N2的栅极；N1的漏级和N2的漏级相连；N2的源极接N3的漏极；N1的源极和N3的源极接地；N3的栅极在LDO电路上电一段时间后接收驱动信号；N1的漏级同时连接到P1的漏级、P1的栅极以及P2的栅极；P1的源极和P2的源极接电源；P2的漏极为LDO电路的输出；N1的宽长比远小于N2的宽长比。本申请避免了未接电容或电容损坏时，LDO电路上电瞬间输出端产生很大过冲电压。
Description
技术领域
本发明涉及电力电子技术领域，更具体地说，涉及一种LDO电路。
背景技术
目前市面上的LDO(low-dropout regulator，低压差线性稳压器)电路典型的拓扑结构如图1所示，包括运算放大器A1、第一电阻R1、第二电阻R2和PMOS管P1，其中：运算放大器A1的反相输入端接收基准电压VREF；运算放大器A1的同相输入端经第二电阻R2接地，同时经第一电阻R1连接到PMOS管P1的漏极；运算放大器A1的输出端接PMOS管P1的栅极；PMOS管P1的源极接电源；PMOS管P1的漏极为LDO电路的输出端。
图1所示LDO电路的工作原理为：运算放大器A1对输出反馈电压VFB(即运算放大器A1的同相输入电压)与基准电压VREF之间的偏差进行放大，再经PMOS管P1放大到LDO电路的输出，从而形成负反馈环，保证了LDO电路输出电压Vout稳定在规定值上。
但是，图1所示LDO电路上电瞬间会在输出端产生很大的过冲电压，具体的：在上电瞬间，输出反馈电压VFB为零，与基准电压VREF有极大偏差，该偏差经过运算放大器A1、PMOS管P1的放大使得LDO电路输出电压Vout瞬间冲高，而负反馈需要一定反应时间，所以Vout需要持续一段时间的高电压才能回落到规定值上，如图2所示，这容易导致LDO电路的后级电路因过电压击穿而损坏。
对此，现有的一种做法是在图1所示LDO电路的输出端接上一个电容来保证启动过程输出的平滑，如图3所示，对应得到的LDO电路输出电压波形如图4所示。现有的另一种做法是在图3所示LDO电路中的运算放大器A1的同相输入电压再加上一个软启动电路来进一步保证启动过程输出的平滑，如图5所示，对应得到的LDO电路输出电压波形如图6所示。
但是，图3和图5中的电容可能由于失误没有接上或者在使用过程中损坏，此时相当于没有接电容，LDO电路的后级电路还是会因过电压击穿而损坏。
发明内容
有鉴于此，本发明提供一种LDO电路，以避免由于失误没有在LDO电路输出端接上电容或电容损坏的情况下，LDO电路上电瞬间输出端产生很大的过冲电压，技术方案如下：
一种LDO电路，包括：运算放大器、第一电阻、第二电阻、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，其中：
所述运算放大器的同相输入端接收基准电压；
所述运算放大器的反相输入端经所述第二电阻接地，同时经所述第一电阻连接到所述第二PMOS管的漏极；
所述运算放大器的输出端同时连接到所述第一NMOS管和所述第二NMOS管的栅极；
所述第一NMOS管的漏级和所述第二NMOS管的漏级相连；
所述第二NMOS管的源极连接所述第三NMOS管的漏极；
所述第一NMOS管的源极和所述第三NMOS管的源极接地；
所述第三NMOS管的栅极在所述LDO电路上电一段时间后接收驱动信号；
所述第一NMOS管的漏级同时连接到所述第一PMOS管的漏级、所述第一PMOS管的栅极以及所述第二PMOS管的栅极；
所述第一PMOS管的源极和所述第二PMOS管的源极连接到电源；
所述第二PMOS管的漏极为所述LDO电路的输出端；
所述第一NMOS管的宽长比远小于所述第二NMOS管的宽长比。
又一种LDO电路，包括：运算放大器、第一电阻、第二电阻、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，其中：
所述运算放大器的同相输入端接收基准电压；
所述运算放大器的反相输入端经所述第二电阻接地，同时经所述第一电阻连接到所述第二PMOS管的漏极；
所述运算放大器的输出端同时连接到所述第一NMOS管和所述第二NMOS管的栅极；
所述第一NMOS管的漏级和所述第三NMOS管的漏级相连；
所述第二NMOS管的漏极连接所述第三NMOS管的源极；
所述第一NMOS管的源极和所述第二NMOS管的源极接地；
所述第三NMOS管的栅极在所述LDO电路上电一段时间后接收驱动信号；
所述第一NMOS管的漏级同时连接到所述第一PMOS管的漏级、所述第一PMOS管的栅极以及所述第二PMOS管的栅极；
所述第一PMOS管的源极和所述第二PMOS管的源极连接到电源；
所述第二PMOS管的漏极为所述LDO电路的输出端；
所述第一NMOS管的宽长比远小于所述第二NMOS管的宽长比。
从上述的技术方案可以看出，本发明提供的LDO电路在上电瞬间，利用具有较小宽长比的第一NMOS管限制负反馈环对LDO电路输出电压的驱动能力，从而避免了在由于失误没有在LDO电路输出端接上电容或电容损坏的情况下，LDO电路上电瞬间输出端产生很大的过冲电压，实现了软启动；在软启动结束后再解除该限制，就可以将负反馈环对LDO电路输出电压的驱动能力提升到要求的范围。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术公开的一种LDO电路结构示意图；
图2为图1所示LDO电路输出电压波形示意图；
图3为现有技术公开的又一种LDO电路结构示意图；
图4为图3所示LDO电路输出电压波形示意图；
图5为现有技术公开的又一种LDO电路结构示意图；
图6为图5所示LDO电路输出电压波形示意图；
图7为本发明实施例公开的一种LDO电路结构示意图；
图8为本发明实施例公开的又一种LDO电路结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图7，本发明实施例公开了一种LDO电路，包括：运算放大器A1、第一电阻R1、第二电阻R2、第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2和第三NMOS管N3，其中：
运算放大器A1的同相输入端接收基准电压VREF；
运算放大器A1的反相输入端经第二电阻R2接地，同时经第一电阻R1连接到第二PMOS管P2的漏极；
运算放大器A1的输出端同时连接到第一NMOS管N1和第二NMOS管N2的栅极；
第一NMOS管N1的漏级和第二NMOS管N2的漏级相连；
第二NMOS管N2的源极连接第三NMOS管N3的漏极；
第一NMOS管N1的源极和第三NMOS管N3的源极接地；
第三NMOS管N3的栅极在所述LDO电路上电一段时间后接收驱动信号SS_OK；
第一NMOS管N1的漏级同时连接到第一PMOS管P1的漏级、第一PMOS管P1的栅极以及第二PMOS管P2的栅极；
第一PMOS管P1的源极和第二PMOS管P2的源极连接到电源VBAT；
第二PMOS管P2的漏极为LDO电路的输出端；
第一NMOS管N1的宽长比远小于第二NMOS管N2的宽长比。
图7所示LDO电路的工作原理如下：
LDO电路上电瞬间，输出反馈电压VFB(即运算放大器A1的同相输入电压)与基准电压VREF之间有极大偏差，该偏差经运算放大器A1放大后驱动第一NMOS管N1与第二NMOS管N2导通。又由于LDO电路上电瞬间，第三NMOS管N3不导通，所以流过第一PMOS管P1的电流I1会全部流向第一NMOS管N1。而第一NMOS管N1的宽长比(所谓宽长比，是指MOS管的导电沟道的宽度和长度之比，宽长比越小，流过MOS管的电流就越小)较小，所以流过第一NMOS管N1的电流，也就是流过第一PMOS管P1的电流I1会很小。
第一PMOS管P1和第二PMOS管P2共同构成一个比例电流镜，流过第一PMOS管P1的电流I1与流过第二PMOS管P2的电流I2呈一定比例关系。当电流I1很小时，电流I2也就很小，所以LDO电路上电瞬间LDO电路输出电压Vout会很平滑的上升，不会出现过冲，从而实现了软启动。
在软启动结束后，即第三NMOS管N3导通后，流过第一PMOS管P1的电流I1将同时流过第一NMOS管N1和第二NMOS管N2，此时电流I1因为第二NMOS管N2的引入而明显变大，对应的电流I2也会变大，即负反馈环对LDO电路输出电压Vout的驱动能力变大，足以达到要求的驱动能力，进而保证了LDO电路软启动结束后输出电压Vout稳定在规定值上。
由上述描述可知，本发明实施例在LDO电路上电瞬间，利用具有较小宽长比的第一NMOS管N1限制负反馈环对LDO电路输出电压Vout的驱动能力，从而避免了在由于失误没有在LDO电路输出端接上电容或电容损坏的情况下，LDO电路上电瞬间输出端产生很大的过冲电压，实现了软启动；在软启动结束后再解除该限制，就可以将负反馈环对LDO电路输出电压Vout的驱动能力提升到要求的范围。
此外需要说明的是，在图7所示技术方案中，第三NMOS管N3仅是起到一个开关作用，用于开通和关断第二NMOS管N2所在支路，所以第三NMOS管N3可以串联在第二NMOS管N2的源极(如图7所示)，也可以串联在第二NMOS管N2的漏极(如图8所示)，这并不会影响LDO电路的工作状态。
具体的，图8所示LDO电路包括运算放大器A1、第一电阻R1、第二电阻R2、第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2和第三NMOS管N3，其中：
运算放大器A1的同相输入端接收基准电压VREF；
运算放大器A1的反相输入端经第二电阻R2接地，同时经第一电阻R1连接到第二PMOS管P2的漏极；
运算放大器A1的输出端同时连接到第一NMOS管N1和第二NMOS管N2的栅极；
第一NMOS管N1的漏级和第三NMOS管N3的漏级相连；
第二NMOS管N2的漏极连接第三NMOS管N3的源极；
第一NMOS管N1的源极和第二NMOS管N2的源极接地；
第三NMOS管N3的栅极在所述LDO电路上电一段时间后接收驱动信号SS_OK；
第一NMOS管N1的漏级同时连接到第一PMOS管P1的漏级、第一PMOS管P1的栅极以及第二PMOS管P2的栅极；
第一PMOS管P1的源极和第二PMOS管P2的源极连接到电源VBAT；
第二PMOS管P2的漏极为LDO电路的输出端；
第一NMOS管N1的宽长比远小于第二NMOS管N2的宽长比。
最后需要说明的是，在图7、图8所示技术方案中，第一NMOS管N1的宽长比远小于第二NMOS管N2的宽长比，具体是指：第二NMOS管N2与第一NMOS管N1的宽长比之差不低于设定值。
图8所示技术方案与图7所示技术方案的工作原理相同，参见前文描述即可，此处不再赘述。
图7、图8所示技术方案中对应得到的LDO电路输出电压波形同图6所示。
综上所述，本发明提供的LDO电路在上电瞬间，利用具有较小宽长比的第一NMOS管限制负反馈环对LDO电路输出电压的驱动能力，从而避免了在由于失误没有在LDO电路输出端接上电容或电容损坏的情况下，LDO电路上电瞬间输出端产生很大的过冲电压，实现了软启动；在软启动结束后再解除该限制，就可以将负反馈环对LDO电路输出电压的驱动能力提升到要求的范围。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明实施例的精神或范围的情况下，在其它实施例中实现。因此，本发明实施例将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (2)
1.一种LDO电路，其特征在于，包括：运算放大器、第一电阻、第二电阻、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，其中：
所述运算放大器的同相输入端接收基准电压；
所述运算放大器的反相输入端经所述第二电阻接地，同时经所述第一电阻连接到所述第二PMOS管的漏极；
所述运算放大器的输出端同时连接到所述第一NMOS管和所述第二NMOS管的栅极；
所述第一NMOS管的漏级和所述第二NMOS管的漏级相连；
所述第二NMOS管的源极连接所述第三NMOS管的漏极；
所述第一NMOS管的源极和所述第三NMOS管的源极接地；
所述第三NMOS管的栅极在所述LDO电路上电一段时间后接收驱动信号；
所述第一NMOS管的漏级同时连接到所述第一PMOS管的漏级、所述第一PMOS管的栅极以及所述第二PMOS管的栅极；
所述第一PMOS管的源极和所述第二PMOS管的源极连接到电源；
所述第二PMOS管的漏极为所述LDO电路的输出端；
所述第一NMOS管的宽长比远小于所述第二NMOS管的宽长比。
2.一种LDO电路，其特征在于，包括：运算放大器、第一电阻、第二电阻、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，其中：
所述运算放大器的同相输入端接收基准电压；
所述运算放大器的反相输入端经所述第二电阻接地，同时经所述第一电阻连接到所述第二PMOS管的漏极；
所述运算放大器的输出端同时连接到所述第一NMOS管和所述第二NMOS管的栅极；
所述第一NMOS管的漏级和所述第三NMOS管的漏级相连；
所述第二NMOS管的漏极连接所述第三NMOS管的源极；
所述第一NMOS管的源极和所述第二NMOS管的源极接地；
所述第三NMOS管的栅极在所述LDO电路上电一段时间后接收驱动信号；
所述第一NMOS管的漏级同时连接到所述第一PMOS管的漏级、所述第一PMOS管的栅极以及所述第二PMOS管的栅极；
所述第一PMOS管的源极和所述第二PMOS管的源极连接到电源；
所述第二PMOS管的漏极为所述LDO电路的输出端；
所述第一NMOS管的宽长比远小于所述第二NMOS管的宽长比。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810048035.0A CN108037788A (zh) | 2018-01-18 | 2018-01-18 | 一种ldo电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810048035.0A CN108037788A (zh) | 2018-01-18 | 2018-01-18 | 一种ldo电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108037788A true CN108037788A (zh) | 2018-05-15 |
Family
ID=62096375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810048035.0A Pending CN108037788A (zh) | 2018-01-18 | 2018-01-18 | 一种ldo电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108037788A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109116901A (zh) * | 2018-10-31 | 2019-01-01 | 上海艾为电子技术股份有限公司 | 一种线性稳压电路和集成电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009266121A (ja) * | 2008-04-28 | 2009-11-12 | Oki Semiconductor Co Ltd | レギュレータ |
| CN102455728A (zh) * | 2010-10-25 | 2012-05-16 | 三星半导体(中国)研究开发有限公司 | 电流控制电路 |
| CN202351727U (zh) * | 2011-11-07 | 2012-07-25 | 北京经纬恒润科技有限公司 | 低压差线性稳压器 |
| CN103729007A (zh) * | 2013-11-22 | 2014-04-16 | 三星半导体(中国)研究开发有限公司 | 具有软启动控制电路的线性稳压源 |
| CN104821721A (zh) * | 2014-02-05 | 2015-08-05 | 英特赛尔美国有限公司 | 用于低压差(ldo)稳压器中增强型瞬态响应的半导体结构 |
-
2018
- 2018-01-18 CN CN201810048035.0A patent/CN108037788A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009266121A (ja) * | 2008-04-28 | 2009-11-12 | Oki Semiconductor Co Ltd | レギュレータ |
| CN102455728A (zh) * | 2010-10-25 | 2012-05-16 | 三星半导体(中国)研究开发有限公司 | 电流控制电路 |
| CN202351727U (zh) * | 2011-11-07 | 2012-07-25 | 北京经纬恒润科技有限公司 | 低压差线性稳压器 |
| CN103729007A (zh) * | 2013-11-22 | 2014-04-16 | 三星半导体(中国)研究开发有限公司 | 具有软启动控制电路的线性稳压源 |
| CN104821721A (zh) * | 2014-02-05 | 2015-08-05 | 英特赛尔美国有限公司 | 用于低压差(ldo)稳压器中增强型瞬态响应的半导体结构 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109116901A (zh) * | 2018-10-31 | 2019-01-01 | 上海艾为电子技术股份有限公司 | 一种线性稳压电路和集成电路 |
| CN109116901B (zh) * | 2018-10-31 | 2023-09-15 | 上海艾为电子技术股份有限公司 | 一种线性稳压电路和集成电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101419477B (zh) | 提供多输出电压的可控低压差线性稳压电路 | |
| CN207490875U (zh) | 电压生成器电路 | |
| CN101145699B (zh) | 电源系统和用于控制输出电压的方法 | |
| CN106953393A (zh) | 一种恒流充电电路、储能电源及恒流充电方法 | |
| EP1820269B1 (en) | Current limiting circuit for rf power amplifier | |
| CN207542990U (zh) | 一种基于tl431闭环控制的软启动电路 | |
| CN208385834U (zh) | 带调制的激光二极管恒流驱动系统 | |
| CN105186859B (zh) | 开关变换器及对其输出端子放电的方法 | |
| CN2884287Y (zh) | 一种电流源或电压源的启动电路 | |
| CN102594167B (zh) | 一种ac-dc稳压保护电路及芯片电源转换电路 | |
| CN105094193A (zh) | 低压差稳压器 | |
| CN107102680A (zh) | 一种低噪声低压差线性稳压器 | |
| CN102624344A (zh) | 一种功率放大装置 | |
| JP5904245B2 (ja) | 電源制御回路および電源装置 | |
| CN108037788A (zh) | 一种ldo电路 | |
| TWI418129B (zh) | 電荷幫浦裝置及其穩壓方法 | |
| JP2010226820A (ja) | 入力電流制限回路及びこれを用いた電源装置 | |
| KR101207254B1 (ko) | 스위칭 레귤레이터 | |
| CN218243337U (zh) | 一种开关电源输出补偿电路及开关电源 | |
| CN108617061A (zh) | 驱动电流调节装置 | |
| CN105515357B (zh) | 一种dcdc限流电路 | |
| CN108539977A (zh) | 保护电路以及显示面板 | |
| CN209055869U (zh) | 一种线性稳压电路 | |
| CN107979285A (zh) | 一种电源转换电路 | |
| CN116529686A (zh) | 具有浪涌电流限制能力的低压差调节器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180515 |