JP2008067593A

JP2008067593A - 絶縁ゲート型半導体スイッチ素子のゲート駆動回路

Info

Publication number: JP2008067593A
Application number: JP2007198745A
Authority: JP
Inventors: Yukihiro Nishikawa; 幸廣西川; Hideo Shimizu; 秀雄清水
Original assignee: Fuji Electric Device Technology Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2006-08-08
Filing date: 2007-07-31
Publication date: 2008-03-21

Abstract

【課題】半導体スイッチ素子がターンオフする際に発生するサージ電圧とターンオフ損失を、効果的に低減できるようにする。
【解決手段】半導体スイッチ素子７の主端子に流れる電流をターンオフする際にゲート容量を放電するための電流源回路５を設け、この電流源回路５を素子７の主端子両端電圧ＶＤＳの上昇に応じて、ゲート容量を放電する電流値を徐々に低下させる電流調整回路４を設けることにより、半導体スイッチ素子７のばらつきや動作条件などに関わらず、効果的にサージ電圧（ノイズ）とターンオフ損失の両方を低減できるようにする。
【選択図】図１

Description

この発明は、絶縁ゲート型半導体スイッチ素子のゲート駆動回路とこれを備えた電力変換装置、特に半導体スイッチ素子がターンオフする際に発生するサージ電圧とターンオフ損失を抑制し、電力変換装置から発生するEMI（Electromagnetic Interference：電磁妨害）ノイズを低減しつつ高効率を実現するゲート駆動回路に関する。

図７に半導体スイッチ素子を用いた電力変換装置の例として、昇圧チョッパ型の電力変換装置の例を示す。図７の回路では、半導体スイッチ素子（例えば、MOSFET：金属酸化膜電界効果トランジスタ）７をオンすることにより、直流電源１５と半導体スイッチ素子７との間に接続されているリアクトル１６にエネルギーを蓄積し、半導体スイッチ素子７をオフすることにより、リアクトル１６に蓄積されたエネルギーをダイオード１７を介して、平滑コンデンサ１８と負荷１９に供給する。制御回路２０は負荷１９に印加する直流電圧を一定に保つように、ゲート駆動回路１を介し半導体スイッチ素子７をオン・オフ動作させる。

半導体スイッチ素子７がオフする際には、半導体スイッチ素子７，ダイオード１７および平滑コンデンサ１８を含む一巡の経路のインダクタンスにより、半導体スイッチ素子７の主端子の両端にはサージ電圧が発生する。このサージ電圧は半導体スイッチ素子７のスイッチングスピードが速ければ速いほど増大し、大きなＥＭＩノイズを発生させる。このサージ電圧を低減する手段として、ゲート駆動回路１とゲート端子との間に抵抗を接続し、ゲート容量の放電スピードを遅くすることで、スイッチング速度を低下させる方法がある。しかし、スイッチング時間の増加による制御性能悪化やターンオフ損失増大などの問題がある。

別の方法として、特許文献１に示す方法がある。
図８はそのために用いられるゲート駆動回路例を示す回路図で、図９にその動作説明図を示す。図８の１０，１１は電流源回路で、それぞれ直列にスイッチ回路１２とスイッチ回路１３が接続されている。
ターンオフ開始時には、スイッチ回路１２とスイッチ回路１３の双方をオンし、電流源回路１０の出力電流Ｉｇ１と電流源回路１１の出力電流Ｉｇ２の合成電流で、ゲート容量を急速に放電する。電流Ｉｇ１，Ｉｇ２および合成電流Ｉｇなどの波形例が図９に示されている。

次に、タイマー回路１４で設定された時間Δｔ後にスイッチ回路１３をオフし、ゲート容量を時間Δｔ経過前よりも低い電流Ｉｇ１で放電する。時間Δｔは、半導体スイッチ素子７の主端子両端の電圧ＶＤＳが、直流電圧Ｖｄｃ（図７の回路では、平滑コンデンサ１８の両端電圧）に達するタイミングよりも前に設定することで、スイッチング損失とサージ電圧の抑制が可能となる。

また、別の方法として特許文献２に示すように、主端子間電圧を検出してゲート抵抗を変化させ、ゲート容量の電荷の充放電を緩やかにすることにより、低損失と低ノイズを両立させる方法もある。
特開２００５−０４５５９０号公報特開平０６−２９１６３１号公報

ところで、特許文献１では、上記ゲート容量の放電を開始してから、主端子両端の電圧ＶＤＳが直流電圧Ｖｄｃに達する時間は、主端子に流れる電流値，ゲート容量の製造ばらつき，または半導体スイッチ素子のチップ温度上昇によるゲートしきい値電圧低下などにより一定値とはならない。従って、タイマー回路１４での設定時間Δｔが固定の場合、所望の効果を得るのが困難となる。

図１０は設定時間Δｔの違いによる動作波形を説明する波形図である。
図１０（ａ）はΔｔが不足した（短い）場合であり、サージ電圧は低減されるもののターンオフ損失の低減効果が小さい。図１０（ｂ）はΔｔが過大な（長い）場合であり、スイッチングスピードが速いままＶＤＳがＶｄｃに達するため、ターンオフ損失は低減されるもののサージ電圧が過大となり、ＥＭＩノイズが増大する。
また、図１０（ｃ）はΔｔが適正な場合であり、ターンオフ損失とサージ電圧の双方が低減可能となるが、その設定は必ずしも容易ではない。

一方、上記特許文献２の例では、ゲート抵抗を変化させる主端子間電圧を予め決定しておく必要があり、半導体スイッチ素子の特性ばらつきや適用される電源システムにより、主端子間電圧が異なる場合には調整が必要となり、実用的ではない。

したがって、この発明の課題は、半導体スイッチ素子がターンオフする際に発生するサージ電圧とターンオフ損失を、半導体スイッチ素子のばらつきや動作条件などに関わらず効果的に低減し、低ノイズ，高効率な電力変換装置を提供することにある。

このような課題を解決するため、請求項１の発明では、絶縁ゲート型半導体スイッチ素子のゲート駆動回路であって、
前記絶縁ゲート型半導体スイッチ素子の主端子に流れる電流をターンオフする際にゲート容量を放電させる電流源回路と、この電流源回路を介し前記ゲート容量を放電する電流値を、前記主端子の両端電圧の上昇に伴って徐々に低下させる電流調整回路とを有することを特徴とする。

請求項２の発明では、絶縁ゲート型半導体スイッチ素子のゲート駆動回路であって、
主端子間の電圧を検出する電圧検出手段と、この電圧検出手段からの信号に基きゲート容量の充電または放電もしくはその両方の電流を制御する電流制御手段とを備え、
前記電流制御手段は、ゲート電流の絶対値を主端子間の電圧に対しほぼ逆比例するように制御することを特徴とする。
この請求項２の発明においては、前記電圧検出手段は、抵抗およびコンデンサからなることができ（請求項３の発明）、また、請求項２または３の発明においては、前記電流制御手段は、ダイオードおよびトランジスタからなることができる（請求項４の発明）。

請求項１の発明によれば、半導体スイッチ素子がターンオフする際に発生するサージ電圧とターンオフ損失を、半導体スイッチ素子のばらつきや動作条件に関わらず効果的に低減できるので、低ノイズ，高効率な電力変換装置を提供することが可能となる。
また、請求項２〜４の発明によれば、主に損失が発生する期間では、MOSFETのゲート容量の充放電を急速に行なって時間を短縮し、主にノイズが発生する期間では充放電を緩やかにして、ドレイン電圧，ドレイン電流の変化率を低減することにより、スイッチング時の損失低減とノイズ低減を両立することができる。また、ドレイン電圧に対応して動作するため、MOSFETのばらつきなどの影響を受けず、電圧変化率の制限が不要なため低損失化が可能である。

図１はこの発明の実施の形態を示す回路図である。
図１の半導体スイッチ素子はMOSFETであるが、IGBT（絶縁ゲートバイポーラトランジスタ）でも良い。
図１に示すものが図８の従来例と異なる点は、電流源回路５の出力電流Ｉｃｇを可変とし、半導体スイッチ素子７の主端子両端の電圧ＶＤＳが上昇するにつれて、電流源回路５の出力電流Ｉｃｇを低下させる電流調整回路４を設けたところにある。

いま、図１のａ点から、半導体スイッチ素子７のゲートをオンする信号がゲートドライバ２に入力されると、スイッチ回路６はオフし、ゲートドライバ２からゲート抵抗３を介して半導体スイッチ素子７のゲート容量が充電される。ゲート端子電圧がゲートしきい値電圧を超えると、半導体スイッチ素子７がオンする。
逆に、図１のａ点から、ゲートをオフする信号がゲートドライバ２に入力されたときの動作を、図２に示す。

いま、図１のａ点から、ゲートをオフする信号がゲートドライバ２に入力されると、スイッチ回路６がオンする。電流源回路５の出力電流は、半導体スイッチ素子７のゲート端子電圧がゲートしきい値電圧まで下がって主端子の両端の電圧ＶＤＳが上昇を始めるまで、スイッチ回路６を介して一定値の電流を流す。ゲート抵抗３は比較的高抵抗とし、ゲート抵抗３に流れる電流Ｉｒｇが電流源回路５の出力電流Ｉｃｇの初期値よりも小さくなるように設定する（図２のＩｒｇ，Ｉｃｇ参照）。ゲート容量を放電する電流は、ＩｃｇとＩｒｇとの和となる。

主端子の両端の電圧ＶＤＳが上昇し始めると、電流調整回路４は電流源回路５の出力電流Ｉｃｇが低下するように制御する。このとき、主端子の両端電圧ＶＤＳは急速に立ち上がるため、ターンオフ損失が低減される。主端子の両端電圧ＶＤＳが直流電圧に達した時点で、電流源回路５の出力電流Ｉｃｇが零になり、主端子に流れる電流が低下し始める。このとき、ゲート容量を放電する電流は、高抵抗値のゲート抵抗３の電流Ｉｒｇとなるため、ターンオフスピードが低下しサージ電圧が低減される。なお、以上では半導体スイッチ素子７の主端子の両端電圧で電流源回路５の出力電流を調整しているが、図７のような回路に適用する場合は、平滑コンデンサの両端電圧と半導体スイッチ素子７の主端子の両端電圧との差電圧で調整するようにしても良い。

図３に図１の具体例を示す。抵抗２３、トランジスタ２５，２７、および電源２８等が、図１の電流源回路５に相当する。なお、抵抗２３は、電流源としても良い。これらの部品は、カレントミラー回路を構成し、トランジスタ２５に流れる電流とトランジスタ２７に流れる電流がほぼ等しくなる。なお、トランジスタ２７を複数個並列接続することで、トランジスタ２７に流れる電流をトランジスタ２５の電流の並列倍数にすることもできる。また、ダイオード２４およびトランジスタ２６は、図１の電流調整回路４とスイッチ回路６を組み合わせたものと対応する。

図３において、ゲートドライバ２の出力がＨ（ハイ）レベルの場合、トランジスタ２６はオンで、トランジスタ２７はオフとなる。
次に、ゲートドライバ２の出力がＨ（ハイ）レベルからＬ（ロー）レベルになると、トランジスタ２６はオフし、トランジスタ２７には抵抗２３で定まる定電流が流れる。半導体スイッチ素子７の主端子両端の電圧ＶＤＳが徐々に上昇し始めると、電圧ＶＤＳを抵抗２１と２２で分圧した電圧がトランジスタ２６のベース・エミッタ間に電圧に印加されて徐々にオフし始め、トランジスタ２６のコレクタ電流が徐々に増加する。その結果、トランジスタ２５に流れる電流が徐々に減少し、トランジスタ２７の電流も徐々に減少することになる。

図４はこの発明の別の実施の形態を示す概要図である。
図４は、半導体スイッチ素子としてのMOSFET７を駆動する駆動回路１と、これを用いたチョッパ回路を示している。すなわち、制御電源Vccと並列にターンオン用スイッチとしてのトランジスタ３１、ターンオフ用スイッチとしてのトランジスタ３２が直列に接続され、トランジスタ３１と３２との接続点は、電流制御回路３５を介してMOSFET７のゲートに接続されている。トランジスタ３１，３２のゲートは互いに接続されて、制御回路３３に入力されている。入力電源Vinには、インダクタLとMOSFET７が並列に接続され、MOSFET７のドレインとソース間には、ダイオードDとコンデンサCとの直列回路が並列に接続され、コンデンサC と並列に負荷RLが接続されている。

図５に示すように、電圧検出回路３４は抵抗３４１，３４３およびコンデンサ３４２，３４４から構成され、電流制御回路３５はトランジスタ３５１，３５３およびダイオード３５２，３５４から構成される。トランジスタ３１と３２との接続点とMOSFET７のゲートとの間には、トランジスタ３５１とダイオード３５２、抵抗３５５、トランジスタ３５３とダイオード３５４がそれぞれ並列に接続される。また、トランジスタ３５１のベースは、コンデンサ３４２と抵抗３４１を介して、トランジスタ３５３のベースは、コンデンサ３４４と抵抗３４３を介して、MOSFET７のゲートにそれぞれ接続される。

このような構成で、制御回路３３からオフ信号が入力されるとトランジスタ３２がオンし、MOSFET７のゲート容量から電荷が放電されるが、トランジスタ３２のオン直後はドレイン電圧が低く、トランジスタ３５１のベースはエミッタに対して負にバイアスされている。その結果、負のベース電流が流れるためトランジスタ３５１は導通状態となり、MOSFET７のゲート容量の電荷はダイオード３５２を介して急速に放電される。その後、ドレイン電圧が上昇すると、抵抗３４１およびコンデンサ３４２を介して、トランジスタ３５１のベースにはドレイン電圧に比例した電流が流れるため、トランジスタ３５１を流れる電流は、ドレイン電圧にほぼ逆比例するように制限され、最終的にはトランジスタ３５１は非導通となり、ゲート容量の電荷は抵抗３５５を介して緩やかに放電される。

制御回路３３からオン信号が入力されるとトランジスタ３１がオンし、MOSFET７のゲート容量に電荷が充電されるが、トランジスタ３１のオン直後はドレイン電圧が高く、トランジスタ３５３のベースはエミッタに対して正にバイアスされている。その結果、ベース電流が流れないためトランジスタ３５３は非導通状態となり、MOSFET７のゲート容量の電荷は抵抗３５５を介して徐々に放電される。その後、ドレイン電圧が降下すると、抵抗３５３およびコンデンサ３５４を介して、トランジスタ３５３のベースにはドレイン電圧に比例した電流が流れるため、トランジスタ３５３を流れる電流は、ドレイン電圧にほぼ逆比例するように上昇し、最終的にはトランジスタ３５３は導通状態となり、ゲート容量の電荷はダイオード３５４を介して急速に放電される。

図５の動作を説明するのが図６で、（ａ）はターンオン動作、（ｂ）はターンオフ動作を示す。Vgはゲート電圧、Igはゲート電流、Vdはドレイン電圧、Idはドレイン電流である。
すなわち、損失が発生するドレイン電圧Vdとドレイン電流Idとが重なる付近では、ゲート容量を急激に充電または放電して期間を短縮することにより、損失の低減を図るものである。
一方、ノイズが発生するドレイン電圧Vdまたはドレイン電流Idが飽和する付近では、ゲート容量を緩やかに充電または放電して変化率を低減することにより、ノイズの低減を図るものである。

この発明の実施の形態を示す回路図図１の動作説明図図１の具体例を示す回路図この発明の他の実施の形態を示す概要図図４の詳細構成図図５の動作を説明する波形図半導体スイッチ素子を用いた電力変換装置の一般的な例を示す概要図駆動回路の従来例を示す回路図図８の動作説明図従来例である図８での問題点を説明する波形図

符号の説明

１，１ａ，１ｂ…ゲート駆動回路、２…ゲートドライバ、３…ゲート抵抗、４…電流調整回路、５，１０，１１…電流源回路、６，１２，１３…スイッチ回路、７…半導体スイッチ素子（MOSFET）、３３…制御回路、３４…電圧検出回路、３５…電流制御回路、２１〜２３，３４１，３４３，３５５…抵抗、２５〜２７，３５１，３５３…トランジスタ、３４２，３４４…コンデンサ、３５２，３５４…ダイオード。

Claims

絶縁ゲート型半導体スイッチ素子のゲート駆動回路であって、
前記絶縁ゲート型半導体スイッチ素子の主端子に流れる電流をターンオフする際にゲート容量を放電させる電流源回路と、この電流源回路を介し前記ゲート容量を放電する電流値を、前記主端子の両端電圧の上昇に伴って徐々に低下させる電流調整回路とを有することを特徴とする絶縁ゲート型半導体スイッチ素子のゲート駆動回路。
絶縁ゲート型半導体スイッチ素子のゲート駆動回路であって、
主端子間の電圧を検出する電圧検出手段と、この電圧検出手段からの信号に基きゲート容量の充電または放電もしくはその両方の電流を制御する電流制御手段とを備え、
前記電流制御手段は、ゲート電流の絶対値を主端子間の電圧に対しほぼ逆比例するように制御することを特徴とする絶縁ゲート型半導体スイッチ素子のゲート駆動回路。
前記電圧検出手段は、抵抗およびコンデンサからなることを特徴とする請求項２に記載の絶縁ゲート型半導体スイッチ素子のゲート駆動回路。
前記電流制御手段は、ダイオードおよびトランジスタからなることを特徴とする請求項２または３に記載の絶縁ゲート型半導体スイッチ素子のゲート駆動回路。