JP2022043655A - ゲート駆動装置および負荷給電回路 - Google Patents

Abstract

【課題】スイッチング素子のばらつきによる切り換えタイミングのずれをなくすとともに、サージ電圧が耐圧を超えることがないように制御することができるようにしたゲート駆動装置を提供する。【解決手段】スイッチング素子のターンオフ時のピーク電圧をサージ電圧として検出するサージ電圧検出回路２０と、ターンオフ開始信号が与えられると、設定された遅延時間が経過するとタイミング信号を出力する遅延回路５０と、ターンオフ開始信号が与えられると、スイッチング素子のゲートに対して第１ゲート駆動電流を流し始め、遅延回路からタイミング信号が出力されると第１ゲート駆動電流よりも低い第２ゲート駆動電流を流す駆動電流出力部６０とを備え、遅延回路は、サージ電圧検出回路により検出されるサージ電圧が狙い値と異なるときに、遅延時間を変更設定するように構成される。【選択図】図１

Description

本発明は、ゲート駆動装置および負荷給電回路に関する。

ゲート駆動型の半導体スイッチング素子を駆動制御する制御形態として、ＡＧＣ（Active Gate Control）技術が提案されている。このようなＡＧＣ技術としては、さまざまな方式が提案されているが、実用上においては次のような課題が残っている。

第１に、制御対象の半導体スイッチング素子の特性ばらつきや動作条件によって切り換えタイミングがずれてしまうため、結果としてサージ電圧が耐圧をオーバーしたり、損失低減効果が目減りしたりするなどのデメリットが生ずる。
第２に、サージ電圧をモニタしない構成を採用するものでは、サージ電圧が耐圧を超えているかどうかを判定できないため、確実に制御することが難しくなる。

特開２００５－０３３８７３号公報 特開２００８－０５４０９８号公報 特開２００２－３６９４９５号公報 特開２００６－２２２５９３号公報

本発明は、上記事情を考慮してなされたもので、その目的は、制御対象の半導体スイッチング素子の特性ばらつきや動作条件のばらつきによる切り換えタイミングのずれをなくすとともに、サージ電圧が耐圧を超えることがないように制御することができるようにしたゲート駆動装置および負荷給電回路を提供することにある。

請求項１に記載のゲート駆動装置は、ゲート駆動形のスイッチング素子をオンまたはオフのゲート駆動時にゲートを駆動制御するゲート駆動装置であって、前記スイッチング素子のターンオフ時のドレイン－ソース間電圧もしくはコレクタ－エミッタ間電圧のピーク電圧をサージ電圧として検出するサージ電圧検出回路と、ターンオフ開始信号が与えられると、設定された遅延時間が経過するとタイミング信号を出力する遅延回路と、前記ターンオフ開始信号が与えられると、前記スイッチング素子のゲートに対して第１ゲート駆動電流を流し始め、前記遅延回路から前記タイミング信号が出力されると前記第１ゲート駆動電流よりも低い第２ゲート駆動電流を流す駆動電流出力部とを備え、前記遅延回路は、前記サージ電圧検出回路により検出される前記サージ電圧が狙い値と異なるときに、前記遅延時間を変更設定するように構成される。

上記構成を採用することにより、ターンオフ開始信号が与えられると、遅延回路は遅延時間の計時を開始し、駆動電流出力部は、スイッチング素子のゲートにターンオフの第１ゲート駆動電流を流してターンオフ動作を開始させる。この後、遅延時間が経過して遅延回路からタイミング信号が与えられると、駆動電流出力部は、スイッチング素子のゲートにターンオフの第２ゲート駆動電流を流すように切り替える。

これにより、スイッチング素子は、ゲート電荷が放電されてターンオフする。このとき、スイッチング素子の電圧はターンオフ時に一時的に電源電圧を超えて上昇するサージ電圧となる。このサージ電圧は、スイッチング素子のターンオフ時のドレイン－ソース間電圧もしくはコレクタ－エミッタ間電圧のピーク電圧としてサージ電圧検出回路により検出され、サージ電圧が狙い値と異なるときに、遅延回路は、サージ電圧が狙い値になるように遅延時間を変更設定して駆動電流出力部にタイミング信号を与える。

このようにして、遅延回路により遅延時間を変更設定することで、スイッチング素子のターンオフ時のサージ電圧を狙い値になるように設定することができる。この結果、スイッチング素子のターンオフ時のサージ電圧が耐圧を超えない条件を保持しつつ、高い第１ゲート駆動電流でターンオフ動作を短時間で実施させることでターンオフ損失を抑制することができる。

第１実施形態を示す電気的構成図 サージ電圧検出回路の電気的構成図 サージ電圧検出の作用説明図 遅延時間制御の作用説明図 遅延時間制御の流れ図 遅延時間の調整の説明図 遅延時間の設定条件を示す図 電源電圧が上昇した場合の作用説明図 アクティブゲート制御の説明図 ターンオフ波形の説明図 サージ電圧とターンオフ損失の関係を示す図 サージ電圧とターンオフ損失の説明図 遅延時間の設定と特性の関係を説明する図 サージ電圧とターンオフ損失の関係を示すタイミングチャート 第２実施形態を示す遅延回路の例を示す図 遅延回路の例その１ 遅延回路の例その２ 遅延回路の例その３ 遅延回路の例その４

（第１実施形態）
以下、本発明の第１実施形態について、図１～図１４を参照して説明する。
図１は全体の電気的構成を示すもので、制御対象となるゲート駆動型のスイッチング素子としての例えばｎチャンネル型のＭＯＳトランジスタ１は、電源端子から負荷への通電経路に設けられ、ゲート駆動装置１０によりゲートにゲート電圧が与えられてオンオフのスイッチング駆動制御がなされる。

ゲート駆動装置１０は、サージ電圧検出回路２０、第１コンパレータ３０、第２コンパレータ４０、遅延回路５０および駆動電流出力部６０を備えている。ゲート駆動装置１０は、この実施形態では、特にターンオフ時の動作を制御するための制御動作が行われるもので、ＭＯＳトランジスタ１の駆動信号であるターンオフ開始信号が外部から与えられると、ＭＯＳトランジスタ１に対して後述するようにしてオフ動作の制御を実行する。なお、実際のゲート駆動装置１０においては、ターンオン開始信号が外部から与えられると、図示しないターンオン駆動回路によりＭＯＳトランジスタ１をオン駆動するように構成されている。

サージ電圧検出回路２０は、ＭＯＳトランジスタ１のドレイン－ソース間電圧Ｖｄｓを検出し、ピーク値を保持する回路によりサージ電圧Ｖｓを検出する構成である。第１コンパレータ３０は、サージ電圧検出回路２０により検出されたサージ電圧Ｖｓのレベルを判定するもので、判定レベルＶｒｅｆ_α に対して、これ以上であるか否かを検出している。第２コンパレータ４０は、サージ電圧Ｖｓのレベルが判定レベルＶｒｅｆ_β 未満であるか否かを検出している。

なお、上記した判定レベルＶｒｅｆ_α およびＶｒｅｆ_β は、サージ電圧Ｖｓの許容上限値となる耐圧Ｖｒｅｆに対して、次式（１）の関係を満たすように設定されている。また、判定レベルの下限値Ｖｒｅｆ_α および上限値Ｖｒｅｆ_β は、次式（２）に示すように、サージ電圧Ｖｓの適正許容値の範囲を示している。
Ｖｒｅｆ_α ＜Ｖｒｅｆ_β ＜Ｖｒｅｆ …（１）
Ｖｒｅｆ_α ＜Ｖｓ ＜Ｖｒｅｆ_β …（２）

なお、上記した式（２）で示されるサージ電圧Ｖｓの適正許容値の範囲は、サージ電圧の「狙い値」として設定されるもので、所定の幅をもって範囲として設定することで実際の制御動作での安定性を確保するようにしている。また、サージ電圧Ｖｓの適正許容値の範囲は、耐圧Ｖｒｅｆに対して少し低い値となるようにマージンを設定している。これによって後述するように、電源変動にも対応できるように構成されている。

遅延回路５０は、第１コンパレータ３０および第２コンパレータ４０の判定結果を入力し、これらの判定結果に基づいて、遅延時間Ｔｄを変更設定して駆動電流出力部６０にタイミング信号として出力する。遅延時間Ｔｄは、駆動電流出力部６０によるゲート駆動電流Ｉｇｏｆｆの切り換えタイミングを設定するものである。

駆動電流出力部６０は、ＭＯＳトランジスタ１のゲートに対して、ターンオフ時のゲート駆動電流Ｉｇｏｆｆを第１のゲート駆動電流Ｉｇｏｆｆ１および第２のゲート駆動電流Ｉｇｏｆｆ２の２段階で切り替えて流すように構成されている。

駆動電流出力部６０は、外部からターンオフ開始信号が与えられると、ＭＯＳトランジスタ１をターンオフさせるために、まず、ゲート駆動電流Ｉｇｏｆｆを第１のゲート駆動電流Ｉｇｏｆｆ１に設定してターンオフ駆動を開始する。駆動電流出力部６０は、この後、遅延時間Ｔｄが経過して遅延回路５０からタイミング信号が与えられると、ゲート駆動電流Ｉｇｏｆｆを第１のゲート駆動電流Ｉｇｏｆｆ１よりも電流レベルが低い第２のゲート駆動電流Ｉｇｏｆｆ２に切り換えてターンオフ駆動を継続する。

図２は、サージ電圧検出回路２０の電気的構成を示すもので、分圧回路２１、オペアンプ２２、ｎｐｎ型のトランジスタ２３およびコンデンサ２４を備えている。分圧回路２１は、２個の分圧抵抗２１ａ、２１ｂを直列にした回路で、ＭＯＳトランジスタ１のドレインとソースの間に接続され、ＭＯＳトランジスタ１のターンオフ時に発生するサージ電圧Ｖｓを、分圧出力Ｖｄｉｖとして出力する。

オペアンプ２２は、非反転入力端子に分圧回路２１の分圧出力Ｖｄｉｖが入力され、出力端子はトランジスタ２３のベースに接続される。トランジスタ２３は、コレクタが直流電源ＶＤに接続され、エミッタがコンデンサ２４を介してグランドに接続されている。オペアンプ２２の反転入力端子はトランジスタ２３のエミッタに接続される。

上記の構成により、サージ電圧検出回路２０は、ＭＯＳトランジスタ１のドレイン－ソース間電圧Ｖｄｓを分圧回路２１により分圧した分圧電圧Ｖｄｉｖをオペアンプ２２にてモニタし、コンデンサ２４の端子電圧よりも高くなるとトランジスタ２３がオンする。コンデンサ２４は、端子電圧が分圧電圧Ｖｄｉｖに等しくなるまで充電される。

この結果、ＭＯＳトランジスタ１のドレイン－ソース間電圧Ｖｄｓがサージ電圧Ｖｓを経て低下したときに、コンデンサ２４の端子電圧はサージ電圧Ｖｓに相当する電圧になるまで充電されることになり、この結果、コンデンサ２４の端子電圧としてサージ電圧Ｖｓを検出することができる。

次に、上記構成の作用を説明するに先立って、図９から図１４を参照して、ＡＧＣ技術について概略的に説明するとともに、そのＡＧＣ技術における技術的課題から本発明に至った経緯を示す。

すなわち、まず、図９に示すように、ゲート駆動型の半導体スイッチング素子として、例えば２つのＭＯＳトランジスタＡ、Ｂを直列に接続した負荷給電回路において、駆動ＩＣによりオンオフの駆動制御を行う構成を対象とする。ＭＯＳトランジスタＡおよびＢの直列回路が直流電源ＶｄとグランドＧＮＤとの間に接続され、ＭＯＳトランジスタＡとＢとの間の共通接続点が誘導性負荷Ｌに接続される構成である。

駆動ＩＣは、ＭＯＳトランジスタＢをオフ状態に保持し、ＭＯＳトランジスタＡをオン駆動することで誘導性負荷Ｌに直流電源Ｖｄから給電し、ＭＯＳトランジスタＡをオフ駆動した後にＭＯＳトランジスタＢをオン駆動することで誘導性負荷ＬからグランドＧＮＤ側に電流を流す。

このとき、ＭＯＳトランジスタＡ、Ｂをターンオフ駆動する際に、通電系統に介在する寄生インダクタンスＬｓや誘導性負荷Ｌのインダクタンスにより発生するサージ電圧が、ＭＯＳトランジスタＡ、Ｂのドレイン・ソース間に印加された状態となる。ＭＯＳトランジスタに耐圧を超えるサージ電圧Ｖｓが印加されるとダメージを受けたり、損傷、破壊に至ったりするので、抑制する必要がある。サージ電圧はターンオフ時間が短いほど大きくなる。

一方で、ＭＯＳトランジスタにおいては、ターンオン状態で流れていたドレイン電流がターンオフ駆動時に減少する際に、ドレイン・ソース間電圧Ｖｄｓとの積を積分した値に相当するターンオフ損失Ｌｔｏｆｆが発生する。つまり、ＭＯＳトランジスタに電圧が印加された状態で流れる電流によって発生するターンオフ損失Ｌｔｏｆｆは、ターンオフ時間が長いとそれだけ大きくなる。

駆動ＩＣは、上記したサージ電圧Ｖｓを抑制しつつ、ターンオフ損失Ｌｔｏｆｆを抑制することが求められる。この場合、図１０に示すように、駆動ＩＣにより例えばＭＯＳトランジスタＢをターンオフ駆動する際に、ゲート駆動電流Ｉｇｏｆｆを流すと、ドレイン電圧Ｖｄｓが上昇する期間中にドレイン電流Ｉｄが減少していくので、これらの積すなわち面積に相当する部分がターンオフ損失Ｌｔｏｆｆとなる。

このとき、低速スイッチング動作では、ゲート駆動電流Ｉｇｏｆｆが小さいため、ドレイン電流Ｉｄの変化が小さくなり、ターンオフ時間は長くなる。これにより、サージ電圧Ｖｓは小さく抑制することができるが、ターンオフ損失Ｌｔｏｆｆは大きくなる。また、高速スイッチング動作では、ゲート駆動電流Ｉｇｏｆｆが大きいため、ドレイン電流Ｉｄの変化が大きくなり、ターンオフ時間は短くなる。これにより、サージ電圧Ｖｓは大きくなるが、ターンオフ損失Ｌｔｏｆｆは小さくすることができる。

ＭＯＳトランジスタのターンオフ駆動に関しては、上記のようにサージ電圧Ｖｓの抑制とターンオフ損失Ｌｔｏｆｆの抑制は、ゲート駆動電流Ｉｇｏｆｆのレベルを設定する際にトレードオフの関係となる。これは、例えば、図１１に示すように、ゲート駆動電流Ｉｇｏｆｆをパラメータとしたときのサージ電圧Ｖｓとターンオフ損失Ｌｔｏｆｆとの関係が、白丸で示す点を破線で結んだような特性曲線となる。

このため、ゲート駆動電流Ｉｇｏｆｆを固定的に設定してターンオフ駆動する場合には、図１１の破線で示す条件から、サージ電圧Ｖｓが耐圧Ｖｒｅｆ以下となる条件を満たした範囲で、ターンオフ損失Ｌｔｏｆｆをできるだけ低減させるゲート駆動電流Ｉｇｏｆｆを設定することが一般的であった。

これに対して、本発明が前提とするＡＧＣ技術では、図１１中の低速スイッチング領域で大きくなっていたターンオフ損失Ｌｔｏｆｆについても、実質的にこれを低減できるようにしたターンオフ駆動を実現するものである。

具体的には、図１２に示すように、ターンオフ駆動の開始時点では高速スイッチングを行う条件の大きい第１のゲート駆動電流Ｉｇｏｆｆ１を設定し、サージ電圧Ｖｓが高くなる前に低速スイッチングを行う条件の小さい第２のゲート駆動電流Ｉｇｏｆｆ２を設定するように切り替えるものである。

これにより、図１２に示しているように、第１のゲート駆動電流Ｉｇｏｆｆ１の期間中はドレイン電圧Ｖｄｓの傾きが大となり、ゲート駆動電流が少ない場合に比べて短時間でドレイン電圧Ｖｄｓが上昇するので、ターンオフ損失Ｌｔｏｆｆを低減している。また、第２のゲート駆動電流Ｉｇｏｆｆ２に切り替わると、ドレイン電圧Ｖｄｓの傾きが減少するので、サージ電圧Ｖｓを抑制することができている。

この場合、前提となるＡＧＣ制御は、対象となるスイッチング素子の特性ばらつきを考慮して安全サイドで動作させる条件が選択されるので、第１のゲート駆動電流Ｉｇｏｆｆ１から第２のゲート駆動電流Ｉｇｏｆｆ２への切り替えタイミングが最適条件からずれることがあり、ターンオフ損失Ｌｔｏｆｆの低減を最適に設定することが難しくなる。また、サージ電圧をモニタしていない構成では、確実にサージ電圧が耐圧の範囲にあるかどうかが不明となる。

そこで、本実施形態においては、第１のゲート駆動電流Ｉｇｏｆｆ１から第２のゲート駆動電流Ｉｇｏｆｆ２への切り替えタイミングをあらかじめ設定しておくのではなく、対象となるスイッチング素子であるＭＯＳトランジスタ１の特性に対応して最適な条件となるように設定する構成が採用されている。またＭＯＳトランジスタ１のサージ電圧Ｖｓをモニタして切り換えタイミングを設定するので、確実に耐圧Ｖｒｅｆよりも低いサージ電圧Ｖｓの条件で駆動させることができる。また、このような切り換えタイミングの設定を常に自動的に実施することで、動作条件が変動する場合でもこれに対応することができる構成となっている。

図１３は、第１のゲート駆動電流Ｉｇｏｆｆ１から第２のゲート駆動電流Ｉｇｏｆｆ２への最適な切り換えタイミングおよびその前後でのドレイン電圧Ｖｄｓおよびドレイン電流Ｉｄとターンオフ損失Ｌｔｏｆｆとの関係を４つのパターンで示している。ゲート駆動電流Ｉｇｏｆｆは、時刻ｔ０で第１のゲート駆動電流Ｉｇｏｆｆ１を流し、切り換えタイミングの時刻ｔｘで第２のゲート駆動電流Ｉｇｏｆｆ２に切り替える。

まず、Ａの切り替えタイミングが早い場合１のパターンでは、ドレイン電圧Ｖｄｓが電源電圧に達する前の時刻ｔｘａに切り替えているため、ドレイン電流Ｉｄが時刻ｔｘの後にも流れ、ターンオフ損失Ｌｔｏｆｆを増大させている。一方、サージ電圧Ｖｓは、低く抑えられていて耐圧までまだ余裕がある状態である。

次に、Ｂの切り替えタイミングが早い場合２のパターンでは、ドレイン電圧Ｖｄｓが電源電圧に達した時点ｔｘｂで切り替えているので、ターンオフ損失Ｌｔｏｆｆは比較的最適状態に近づいている。また、サージ電圧Ｖｓについては、耐圧に近づきつつあるが、少し余裕がある状態である。

Ｃの最適タイミングのパターンでは、ドレイン電圧Ｖｄｓが電源電圧と耐圧との間にある時刻ｔｘｃのタイミングで切り替えられ、ターンオフ損失Ｌｔｏｆｆは最も少なくなる状態となり、耐圧も最適な状態である。

そして、Ｄの切り替えタイミングが遅い場合のパターンでは、ドレイン電圧Ｖｄｓがサージ電圧Ｖｓを経た後の時刻ｔｘｄのタイミングで切り替えられているので、ターンオフ損失Ｌｔｏｆｆは少なく抑制されているが、サージ電圧Ｖｓが高くなって耐圧をオーバーした状態となっている。

以上の結果をまとめると、図１４に示すようになる。すなわち、ＭＯＳトランジスタ１のドレイン電圧Ｖｄｓがターンオフ開始時点からターンオフ後に電源電圧に達するまでの期間中において、第１のゲート駆動電流Ｉｇｏｆｆ１から第２のゲート駆動電流Ｉｇｏｆｆ２に切り替えるタイミングに応じて、サージ電圧Ｖｓおよびターンオフ損失Ｌｔｏｆｆの大きさが変化する様子が示されている。

上記のように、最適な切り換えタイミングは、Ｃのパターンの時刻ｔｘｃであり、サージ電圧Ｖｓは耐圧を満たしており、ターンオフ損失Ｌｔｏｆｆも比較的低い値となっている。時刻ｔｘｃよりも早いタイミングで切り替えるＡやＢの場合には、サージ電圧Ｖｓは耐圧を満たしているが、ターンオフ損失Ｌｔｏｆｆが大きくなっている。そして、時刻ｔｘｃよりも遅いタイミングで切り替えるＤの場合には、ターンオフ損失Ｌｔｏｆｆは小さくなっているが、サージ電圧Ｖｓが耐圧を超えている。

この結果から、サージ電圧検出回路２０により、Ｃのパターンに対応するドレイン電圧Ｖｄｓを検出した時点ｔｘｃを切り換えタイミングとして設定するように制御すればよいことがわかる。

次に、本実施形態における具体的な制御内容について、図３から図８を参照して説明する。
まず、図３を参照してサージ電圧検出回路２０の動作について説明する。この構成では、ＭＯＳトランジスタ１は、ドレインが負荷を介して電源に接続され、ソースがグランドに接続された状態としている。ＭＯＳトランジスタ１は、オン状態ではドレイン電圧Ｖｄｓはほぼグランドレベルとなっている。

ターンオフ信号によってＭＯＳトランジスタ１がオフ動作されると、ゲートの電位が低下し、閾値電圧近傍に達する時刻ｔａでオフ状態に移行し始め、ドレイン電圧Ｖｄｓが上昇し始める。ドレイン電圧Ｖｄｓは、ＭＯＳトランジスタ１のオフ状態が進行するにしたがって上昇し、負荷の種類や寄生インダクタンスの影響で電源電圧を超えて上昇し、時刻ｔｂでサージ電圧Ｖｓに達する。この後、ドレイン電圧Ｖｄｓは下降していって時刻ｔｃで電源電圧になる。

サージ電圧検出回路２０においては、このとき、ドレイン電圧Ｖｄｓを分圧回路２１においてモニタしており、分圧電圧Ｖｄｉｖがオペアンプ２２に入力される。初期状態ではコンデンサ２４の端子電圧すなわちサージ電圧の検出電圧Ｖｓは０Ｖであるから、オペアンプ２２は、トランジスタ２３を駆動してコンデンサ２４に充電する。

オペアンプ２２によるコンデンサ２４への充電動作は、分圧電圧Ｖｄｉｖがサージ電圧Ｖｓに相当する電圧に達するまで行われる。ＭＯＳトランジスタ１のドレイン電圧Ｖｄｓが時刻ｔｂを過ぎて低下し始めると、分圧電圧Ｖｄｉｖも低下するので、オペアンプ２２はトランジスタ２３の駆動を停止し、サージ電圧の検出電圧Ｖｓは保持された状態となる。この結果、サージ電圧検出回路２０により、ＭＯＳトランジスタ１のドレイン電圧Ｖｄｓがピーク値となるときのサージ電圧Ｖｓが検出できる。

次に、図４から図８を参照してゲート駆動装置１０による遅延時間Ｔｄの調整制御について説明する。図４は、ゲート駆動装置１０がＭＯＳトランジスタ１のゲートに与えるゲート駆動電流の時間推移とこのときのＭＯＳトランジスタ１のドレイン電圧Ｖｄｓの時間推移を示している。

図示のように、ゲート駆動装置１０は、ターンオフ開始信号が与えられると、オン状態のＭＯＳトランジスタ１に対して、時刻ｔ１において第１のゲート駆動電流Ｉｇｏｆｆ１でゲートから電荷を流す。ＭＯＳトランジスタ１のゲート電圧が低下してくると、ドレイン電圧Ｖｄｓが時刻ｔ２で上昇し始める。この後、ゲート駆動装置１０は、時刻ｔ１から遅延時間Ｔｄが経過した時刻ｔ３になると、第１のゲート駆動電流Ｉｇｏｆｆ１から第２のゲート駆動電流Ｉｇｏｆｆ２に切り換える。

ＭＯＳトランジスタ１のドレイン電圧Ｖｄｓは、少し緩やかな変化で上昇するようになり、電源電圧を超えて上昇して時刻ｔ４でピーク電圧すなわちサージ電圧Ｖｓに達する。以後、ＭＯＳトランジスタ１のドレイン電圧Ｖｄｓは、低下し始め、時刻ｔ５で電源電圧に落ち着くようになる。

図５は、ゲート駆動装置１０による遅延時間Ｔｄの調整制御についての流れを示している。以下、ゲート駆動装置１０内の各部における動作を図５の流れに従って説明する。ゲート駆動装置１０は、オン状態に駆動制御しているＭＯＳトランジスタ１に対して、外部からターンオフ開始信号が入力されると、以下のようなターンオフ駆動の制御を常時実施している。

まず、ゲート駆動装置１０は、ステップＳ１００で、遅延時間Ｔｄの初期値としてＴｄ０を設定する。遅延時間Ｔｄは、遅延回路５０が駆動電流出力部６０に対して設定する信号の値であり、駆動電流出力部６０は、遅延時間Ｔｄが経過してタイミング信号が与えられた時点がゲート駆動電流Ｉｇｏｆｆを第１のゲート駆動電流Ｉｇｏｆｆ１から第２のゲート駆動電流Ｉｏｆｆ２に切り替えるタイミングとなる。

この場合、遅延時間Ｔｄの初期値Ｔｄ０の値は、ＭＯＳトランジスタ１の特性ばらつきを考慮してサージ電圧Ｖｓが耐圧を超えない範囲の値に設定される。すなわち、この初期値Ｔｄ０は、ＭＯＳトランジスタ１は破壊に至ることがない安全側であるが、ターンオフ損失Ｌｔｏｆｆが大きくなる値に設定されている。

次に、ゲート駆動装置１０は、ステップＳ１１０で、駆動電流出力部６０によりＭＯＳトランジスタ１のターンオフ駆動を開始する。ここでは、駆動電流出力部６０は、ＭＯＳトランジスタ１のゲートに対して、第１のゲート駆動電流Ｉｇｏｆｆ１で電荷を放電させるように動作する。駆動電流出力部６０は、遅延時間Ｔｄが経過してタイミング信号が与えられると、第２のゲート駆動電流Ｉｇｏｆｆ２に切り換えてＭＯＳトランジスタ１のゲートの電荷を放電させるようになる。

これにより、ターンオン状態であったＭＯＳトランジスタ１は、時刻ｔ１で第１のゲート駆動電流Ｉｇｏｆｆ１でターンオフのゲート駆動が開始され、ゲート電圧が低下して閾値電圧に達すると、ドレイン電圧Ｖｄｓが上昇し始める。ドレイン電圧Ｖｄｓが上昇している途中で、時刻ｔ３になると、ゲート駆動電流Ｉｇｏｆｆが第１のゲート駆動電流Ｉｇｏｆｆ１よりも小さい第２のゲート駆動電流Ｉｇｏｆｆ２に切り替えられる。これにより、ドレイン電圧Ｖｄｓの上昇する傾きは第１のゲート駆動電流Ｉｇｏｆｆ１の時よりも小さくなる。

この後、ドレイン電圧Ｖｄｓは電源電圧を超えて上昇し、時刻ｔ４でサージ電圧Ｖｓに達した後に時刻ｔ５で電源電圧に戻る。この結果、時刻ｔ５で、ＭＯＳトランジスタ１はターンオフされ、ゲートの電荷も放電されたため、第２のゲート駆動電流Ｉｇｏｆｆ２はゼロになる。

次に、ステップＳ１２０で、サージ電圧検出回路２０は、ＭＯＳトランジスタ１のドレイン電圧Ｖｄｓが時刻ｔ４でピーク値すなわちサージ電圧Ｖｓに達したことで、これをホールドしてサージ電圧Ｖｓとして第１コンパレータ３０、および第２コンパレータ４０に入力する。

このサージ電圧Ｖｓは、第１コンパレータ３０および第２コンパレータ４０により、前述した式（２）で示す適正許容値の範囲にあるか否かが判定される。まず、ステップＳ１３０で、第１コンパレータ３０は、サージ電圧検出回路２０から入力されたサージ電圧Ｖｓのレベルが判定レベルＶｒｅｆ_α 以上であるか否かを判定する。

この場合、前述したように、遅延時間Ｔｄの初期値Ｔｄ０が短く設定されているので、サージ電圧Ｖｓも小さく、適正許容値の範囲に達していない状態が想定されている。これにより、ステップＳ１３０では、初期的にはＮＯと判断されてステップＳ１４０に移行し、遅延時間Ｔｄを前回の遅延時間Ｔｄに対して所定時間ΔＴだけ長く設定する。

遅延時間Ｔｄを長くするように変更することは、ゲート駆動電流Ｉｇｏｆｆとして、高いレベルの第１のゲート駆動電流Ｉｇｏｆｆ１を流す期間を長くすることであり、これによって、サージ電圧Ｖｓが増大することとなる。このとき増大したサージ電圧Ｖｓが上記した適正許容値の範囲を超えて大きな値とならないように、所定時間ΔＴの値は適切な時間に設定されている。

この後、ＭＯＳトランジスタ１は再びターンオン駆動された状態となり、次のターンオフ開始信号が与えられたときに、ゲート駆動装置１０は、ステップＳ１１０に戻り、駆動電流出力部６０によりＭＯＳトランジスタ１のターンオフ駆動を開始する。このとき、駆動電流出力部６０は、第１のゲート駆動電流Ｉｇｏｆｆ１でＭＯＳトランジスタ１のゲート電荷の放電を開始し、新たに設定された遅延時間Ｔｄが経過してタイミング信号があたえられると、第２のゲート駆動電流Ｉｇｏｆｆ２に切り換える。

これにより、ターンオン状態であったＭＯＳトランジスタ１は、時刻ｔ１においてゲート駆動電流Ｉｇｏｆｆ１でターンオフのゲート駆動が開始され、ゲート電圧が低下して閾値電圧に達すると、ドレイン電圧Ｖｄｓが上昇し始める。ドレイン電圧Ｖｄｓが上昇している途中で、時刻ｔ３になると、ゲート駆動電流Ｉｇｏｆｆが第１のゲート駆動電流Ｉｇｏｆｆ１よりも小さい第２のゲート駆動電流Ｉｇｏｆｆ２に切り替えられる。これにより、ドレイン電圧Ｖｄｓの上昇する傾きは第１のゲート駆動電流Ｉｇｏｆｆ１の時よりも小さくなる。

この後、ドレイン電圧Ｖｄｓは電源電圧を超えて上昇し、時刻ｔ４でサージ電圧Ｖｓに達した後に時刻ｔ５で電源電圧に戻る。この結果、時刻ｔ５で、ＭＯＳトランジスタ１はターンオフされ、ゲートの電荷も放電されたため、第２のゲート駆動電流Ｉｇｏｆｆ２はゼロになる。

次に、ステップＳ１２０で、サージ電圧検出回路２０は、ＭＯＳトランジスタ１のドレイン電圧Ｖｄｓが時刻ｔ４でピーク値すなわちサージ電圧Ｖｓに達したことで、これをホールドしてサージ電圧Ｖｓとして第１コンパレータ３０、および第２コンパレータ４０に入力する。このとき、第１のゲート駆動電流Ｉｇｏｆｆ１の時間が長くなっていることから、サージ電圧Ｖｓは前回よりも高い値となる。

例えば、サージ電圧Ｖｓが判定レベルＶｒｅｆ_α とＶｒｅｆ_β との間の電圧つまり適正許容値の範囲に達した場合には、ステップＳ１３０で、第１のコンパレータ３０は、ＹＥＳと判定してステップＳ１５０に移行する。さらに、ステップＳ１５０では、第２のコンパレータ４０は、サージ電圧Ｖｓが判定レベルＶｒｅｆ_β よりも小さいことからＹＥＳとなり、ステップＳ１６０に進む。ステップＳ１６０では、実質的には何も実施しないが、遅延時間Ｔｄを変更せず、前回設定した遅延時間Ｔｄを維持した状態でステップＳ１１０に戻る。

なお、サージ電圧Ｖｓがまだ適正許容値の範囲に入らない場合で、ステップＳ１３０でＮＯとなる場合には、まだ遅延時間Ｔｄが短いため、ステップＳ１４０で再び遅延時間Ｔｄに所定時間ΔＴが加算される。以下、同様にして、ステップＳ１１０～Ｓ１３０を実行し、ターンオフ時のサージ電圧Ｖｓが適正許容値の範囲となるまで遅延時間Ｔｄが変更設定される。

このようにして、サージ電圧Ｖｓが適正許容値の範囲すなわち判定レベルＶｒｅｆ_α以上で、且つ判定レベルＶｒｅｆ_β未満になると、ステップＳ１３０およびＳ１５０にてＹＥＳとなり、このとき設定している遅延時間Ｔｄが適切な遅延時間に設定されていることとなり、ステップＳ１６０では、この遅延時間Ｔｄを変更設定することなく保持された状態となる。

一方、何らかの変動要素によって上記のようにして設定された遅延時間Ｔｄでも、サージ電圧Ｖｓの値が適正許容値の範囲を外れてしまうことがある。例えば、サージ電圧Ｖｓが判定レベルＶｒｅｆ_α よりも小さくなった場合には、ステップＳ１３０でＮＯと判断され、ステップＳ１４０で、遅延時間Ｔｄに所定時間ΔＴだけ加算した値に再設定する。

また、サージ電圧Ｖｓが判定レベルＶｒｅｆ_β 以上に大きくなった場合には、ステップＳ１５０でＮＯと判断され、ステップＳ１７０で、遅延時間Ｔｄを所定時間ΔＴだけ減算した値に再設定する。

このように、サージ電圧Ｖｓが変動して適正許容値の範囲を外れた場合でも、その都度、遅延時間Ｔｄを調整して再設定することで、再び適正許容値の範囲内に入るように制御することができる。

次に、上記の遅延時間Ｔｄの調整処理は、図６で示すように、３つの状態を経て適正値となるように実施されている。遅延時間Ｔｄが初期値Ｔｄ０に設定された状態では、図６中、左側に示しているように、ターンオフ時の第１のゲート駆動電流Ｉｇｏｆｆ１で時刻ｔ１に通電を開始すると、ゲート電圧が閾値電圧に近づいてドレイン電圧Ｖｄｓが時刻ｔ２で上昇し始める。このときのドレイン電圧Ｖｄｓの上昇の傾きは大きい。

この後、初期値Ｔｄ０に設定された遅延時間Ｔｄが経過した時刻ｔ３になると、第２のゲート駆動電流Ｉｇｏｆｆ２に切り替えられ、ドレイン電圧Ｖｄｓの上昇の傾きは小さくなる。ドレイン電圧Ｖｄｓは、電源電圧を超えて上昇し、時刻ｔ４でサージ電圧Ｖｓに達してから下降していく。ドレイン電圧Ｖｄｓは時刻ｔ５で電源電圧に等しくなる。ＭＯＳトランジスタ１はオフ状態となるので、ゲート駆動電流Ｉｇｏｆｆはゼロになる。

制御開始直後の遅延時間Ｔｄ０は短く設定されているので、サージ電圧Ｖｓは適正許容値の範囲すなわち、判定値Ｖｒｅｆ_α に達していない程度の低い値となる。したがって、耐圧に対する余裕は大きく耐圧をオーバーすることはないが、ドレイン電圧Ｖｄｓが上昇する期間が長いため、ターンオフ損失Ｌｔｏｆｆは大きい状態である。

このため、遅延回路５０により遅延時間Ｔｄは調整され、所定時間ΔＴだけ加算される。遅延時間Ｔｄが調整されると、図６中、中央に示されるように、時刻ｔ２から時刻ｔ３までの時間が長くなり、ドレイン電圧Ｖｄｓの上昇傾きが大きい状態の期間が長くなり、サージ電圧Ｖｓは大きくなる。

このようにして、遅延回路５０により遅延時間Ｔｄが調整され、最適な値に設定されると、図６中、右側に示しているように、サージ電圧Ｖｓが適正許容値の範囲すなわち判定値Ｖｒｅｆ_α とＶｒｅｆ_β との間に入る。これによって、サージ電圧Ｖｓが耐圧Ｖｒｅｆを超えない範囲で、ターンオフ損失Ｌｔｏｆｆを抑制した遅延時間Ｔｄを設定することができる。

このように遅延時間Ｔｄを最適な値に設定した状態では、図７に示すように、サージ電圧Ｖｓは、適正許容値の範囲に入るように調整される。図中、サージ電圧Ｖｓが適正許容値の範囲よりも小さい領域となる場合には、遅延時間Ｔｄが増加されるように調整することとなり、逆に、サージ電圧Ｖｓが適正許容値の範囲よりも大きい領域となる場合には、遅延時間Ｔｄが短縮されるように調整することとなる。

なお、前述のように、遅延時間Ｔｄを最適な値に調整設定した場合でも、例えば、電源電圧が上昇するなどの環境変化が生ずると、図８に示すように、サージ電圧Ｖｓが適正許容値の範囲を超えた大きいサージ電圧Ｖｓｘになることがある。このような場合に備えて、サージ電圧Ｖｓの適正許容値の範囲は耐圧Ｖｒｅｆに対して一定のマージンをもって設定されている。これにより、サージ電圧Ｖｓｘは、短縮調整の領域に入るので、前述した図５の流れに従って、遅延時間Ｔｄは短くなるように再調整される。

このような第１実施形態によれば、ＭＯＳトランジスタ１を駆動電流出力部６０により高い第１のゲート駆動電流Ｉｇｏｆｆ１から低い第２のゲート駆動電流Ｉｇｏｆｆ２に切り換えるときの切り替えタイミングを、サージ電圧検出回路２０およびコンパレータ３０、４０および遅延回路５０を設けて遅延時間Ｔｄとして設定する構成とした。

これにより、サージ電圧検出回路２０により検出するサージ電圧Ｖｓのレベルが、耐圧Ｖｒｅｆに対して少し低く設定された適正許容値の範囲に入るように遅延時間Ｔｄを設定することができ、ＭＯＳトランジスタ１の特性のばらつきや、特性の経年変化にも対応して常に適正な遅延時間Ｔｄで駆動させることができる。この結果、耐圧Ｖｒｅｆを超えない範囲で、且つターンオフ損失Ｌｔｏｆｆを最も低くしてターンオフ駆動させることができる。

また、上記のように、サージ電圧Ｖｓのレベルを、耐圧Ｖｒｅｆに対してマージンを持って設定する適正許容値の範囲に入るように遅延時間Ｔｄを調整するので、電源電圧の変動にも対応してサージ電圧Ｖｓが耐圧Ｖｒｅｆを超えるのを抑制することができる。

（第２実施形態）
図１５から図１９は第２実施形態を示すもので、第１実施形態で用いた遅延回路５０の具体的な構成について示している。図１５は、遅延回路５０の構成型をＡ～Ｄの４つの型で示している。遅延回路５０の機能として、遅延時間Ｔｄを変更設定する機能を達成する必要がある。

構成型のＡ型は、回路方式としてＣＲ時定数により調整する構成で、抵抗値を変更することで調整を行うものである。Ｂ型は、回路方式として定電流でコンデンサに充電を行い、閾値電圧に達した時点までを遅延時間とする構成で、定電流の値を変更することで調整を行うものである。

Ｃ型は、回路方式としてインバータ回路で発生する遅延時間を利用して、複数個のインバータ回路を直列に設ける構成で、個数を変更することで遅延時間を調整するものである。Ｄ型は、回路方式として発信回路とカウンタを設ける構成で、カウント値を変更することで遅延時間を調整するものである。

以下、具体例について一例を示す。図１６は、Ａ型の遅延回路１００を示している。端子Ｐへの入力信号Ｓｉｎを遅延時間Ｔｄが経過した時点で端子Ｑから出力信号Ｓｏｕｔとして出力する構成である。入力信号Ｓｉｎは、ターンオフ開始信号に相当し、出力信号Ｓｏｕｔは遅延時間Ｔｄの切り替えタイミング信号となる。また、調整信号はコンパレータ３０、４０の検出結果から遅延時間Ｔｄを長くするか短くするかに応じた信号として入力される。

直列接続した複数の抵抗１０１とコンデンサ１０２からなるＣＲ時定数回路が設けられており、各抵抗１０１の両端子には短絡用のアナログスイッチ１０３が接続されている。複数のアナログスイッチ１０３は、調整回路１０４によりオンオフの制御が行われる。バッファ回路１０５は、コンデンサ１０２の端子電圧が閾値電圧に達するとハイレベルの信号を端子Ｑに出力する。

上記構成において、調整回路１０４は、初期的にはアナログスイッチ１０３を所定個数オン状態として短いＣＲ時定数を設定する。これにより、遅延時間Ｔｄ０に相当する遅延時間Ｔｄを設定する。調整信号が入力されて遅延時間Ｔｄを変更設定する場合には、調整回路１０４は、オン状態のアナログスイッチ１０３をオフさせることにより抵抗１０１を有効にし、ＣＲ時定数を長くあるいは短くすることができる。これにより、遅延時間Ｔｄを所定時間ΔＴだけ変更設定することができる。

図１７は、Ｂ型の遅延回路２００を示している。電流値を調整することができる定電流回路２０１とＭＯＳトランジスタ２０２を直列に接続して電源とグランドとの間に接続している。定電流回路２０１は、定電流値が電流調整回路２０１ａにより変更設定される。電流調整回路２０１ａは、調整信号に応じて電流値を変更設定する。

ＭＯＳトランジスタ２０２のゲートは、端子Ｐへの入力信号Ｓｉｎをインバータ回路２０３で反転した信号が与えられる。コンデンサ２０４は、定電流回路２０１により充電される。コンデンサ２０４の端子電圧が閾値電圧に達するとバッファ回路２０５からハイレベルの信号を端子Ｑに出力する。

ハイレベルの入力信号Ｓｉｎが入力されると、ＭＯＳトランジスタ２０２はオン状態からオフ状態に変化する。コンデンサ２０４は、電荷が放電されていた状態から、定電流回路２０１で設定された定電流で充電が開始される。コンデンサ２０４への充電が進んで、遅延時間が経過して端子電圧が閾値電圧に達するとハイレベルの信号Ｓｏｕｔが端子Ｑに出力される。

上記構成において、電流調整回路２０１ａは、初期的には定電流回路２０１の定電流値を大きい値に設定してコンデンサ２０４の端子電圧が早く上昇するように設定されている。これにより、遅延時間Ｔｄ０に相当する遅延時間Ｔｄを設定する。調整信号が入力されて遅延時間Ｔｄを変更設定する場合には、電流調整回路２０１ａは、定電流値を所定値だけ変更することでコンデンサ２０４の充電時間を長くあるいは短くする。これにより、遅延時間Ｔｄを所定時間ΔＴだけ変更設定することができる。

図１８は、Ｃ型の遅延回路３００を示している。遅延回路３００においては、遅延時間をつくるためのインバータ３０１が２個を一組として複数組が直列に接続されている。直列接続された複数個のインバータ３０１は、初段の入力端子は端子Ｐに接続され、終段のものの出力端子はアナログスイッチ３０２を介して端子Ｑに接続されている。また、端子Ｑは、端子Ｐとの間に別のアナログスイッチ３０２が接続され、さらに、２個ずつのインバータ３０１の接続点との間にもそれぞれ別々のアナログスイッチ３０２が接続されている。複数のアナログスイッチ３０２は、調整回路３０３によりオンオフの制御が行われる。

上記構成において、調整回路３０３は、初期的にはあらかじめ設定されたアナログスイッチ３０２をオン状態として所定個数のインバータ３０１を端子ＰとＱとの間に接続した状態に設定する。これにより、端子Ｐへの入力信号Ｓｉｎは、所定個数のインバータ３０１を介してオン状態のアナログスイッチ３０２から端子Ｑに出力信号Ｓｏｕｔとして出力される。このとき、経由したインバータ３０１の個数分の遅延時間により遅延時間Ｔｄ０に相当する遅延時間Ｔｄが設定される。

また、調整信号が入力されて遅延時間Ｔｄを変更設定する場合には、調整回路３０２は、オン状態のアナログスイッチ３０２をオフさせ、隣接するアナログスイッチ３０２をオンさせることにより、経由するインバータ３０１の個数を２個変更した状態にする。これにより、遅延時間Ｔｄを所定時間ΔＴだけ変更設定することができる。

図１９は、Ｄ型の遅延回路４００を示している。遅延回路４００においては、端子Ｐは、リングオシレータ４０１、カウンタ４０２およびコンパレータ４０３を介して端子Ｑに接続される。コンパレータ４０３の他方の入力端子にはレジスタ４０４が接続される。

リングオシレータ４０１は、端子Ｐの入力信号Ｓｉｎによりトリガが与えられると、所定周波数のパルス信号をカウンタ４０２に出力する。コンパレータ４０３は、カウンタ４０２から入力されるパルスのカウント信号のレベルがレジスタ４０４により設定された参照レベルに達すると端子Ｑに出力信号Ｓｏｕｔを出力する。レジスタ４０４は、遅延時間を設定するための調整信号が入力されると、遅延時間を変更設定した参照レベルの信号をコンパレータ４０３に出力する。

上記構成において、レジスタ４０４は、初期的にはあらかじめ設定された参照レベルの信号をコンパレータ４０３に出力している。これにより、カウンタ４０２によりパルス信号が参照レベルに達するまでの時間が遅延時間Ｔｄ０に相当する遅延時間Ｔｄとして設定される。

また、調整信号が入力されて遅延時間Ｔｄを変更設定する場合には、レジスタ４０４は、参照レベルを所定値だけ変更設定することで、カウンタ４０２によるパルス信号のカウント数を増加あるいは減少させ、これにより、遅延時間Ｔｄを所定時間ΔＴだけ変更設定することができる。

以上により、第１実施形態における遅延回路５０では、上記したＡ型からＤ型までの種々の遅延回路１００～４００を用いることで遅延時間を設定することができる。
なお、遅延回路は、上記の他にも一般的な遅延回路を採用することができる。

（他の実施形態）
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。

上記実施形態においては、遅延時間Ｔｄの調整の制御をＭＯＳトランジスタ１の駆動制御中において常に実施する場合で説明したが、遅延時間Ｔｄの調整の制御は、装置の始動時に実施しても良いし、装置の稼働中の所定のタイミングで定期的に実施しても良い。

上記実施形態においては、サージ電圧Ｖｓの狙い値として式（２）で示す適正許容値の範囲として設定しているが、この範囲の設定は、制御性を考慮して適宜の範囲に設定することができる。
また、上記実施形態においては、サージ電圧検出回路２０を設ける構成としたが、サージ電圧Ｖｓは、他の検出構成を採用することもできる。

上記実施形態においては、ゲート駆動型のスイッチング素子としてＭＯＳトランジスタ１を対象としたが、絶縁ゲート型のバイポーラトランジスタＩＧＢＴ（Insulated Gate Bipolar Transistor）を制御対象とすることもできる。

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

図面中、１はＭＯＳトランジスタ（ゲート駆動型のスイッチング素子）、１０はゲート駆動装置、２０はサージ電圧検出回路、２１は分圧回路、２４はコンデンサ、３０は第１コンパレータ、４０は第２コンパレータ、５０は遅延回路、６０は駆動電流出力部、１００、２００、３００、４００は遅延回路である。

Claims (6)

1. ゲート駆動形のスイッチング素子をオンまたはオフのゲート駆動時にゲートを駆動制御するゲート駆動装置であって、
   前記スイッチング素子のターンオフ時のドレイン－ソース間電圧もしくはコレクタ－エミッタ間電圧のピーク電圧をサージ電圧として検出するサージ電圧検出回路（２０）と、
   ターンオフ開始信号が与えられると、設定された遅延時間が経過するとタイミング信号を出力する遅延回路（５０）と、
   前記ターンオフ開始信号が与えられると、前記スイッチング素子のゲートに対して第１ゲート駆動電流を流し始め、前記遅延回路から前記タイミング信号が出力されると前記第１ゲート駆動電流よりも低い第２ゲート駆動電流を流す駆動電流出力部（６０）とを備え、
   前記遅延回路は、前記サージ電圧検出回路により検出される前記サージ電圧が狙い値と異なるときに、前記遅延時間を変更設定するように構成されるゲート駆動装置。
2. 前記狙い値は、判定レベル下限値および上限値で規定される適正許容値の範囲として設定されている請求項１に記載のゲート駆動装置。
3. 前記狙い値は、前記スイッチング素子の耐圧に対して所定のマージンを設定した値に設定されている請求項１または２に記載のゲート駆動装置。
4. 前記遅延回路は、前記サージ電圧検出回路により検出される前記サージ電圧が前記狙い値よりも小さいときに前記遅延時間を所定時間だけ長く設定し、前記サージ電圧が前記狙い値よりも大きいときに前記遅延時間を所定時間だけ短く設定する請求項１から３のいずれか一項に記載のゲート駆動装置。
5. 前記遅延回路は、前記サージ電圧検出回路により検出される前記サージ電圧と前記狙い値とを比較するコンパレータを備える請求項１から４のいずれか一項に記載のゲート駆動装置。
6. ゲート駆動型の２つの半導体スイッチング素子を直列接続して共通接続点から誘導性負荷に給電する構成の負荷給電回路であって、
   前記２つの半導体スイッチング素子を交互にオンオフ駆動制御する請求項１から５のいずれかに記載のゲート駆動装置を備えた負荷給電回路。

Images