CN106233629B - 包括具有浮动轨的开关功率级的电荷回收电路 - Google Patents

包括具有浮动轨的开关功率级的电荷回收电路 Download PDF

Info

Publication number
CN106233629B
CN106233629B CN201580021251.0A CN201580021251A CN106233629B CN 106233629 B CN106233629 B CN 106233629B CN 201580021251 A CN201580021251 A CN 201580021251A CN 106233629 B CN106233629 B CN 106233629B
Authority
CN
China
Prior art keywords
switch
grid
switch transistor
voltage
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580021251.0A
Other languages
English (en)
Other versions
CN106233629A (zh
Inventor
S·M·萨达特
史春雷
詹晨昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106233629A publication Critical patent/CN106233629A/zh
Application granted granted Critical
Publication of CN106233629B publication Critical patent/CN106233629B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Abstract

公开了一种电路，包括第一开关晶体管(106)和第二开关晶体管(108)。第一开关晶体管和第二开关晶体管被串联耦合在输入电压和地之间并且在两者之间具有公共节点(开关节点)以提供开关输出。第一开关电路(120)将第一开关晶体管的栅极(Gp)选择性地耦合到输入电压和第一中电平电压电源(VLS)。第二开关电路(118)将第二开关晶体管的栅极(GN)选择性地耦合到第二中电平电压电源(VHS)和地。由此，电荷回收电路被连接到第一开关晶体管的栅极、第二开关晶体管的栅极、第一中电平电压电源和第二中电平电压电源以选择性地回收第一中电平电压电源和第二中电平电压电源之间的电荷。

Description

包括具有浮动轨的开关功率级的电荷回收电路
相关申请
本申请要求2014年04月24日提交的、题目为“CHARGE-RECYCLING CIRCUITSINCLUDING SWITCHING POWER STAGES WITH FLOATING RAILS”的美国申请No.14/260,733的优先权，针对所有目的以其整体通过引用并入本文。
本申请与2014年04月24日提交的、题目为“CHARGE-RECYCLING CIRCUITS”的美国专利申请No.14/260,592以及2014年04与24日提交的、题目为“CHARGE PUMPS HAVINGVARIABLE GAIN AND VARIABLE FREQUENCY”的美国专利申请No.14/260,658相关，以其整体通过引用并入本文。
技术领域
本公开涉及电荷回收电路，并且具体地涉及包括具有浮动轨的开关功率级的电荷回收电路。
背景技术
除非本文另有指示，在本部分描述的方法不因包括在本部分中而被承认是现有技术。
功率级是开关电源的核心块并且用来在操作的每个相期间改变电流和功率流。功率级的内部损耗是功率级的关键设计参数并且应当被最小化以改善总体功率转换效率。
使用经调节的中间轨(辅助轨)来驱动功率级的每个功率开关以优化开关的过驱动(over-drive)电压(或栅极-源极电压VGS)非常常见。经常使用低压差调节器(LDO)生成和调节中间轨。然而，LDO遭受低效率的问题，尤其是在跨传输器件的电压降高时。
发明内容
本公开描述包括具有浮动轨的开关功率级的电荷回收电路。
在一个实施例中，一种电路包括第一开关晶体管和第二开关晶体管。第一开关晶体管和第二开关晶体管被串联耦合在输入电压和地之间并且在两者之间具有公共节点以提供开关输出。第一开关电路将第一开关晶体管的栅极选择性地耦合到输入电压和第一中电平电压电源。第二开关电路将第二开关晶体管的栅极选择性地耦合到第二中电平电压电源和地。电荷回收电路被耦合到第一开关晶体管的栅极、第二开关晶体管的栅极、第一中电平电压电源和第二中电平电压电源以选择性地回收第一中电平电压电源和第二中电平电压电源之间的电荷。
在一个实施例中，电荷回收电路包括第三开关电路。
在一个实施例中，第三开关电路包括第一开关，第一开关被选择性地耦合在第一开关晶体管的栅极和第二中电平电压电源之间以在第一开关晶体管导通之前将电荷从第一开关晶体管的栅极转移到第二中电平电压电源。第一开关进一步包括第二开关，第二开关被选择性耦合在第二开关晶体管的栅极和第一中电平电压电源之间以在第二开关晶体管导通之前将电荷从第二开关晶体管的栅极转移到第一中电平电压电源。
在一个实施例中，电荷回收电路包括第四开关电路。
在一个实施例中，第三开关电路包括第一开关，第一开关被选择性耦合在第一开关晶体管的栅极和第二中电平电压电源之间以在第一开关晶体管导通之前将电荷从第一开关晶体管的栅极转移到第二中电平电压电源。第四开关电路包括第二开关，第二开关被选择性耦合在第二开关晶体管的栅极和第一中电平电压电源之间以在第二开关晶体管导通之前将电荷从第二开关晶体管的栅极转移到第一中电平电压电源。
在一个实施例中，电荷回收电路包括电荷泵，用于在第一开关晶体管导通之前存储来自第一开关晶体管的栅极的电荷。
在一个实施例中，在第二开关晶体管导通时和在第一开关晶体管导通时，电荷泵对第二中电平电压电源升压。
在一个实施例中，电荷回收电路包括电荷泵，电荷泵在第一开关晶体管导通之前将来自第一开关晶体管的栅极的电荷存储在多个电容器中。
在一个实施例中，在第二开关晶体管导通时和在第一开关晶体管导通时，该多个电容器被串联配置在第一中电平电压和第二中电平电压电源的电压之间。
在一个实施例中，第一中电平电压电源具有小于第二中电平电压电源的电压的电压。
在一个实施例中，一种方法包括将第一开关晶体管的栅极选择性地耦合到输入电压和第一中电平电压电源；将第二开关晶体管的栅极选择性地耦合到第一中电平电压电源和地，第一开关晶体管和第二开关晶体管被串联耦合在输入电压和地之间并且在两者之间具有公共节点以提供开关输出；以及选择性地回收在第一开关晶体管的栅极、第二开关晶体管的栅极、第一中电平电压电源和第二中电平电压电源之间的电荷。
在一个实施例中，方法进一步包括将第一开关晶体管的栅极选择性地耦合到第二中电平电压电源以在第一开关晶体管导通之前将电荷从第一开关晶体管的栅极转移到第二中电平电压电源。
在一个实施例中，方法进一步包括将第二开关晶体管的栅极选择性地耦合到第一中电平电压电源以在第二开关晶体管导通之前将电荷从第二开关晶体管的栅极转移到第一中电平电压电源。
在一个实施例中，方法进一步包括在第一开关晶体管导通之前存储来自第一开关晶体管的栅极的电荷。
在一个实施例中，方法进一步包括在第二开关晶体管导通时和在第一开关晶体管导通时，使用存储的电荷对第二中电平电压电源升压。
在一个实施例中，方法进一步包括在第一开关晶体管导通之前将来自第一开关晶体管的栅极的电荷存储在多个电容器中。
在一个实施例中，方法进一步包括在第二开关晶体管导通时和在第一开关晶体管导通时，将这些电容器串联耦合在第一中电平电压和第二中电平电压电源的电压之间。
在一个实施例中，方法进一步包括第一中电平电压电源具有小于第二中电平电压电源的电压的电压。
以下的详细描述和附图提供了对本公开的性质和优势的更好的理解。
附图说明
关于以下的讨论以及尤其是关于附图，应当强调，示出的特例代表用于解释性讨论的目的的示例，并且是为了提供本公开的原理和概念性方面的描述而呈现。鉴于此，并没有作示出超出本公开的基础理解所需的实施细节的尝试。结合着附图的以下的讨论使得可以如何实践根据本公开的实施例对本领域技术人员显而易见。在附图中：
图1是图示根据一个实施例的电荷回收电路的框图。
图2是图示根据另一实施例的电荷回收电路的框图。
图3是图示根据又一实施例的电荷回收电路的框图。
图4图示了图示根据一个实施例的回收电流的流程的简化图。
具体实施方式
在以下的描述中，为了解释的目的，阐述了许多示例和具体的细节以便提供对本公开的透彻的理解。然而，对本领域技术人员将显而易见的是如在权利要求中表述的本公开可以包括这些示例中的一些或所有特征(单独或与下文描述的其他特征组合)并且可以进一步包括本文描述的特征和概念的修改和等价物。
图1是图示根据一个实施例的电荷回收电路100的框图。电荷回收电路100包括多个低压差调节器(LDO)102和104、高侧开关晶体管106、低侧开关晶体管108和多个开关110、112、114、116、118和120。
响应于电源电压VDD，压控振荡器(VCO)(未示出)或其他时钟生成器生成时钟时钟时钟和时钟其在该示例中是运行在100MHz的非重叠时钟。如在图1中所示，时钟和时钟具有比时钟和时钟更短的脉冲宽度。时钟用于针对开关110和开关114的控制信号。时钟用于针对开关112和开关116的控制信号。时钟用于针对开关118的控制信号。时钟用于针对开关120的控制信号。
高侧开关晶体管106和低侧开关晶体管108在输入电压Vin和地之间串联耦合并且形成用于诸如降压转换器的开关调节器(未示出)的开关驱动器。在晶体管106和晶体管108之间的开关输出节点提供用于控制例如该开关调节器的开关输出信号。LDO 102响应于高侧基准电压(VREF-HS)而生成高侧中电压(VHS)。LDO 102包括运算放大器132和传输晶体管134。LDO 346响应于低侧基准电压(VREF-LS)而生成低侧中电压(VLS)。LDO 104包括运算放大器142和传输晶体管144。
在该示例中，高侧中电压(VHS)在大约0.4V-0.8V之间并且输出电荷到低侧中电压(VLS)以将低侧中电压(VLS)维持在接近1.2V。在该示例中，输入电压Vin等于可以从1.6V-2V变化的电源Vdd。
在输入电压Vin和高侧中电压(VHS)之间耦合的开关110和开关112是高侧开关中的开关。在低侧中电压(VLS)和地之间耦合的开关114和开关116是低侧开关中的开关。
在高侧开关上，开关110响应于第一控制信号(时钟)(例如，处于活跃状态或导通状态)而将高侧开关晶体管106的栅极和开关112选择性地耦合到输入电压Vin。开关112响应于第二控制信号(时钟)(例如，处于活跃状态或导通状态)而将高侧开关晶体管106的栅极选择性地耦合到LDO 102的输出。
在低侧开关上，开关116响应于第二控制信号(时钟)(例如，处于活跃状态或导通状态)而将低侧开关晶体管108的栅极选择性地耦合到地。开关114响应于第一控制信号(时钟)(例如，处于活跃状态或导通状态)而将低侧开关晶体管108的栅极选择性地耦合到LDO 104的输出。
开关118响应于第三控制信号(时钟)(例如，处于活跃状态或导通状态)而将LDO 102的输出选择性地耦合到低侧开关晶体管108的栅极到地。开关120响应于第四控制信号(时钟)(例如，处于活跃状态或导通状态)而将LDO 104的输出选择性地耦合到高侧开关晶体管106的栅极到地。
如在图1中所示，时钟以时钟时钟时钟和时钟的顺序出现。在开关110和开关114断开和闭合之前开关118闭合和断开；在开关112和开关116闭合和断开之前开关120闭合和断开，等等。时钟的非重叠性提供对应的开关的“先断后合”的闭合和断开。
以两步完成低侧的导通。低侧开关晶体管108的栅极上的电压首先被上拉到高侧中电压(VHS)，在该示例中是在0.6V。其次，低侧开关晶体管108的栅极上的电压被上拉到低侧中电压(VLS)，在该示例中是在1.2V。在时钟和时钟期间，低侧导通。时钟闭合开关118以将低侧开关晶体管108的栅极上拉到LDO 102的输出的高侧中电压(VHS)(例如，0.6V)。时钟闭合开关114以将高侧开关晶体管106的栅极拉到低侧中电压(VLS)(例如，1.2V)来导通低侧开关晶体管108。时钟还闭合开关110以将高侧开关晶体管106的栅极拉到输入电压Vin以关断高侧开关晶体管106。
以两步完成高侧的导通。高侧开关晶体管106的栅极上的电压首先被从输入电压Vin(在该示例中是在1.8V)下拉到低侧中电压(VLS)(在该示例中在1.2V)。其次，高侧开关晶体管106的栅极上的电压被下拉到高侧中电压(VHS)(在该示例中在0.6V)。在时钟和时钟期间，高侧导通。时钟闭合开关120以将高侧开关晶体管106的栅极下拉到LDO104的输出(在该示例中在1.2V)的低侧中电压(VLS)(例如，1.2V)。时钟闭合开关112以将高侧开关晶体管106的栅极下拉到高侧中电压(VHS)(例如，0.6V)以导通高侧开关晶体管106。时钟还闭合开关116以将低侧开关晶体管108的栅极拉到地以关断低侧开关晶体管108。
在时钟和期间，在LDO 102和LDO 104中原本会消散的电荷和电流被回收。这降低了LDO 102和LDO 104的功率损耗并且增加了功率级的总体效率。
电荷回收电路100耦合在LDO 102和LDO 104之间的电流。维持LDO输出电压可能(时常)需要额外的电流，这通常通过LDO 102或104提供，这导致能量损耗。在一个实施例中，由LDO 102或LDO 104中的一个所需要的电流的变化可以通过开关118或120从LDO 102或LDO 104提供以便减少经过LDO 102、LDO 104中的一个或两个的电流，由此降低功率损耗。这被称为电荷回收。
图2是图示根据一个实施例的电荷回收电路200的框图。电荷回收电路200包括开关驱动器210、高侧缓冲电路214和低侧缓冲电路216、高侧中电压源244和低侧中电压源246。
开关驱动器210包括高侧开关功率晶体管220、低侧开关功率晶体管222、高侧共源共栅晶体管224和低侧共源共栅晶体管226。开关驱动器210可以是用于降压转换器的开关驱动器。共源共栅晶体管224和226分别是高侧共源共栅晶体管和低侧共源共栅晶体管以分别减少跨开关功率晶体管220和222的电压降。高侧中电压源244和低侧中电压源246分别提供高侧中电压(VHS)和低侧中电压(VLS)作为分别到共栅晶体管224和共源共栅晶体管226的近似恒定的栅极驱动电压。在该示例中，低侧中电压(VLS)大于高侧中电压(VHS)。在一个实施例中，高侧中电压源244可以是LDO 102并且低侧中电压源246可以是LDO 104。在该示例中，高侧中电压源244的负载是高侧缓冲电路214。此外，高侧中电压源244可以被用作高侧驱动器的低电源电压，高侧驱动器产生开关信号到高侧开关功率晶体管220。因此，高侧驱动器是高侧中电压源244上的负载。
对低侧使用类似的布置。在该示例中，低侧中电压源246的负载是低侧缓冲电路216。此外，低侧中电压源246可以被用作低侧驱动器的低电源电压，低侧驱动器产生开关信号到低侧开关功率晶体管222。因此，低侧驱动器是低侧中电压源246上的负载。缓冲电路214和缓冲电路216从用于驱动开关驱动器210的前置驱动器电路(未示出)分别接收前置功率级电压VpreP和VpreN。开关(未在图2中示出而结合着图1和图3描述)为在高侧开关功率晶体管220和低侧开关功率晶体管222之间的电荷回收提供耦合。
图3是图示根据一个实施例的电荷回收电路300的详细的电路。电荷回收电路300包括低压差调节器(LDO)102和104、高侧开关晶体管106、低侧开关晶体管108、多个开关110、112、114和116以及电荷泵302。电荷泵302包括多个电容器312-1和312-2以及多个开关312-1、312-2、314-1、314-2、316-1、316-2、318-1和312-2。
电荷回收电路300可以用于图2的开关驱动器210。电荷回收电路300与电荷回收电路100类似，它将功率开关晶体管106和108上的双电平栅极信号改变成三电平信号。在一些情况下，三电平栅极信号减慢开关转变并且可能不适于一些应用。在导通高侧之前，电荷泵302将高侧开关晶体管106的栅极耦合到电容器312以同时将该栅极放电到高侧中电压(VHS)以及将电容器312充电。
在输入电压Vin和高侧中电压(VHS)之间耦合的开关110和开关112是在高侧驱动器中的开关。在低侧中电压(VLS)和地之间耦合的开关114和开关116是在低侧驱动器中的开关。
如在图3中所示，在高侧开关期间，时钟控制低侧开关并且时钟控制低侧驱动器。时钟控制高侧驱动器的放电。时钟控制高侧开关。在到低侧驱动器的电荷回收期间，时钟和时钟控制电荷泵302以用于电荷转移。时钟时钟时钟时钟和时钟用于电荷泵302以及开关110、112、114和116的控制信号的定时。
在高侧驱动器上，开关110响应于第一控制信号(时钟)(例如，处于活跃状态或导通状态)而将高侧开关功率晶体管106的栅极和开关112选择性地耦合到输入电压Vin。开关312响应于第四控制信号(时钟)(例如，处于活跃状态或导通状态)而将高侧开关功率晶体管106的栅极选择性地耦合到LDO 102的输出。
在低侧驱动器上，开关116响应于第二控制信号(时钟)(例如，处于活跃状态或导通状态)而将低侧开关晶体管108的栅极选择性地耦合到地。开关114响应于第一控制信号(时钟)(例如，处于活跃状态或导通状态)而将低侧开关晶体管108的栅极选择性地耦合到LDO 104的输出。
在时钟期间，低侧导通并且高侧关断。时钟闭合开关110以将高侧开关功率晶体管106的栅极拉到输入电压Vin以关断高侧开关功率晶体管106并且将低侧开关功率晶体管108的栅极拉到低侧中电压(VLS)来导通低侧开关功率晶体管108。
在时钟期间，高侧导通并且低侧关断。时钟闭合开关316以将低侧开关功率晶体管222的栅极拉到地以关断开关功率晶体管222。如上文说明的，在利用时钟导通高侧之前，时钟被提供到电荷泵302以放电高侧开关功率晶体管106的栅极。开关314-1和314-2响应于对应的控制信号(时钟)而分别选择性地将电容器312-1到312-2耦合到高侧开关功率晶体管106的栅极以将该栅极放电到电容器312。在电容器312的充电期间，开关316-1和316-2响应于对应的控制信号(时钟)而分别选择性地将电容器312-1到312-2耦合到地。时钟断开开关314和316。时钟闭合开关112以将高侧开关功率晶体管106的栅极拉到高侧中电压(VHS)以将高侧开关功率晶体管106导通时钟的时间段。
在时钟期间，当低侧导通时，电荷回收被提供到低侧驱动器，其中时钟控制电荷泵302以用于电荷转移。时钟闭合开关318以将LDO 102的输出耦合到LDO 104的输出以将电荷从电容器312转移到低侧轨(低侧中电压(VLS))。时钟和时钟在低侧上重叠。
在时钟期间，当高侧导通时，如上文描述的，时钟将高侧开关功率晶体管106的栅极上的电荷放电到电容器312中。时钟闭合开关318以将LDO 102的输出耦合到LDO 104的输出以将电荷从电容器312转移到低侧轨(低侧中电压(VLS))。时钟和时钟在高侧上重叠。
在各种实施例中，可以在低侧开关晶体管108的栅极和地之间耦合可开关电容器电路在低侧开关期间以类似的方式提供从高侧中电压(VHS)的栅极的电荷回收。
本文描述的开关可以被实施成一个或多个晶体管。控制器或状态机(未示出)可以控制本文描述的开关。
电荷回收电路100、200、300的输出可以被耦合到开关调节器。
图4图示了图示根据一个实施例的回收电流的流程400的简化图。在402，通过非重叠时钟，高侧开关功率晶体管106的栅极经由开关110被选择性地耦合到输入电压VIN并且经由开关112被选择性地耦合到高侧中电平电压源(VHS)。在404，通过非重叠时钟，低侧开关功率晶体管108的栅极经由开关114被选择性地耦合到低侧中电平电压源(VLS)并且经由开关116被选择性地耦合到地。在406，在高侧开关功率晶体管106的栅极、低侧开关功率晶体管108的栅极、高侧中电平电压源(VHS)和低侧中电平电压源(VLS)之间选择性地回收电荷。
以上描述解释了本公开的各种实施例以及特定实施例的方面可以如何被实施的示例。以上示例不应当被认为是仅有的实施例并且被呈现以解释如被以下的权利要求所限定的特定实施例的灵活性和优势。基于以上公开和以下权利要求，在不脱离如权利要求所限定的本公开的范围的情况下，可以采用其他布置、实施例、实施方式和等价物。

Claims (31)

1.一种电路，包括：
第一开关晶体管；
第二开关晶体管，所述第一开关晶体管和所述第二开关晶体管被串联耦合在输入电压和地之间并且在两者之间具有公共节点以提供开关输出；
第一开关电路，用于将所述第一开关晶体管的栅极选择性地耦合到所述输入电压和第一中电平电压电源；
第二开关电路，用于将所述第二开关晶体管的栅极选择性地耦合到第二中电平电压电源和地；以及
电荷回收电路，被耦合到所述第一开关晶体管的所述栅极、所述第二开关晶体管的所述栅极、所述第一中电平电压电源和所述第二中电平电压电源以选择性地回收所述第一中电平电压电源和所述第二中电平电压电源之间的电荷。
2.根据权利要求1所述的电路，其中所述电荷回收电路包括：
第一开关，用于选择性地耦合所述第一开关晶体管的所述栅极和所述第二中电平电压电源；以及
第二开关，用于选择性地耦合所述第二开关晶体管的所述栅极和所述第一中电平电压电源。
3.根据权利要求1所述的电路，其中所述第一开关电路包括：
第一开关，被耦合在所述第一开关晶体管的所述栅极和所述输入电压之间；以及
第二开关，被耦合在所述第一开关晶体管的所述栅极和所述第一中电平电压电源之间。
4.根据权利要求1所述的电路，其中所述第二开关电路包括：
第一开关，被耦合在所述第二开关晶体管的所述栅极和地之间；以及
第二开关，被耦合在所述第二开关晶体管的所述栅极和所述第二中电平电压电源之间。
5.根据权利要求1所述的电路，其中，
在第一时间段期间，所述第一开关晶体管的所述栅极被耦合到所述输入电压并且所述第二开关晶体管的所述栅极被耦合到所述第二中电平电压电源，
在跟随所述第一时间段的第二时间段期间，所述第一开关晶体管的所述栅极被耦合到所述第二中电平电压电源，
在跟随所述第二时间段的第三时间段期间，所述第一开关晶体管的所述栅极被耦合到所述第一中电平电压电源并且所述第二开关晶体管的所述栅极被耦合到地；以及
在跟随所述第三时间段的第四时间段期间，所述第二开关晶体管的所述栅极被耦合到所述第一中电平电压电源，以及
其中所述第一中电平电压电源小于所述第二中电平电压电源，并且其中所述第一时间段跟随所述第四时间段。
6.根据权利要求1所述的电路，其中导通所述第一开关晶体管包括在对应的多个时间段上将所述第一开关晶体管的所述栅极耦合到多个电压。
7.根据权利要求1所述的电路，其中导通所述第二开关晶体管包括在对应的多个时间段上将所述第二开关晶体管的所述栅极耦合到多个电压。
8.根据权利要求1所述的电路，其中所述第一中电平电压电源具有小于所述第二中电平电压电源的电压的电压。
9.一种方法，包括：
将第一开关晶体管的栅极选择性地耦合到输入电压和第一中电平电压电源；
将第二开关晶体管的栅极选择性地耦合到第二中电平电压电源和地，所述第一开关晶体管和所述第二开关晶体管被串联耦合在所述输入电压和地之间并且在两者之间具有公共节点以提供开关输出；以及
选择性地回收所述第一开关晶体管的所述栅极、所述第二开关晶体管的所述栅极、所述第一中电平电压电源和所述第二中电平电压电源之间的电荷。
10.根据权利要求9所述的方法，进一步包括：
将所述第一开关晶体管的所述栅极选择性地耦合到所述第二中电平电压电源。
11.根据权利要求10所述的方法，进一步包括：
将所述第二开关晶体管的所述栅极选择性地耦合到所述第一中电平电压电源。
12.根据权利要求9所述的方法，其中
在第一时间段期间，所述第一开关晶体管的所述栅极被耦合到所述输入电压并且所述第二开关晶体管的所述栅极被耦合到所述第二中电平电压电源，
在跟随所述第一时间段的第二时间段期间，所述第一开关晶体管的所述栅极被耦合到所述第二中电平电压电源，
在跟随所述第二时间段的第三时间段期间，所述第一开关晶体管的所述栅极被耦合到所述第一中电平电压电源并且所述第二开关晶体管的所述栅极被耦合到地；以及
在跟随所述第三时间段的第四时间段期间，所述第二开关晶体管的所述栅极被耦合到所述第一中电平电压电源，以及
其中所述第一中电平电压电源小于所述第二中电平电压电源，并且其中所述第一时间段跟随所述第四时间段。
13.根据权利要求9所述的方法，其中导通所述第一开关晶体管包括在对应的多个时间段上将所述第一开关晶体管的所述栅极耦合到多个电压。
14.根据权利要求9所述的方法，其中导通所述第二开关晶体管包括在对应的多个时间段上将所述第一开关晶体管的所述栅极耦合到多个电压。
15.根据权利要求9所述的方法，其中所述第一中电平电压电源具有小于所述第二中电平电压电源的电压的电压。
16.一种电路，包括：
第一开关晶体管；
第二开关晶体管，所述第一开关晶体管和所述第二开关晶体管被串联配置在输入电压端子和基准电压端子之间并且在其间形成开关节点；
第一电压源，其中所述第一开关晶体管的栅极被选择性地耦合在所述输入电压端子和所述第一电压源之间；
第二电压源，其中所述第二开关晶体管的栅极被选择性地耦合在所述第二电压源和所述基准电压端子之间；以及
电荷回收电路，被耦合在所述第一电压源和所述第二电压源之间并且包括被配置成在所述第一开关晶体管的所述栅极和所述第二开关晶体管的所述栅极之间回收电荷的多个开关。
17.根据权利要求16所述的电路，其中所述基准电压端子被耦合到地，并且其中所述第一电压源上的第一电压小于所述第二电压源上的第二电压。
18.根据权利要求16所述的电路，其中所述第一电压源是第一低压差调节器并且所述第二电压源是第二低压差调节器。
19.根据权利要求16所述的电路，进一步包括：
第一开关，被耦合在所述第一开关晶体管的所述栅极和所述输入电压端子之间；
第二开关，被耦合在所述第一开关晶体管的所述栅极和所述第一电压源之间；
第三开关，被耦合在所述第二开关晶体管的所述栅极和所述基准电压端子之间；以及
第四开关，被耦合在所述第二开关晶体管的所述栅极和所述第二电压源之间，
其中所述电荷回收电路包括：
第五开关，被耦合在所述第一开关晶体管的所述栅极和所述第二电压源之间；以及
第六开关，被耦合在所述第二开关晶体管的所述栅极和所述第一电压源之间。
20.根据权利要求16所述的电路，所述电荷回收电路进一步包括多个电容器，其中所述多个开关和所述多个电容器被配置为电荷泵。
21.根据权利要求20所述的电路，所述电荷泵包括：
第一输入，被耦合到所述第一电压源；
第二输入，被耦合到所述第一开关晶体管的所述栅极；以及
输出，被耦合到所述第二电压源。
22.根据权利要求20所述的电路，其中在第一时间段期间，所述多个电容器存储来自所述第一开关晶体管的所述栅极的电荷，并且在第二时间段期间，所述多个电容器被配置为从所述第一电压源和所述第二电压源生成升压电压。
23.根据权利要求20所述的电路，其中
在第一时间段期间，所述第一开关晶体管被关断并且所述第二开关晶体管被导通；以及
在第二时间段期间，所述第一开关晶体管被导通并且所述第二开关晶体管被关断，
其中在所述第二时间段的第一部分期间，所述多个开关和所述多个电容器被配置为存储来自所述第一开关晶体管的所述栅极的电荷，并且在所述第二时间段的第二部分期间，所述多个开关和所述多个电容器被配置为将电荷转移到所述第二电压源。
24.根据权利要求23所述的电路，其中在所述第二时间段的所述第一部分期间，所述多个电容器被耦合到所述第一开关晶体管的所述栅极并且被并联配置，并且在所述第二时间段的所述第二部分期间，所述多个电容器被串联配置在所述第一电压源和所述第二电压源之间。
25.根据权利要求16所述的电路，进一步包括：
第一开关，被耦合在所述第一开关晶体管的所述栅极和所述输入电压端子之间；
第二开关，被耦合在所述第一开关晶体管的所述栅极和所述第一电压源之间；
第三开关，被耦合在所述第二开关晶体管的所述栅极和所述第二电压源之间；以及
第四开关，被耦合在所述第二开关晶体管的所述栅极和所述基准电压端子之间。
26.根据权利要求16所述的电路，所述电荷回收电路进一步包括多个电容器，其中
所述多个开关中的第一开关被耦合在所述多个电容器中的第一电容器的第一端子和所述第一电压源之间，
所述多个开关中的第二开关被耦合在所述多个电容器中的第二电容器的第二端子和所述第二电压源之间，
多个第一开关将包括所述第一电容器的所述第一端子的多个第一端子耦合到所述基准电压端子，并且多个第二开关将包括所述第二电容器的所述第二端子的多个第二端子耦合到所述第一开关晶体管的所述栅极以选择性地并联配置所述电容器，以及
一个或多个开关被配置在一个电容器的第二端子和另一电容器的第一端子之间以选择性地串联配置所述电容器。
27.根据权利要求16所述的电路，进一步包括：
第一共源共栅晶体管，具有耦合到所述第一电压源的栅极，所述第一共源共栅晶体管被配置在所述第一开关晶体管和所述开关节点之间；以及
第二共源共栅晶体管，具有耦合到所述第二电压源的栅极，所述第二共源共栅晶体管被配置在所述第二开关晶体管和所述开关节点之间。
28.根据权利要求16所述的电路，其中所述电路被配置在开关调节器中。
29.一种电路，包括：
第一开关晶体管装置，用于将输入电压耦合到开关节点；
第二开关晶体管装置，用于将所述开关节点耦合到基准电压，其中所述第一开关晶体管装置和所述第二开关晶体管装置提供开关输出；
用于生成第一电压的装置；
用于生成第二电压的装置，其中所述第二电压大于所述第一电压；
用于将所述第一开关晶体管装置的栅极选择性地耦合在所述输入电压和所述第一电压之间的装置；
用于将所述第二开关晶体管装置的栅极选择性地耦合在所述第二电压和所述基准电压之间的装置；以及
用于在所述第一电压和所述第二电压之间回收电荷的装置，其中用于回收电荷的所述装置被耦合在所述第一开关晶体管装置的所述栅极和所述第二开关晶体管装置的所述栅极之间。
30.根据权利要求29所述的电路，用于回收电荷的所述装置包括用于将所述第一开关晶体管装置的所述栅极耦合到所述第二电压的装置和用于将所述第二开关晶体管装置的所述栅极耦合到所述第一电压的装置。
31.根据权利要求29所述的电路，用于回收电荷的所述装置包括用于在第一时间段期间存储来自所述第一开关晶体管装置的所述栅极的电荷的装置和用于在跟随所述第一时间段的第二时间段期间将电荷转移到用于生成所述第二电压的所述装置的装置。
CN201580021251.0A 2014-04-24 2015-04-23 包括具有浮动轨的开关功率级的电荷回收电路 Expired - Fee Related CN106233629B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/260,733 2014-04-24
US14/260,733 US9276562B2 (en) 2014-04-24 2014-04-24 Charge-recycling circuits including switching power stages with floating rails
PCT/US2015/027387 WO2015164664A1 (en) 2014-04-24 2015-04-23 Charge-recycling circuits including switching power stages with floating rails

Publications (2)

Publication Number Publication Date
CN106233629A CN106233629A (zh) 2016-12-14
CN106233629B true CN106233629B (zh) 2018-09-21

Family

ID=53175148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580021251.0A Expired - Fee Related CN106233629B (zh) 2014-04-24 2015-04-23 包括具有浮动轨的开关功率级的电荷回收电路

Country Status (7)

Country Link
US (1) US9276562B2 (zh)
EP (1) EP3134971A1 (zh)
JP (1) JP6366734B2 (zh)
KR (1) KR101704609B1 (zh)
CN (1) CN106233629B (zh)
BR (1) BR112016024700A2 (zh)
WO (1) WO2015164664A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893757B2 (en) * 2016-02-11 2018-02-13 Texas Instruments Incorporated Pulse-shaping LDO provides first and second slew-rate increases in amplitude
KR102214243B1 (ko) 2016-11-01 2021-02-09 라이온 세미컨덕터 인크. 전하 재활용 스위치드 커패시터 레귤레이터
US10666146B2 (en) * 2018-03-05 2020-05-26 Texas Instruments Incorporated Bidirectional inverting buck-boost converter converting dissipation current into recycling current
FR3082070A1 (fr) * 2018-05-29 2019-12-06 STMicroelecronics (Rousset) SAS Circuit electronique d'alimentation
US10931201B2 (en) 2019-02-04 2021-02-23 Analog Devices International Unlimited Company Dead-time supply voltage compensation
WO2022108906A1 (en) * 2020-11-18 2022-05-27 The Regents Of The University Of California Charge recycling circuit and method for dc-dc converters
US20240120837A1 (en) * 2022-10-05 2024-04-11 Psemi Corporation Reduced Gate Drive for Power Converter with Dynamically Switching Ratio
CN116317483B (zh) * 2023-05-15 2023-08-22 成都市易冲半导体有限公司 电荷泵驱动电路及驱动控制系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285173B1 (en) * 2000-06-06 2001-09-04 Texas Instruments Incorporated Method to switch MOSFETs using recycled, parasitic energy
CN103580481A (zh) * 2012-08-10 2014-02-12 株式会社东芝 Dc－dc转换器
CN103580475A (zh) * 2012-07-19 2014-02-12 英飞凌科技奥地利有限公司 功率转换器驱动级中的电荷恢复

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483486A (en) 1994-10-19 1996-01-09 Intel Corporation Charge pump circuit for providing multiple output voltages for flash memory
WO1998035433A1 (en) 1997-02-11 1998-08-13 The Foxboro Company Current converter and system
JP3788926B2 (ja) * 2001-10-19 2006-06-21 三菱電機株式会社 半導体装置及びトランジスタの駆動方法
KR100536603B1 (ko) 2003-07-10 2005-12-14 삼성전자주식회사 선택 모드를 갖는 전하 펌프 회로
US7394298B2 (en) 2004-08-16 2008-07-01 Intel Corporation Stepwise drivers for DC/DC converters
US20070177412A1 (en) 2006-01-31 2007-08-02 Power-One, Inc. Charge pumped driver for switched mode power supply
JP2007288935A (ja) * 2006-04-18 2007-11-01 Matsushita Electric Ind Co Ltd Ｄｃ／ｄｃコンバータ
JP4311687B2 (ja) 2006-10-06 2009-08-12 日本テキサス・インスツルメンツ株式会社 電源回路およびバッテリ装置
US8212400B2 (en) 2008-06-04 2012-07-03 Texas Instruments Incorporated Multi-rail power-supply system
US9651967B2 (en) 2011-11-09 2017-05-16 Nxp B.V. Power supply with integrated voltage clamp and current sink
US9906122B2 (en) 2012-04-03 2018-02-27 Synaptics Incorporated Methods to reduce current spikes in capacitive DC-DC converters employing gain-hopping

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285173B1 (en) * 2000-06-06 2001-09-04 Texas Instruments Incorporated Method to switch MOSFETs using recycled, parasitic energy
CN103580475A (zh) * 2012-07-19 2014-02-12 英飞凌科技奥地利有限公司 功率转换器驱动级中的电荷恢复
CN103580481A (zh) * 2012-08-10 2014-02-12 株式会社东芝 Dc－dc转换器

Also Published As

Publication number Publication date
KR101704609B1 (ko) 2017-02-08
JP6366734B2 (ja) 2018-08-01
US9276562B2 (en) 2016-03-01
KR20160130511A (ko) 2016-11-11
US20150311884A1 (en) 2015-10-29
EP3134971A1 (en) 2017-03-01
JP2017514443A (ja) 2017-06-01
WO2015164664A1 (en) 2015-10-29
BR112016024700A2 (pt) 2017-08-15
CN106233629A (zh) 2016-12-14

Similar Documents

Publication Publication Date Title
CN106233629B (zh) 包括具有浮动轨的开关功率级的电荷回收电路
CN104410252B (zh) 源极驱动电路及其控制方法
CN104218803B (zh) 一种自举电压充电电路和电压转换电路
CN102223061B (zh) 电压转换器
CN104796171B (zh) 一种应用于soi cmos射频开关的控制电路
US11962242B2 (en) Converter output stage with bias voltage generator
US10622908B2 (en) Isolated DC-DC converter
CN107005163A (zh) 用于GaN电路负载的GaN电路驱动器
CN103280967B (zh) 一种电荷泵及其使其负输出电压跟随正输出电压的方法
US20190393776A1 (en) Start-up of step-up power converter with switched-capacitor network
CN105024676B (zh) 高压自举式栅极驱动装置
US9985526B1 (en) Switching regulator with self biasing high voltage swing switch stack
CN102043417A (zh) 低压降稳压器、直流对直流转换器以及低压降稳压方法
CN103516206B (zh) 开关式电源及其操作方法
CN106712473A (zh) 驱动电路、对应的集成电路和器件
TWI728184B (zh) 半導體裝置
CN108429445A (zh) 一种应用于电荷泵的软启动电路
US6686729B1 (en) DC/DC switching regulator having reduced switching loss
WO2023134381A1 (zh) 开关电源电路及终端设备
CN103248205B (zh) 开关驱动器电路、电源系统和用于控制电源开关的方法
CN107404229A (zh) 用于零电压转变功率转换器的自适应计时的方法及设备
CN102332755A (zh) 低压驱动电容负载的能量回收电路及其驱动方法
US8072257B2 (en) Charge pump-type voltage booster circuit and semiconductor integrated circuit device
JP2008067140A (ja) スイッチング回路
EP2892135B1 (en) Power Supply and energy efficient Gate Driver

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180921

Termination date: 20210423

CF01 Termination of patent right due to non-payment of annual fee