TW201823908A - 分壓器 - Google Patents

分壓器 Download PDF

Info

Publication number
TW201823908A
TW201823908A TW106142559A TW106142559A TW201823908A TW 201823908 A TW201823908 A TW 201823908A TW 106142559 A TW106142559 A TW 106142559A TW 106142559 A TW106142559 A TW 106142559A TW 201823908 A TW201823908 A TW 201823908A
Authority
TW
Taiwan
Prior art keywords
voltage
divider circuit
circuit portion
hysteresis
resistor
Prior art date
Application number
TW106142559A
Other languages
English (en)
Inventor
魯卡斯 法倫
歐拉 伯賽特
華納 魯齊
Original Assignee
挪威商諾迪克半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 挪威商諾迪克半導體股份有限公司 filed Critical 挪威商諾迪克半導體股份有限公司
Publication of TW201823908A publication Critical patent/TW201823908A/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/04—Voltage dividers
    • G01R15/06—Voltage dividers having reactive components, e.g. capacitive transformer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0023—Measuring currents or voltages from sources with high internal resistance by means of measuring circuits with high input impedance, e.g. OP-amplifiers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/072—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate an output voltage whose value is lower than the input voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一種分壓器電路配置(2)包括：一電阻分壓器電路部分(4)，其至少包括分別具有第一及第二電阻器阻抗值的第一及第二電阻器(R1、R2)，其中，該第一與第二電阻器串聯連接且配置成在其間的刷新節點處提供一刷新電壓(Vrefresh)；一電容分壓器電路部分(6)，其至少包括分別具有第一及第二電容器阻抗值的第一及第二電容器(C1、C2)，其中，該第一與第二電容器串聯連接且配置成在其間的輸出節點處提供一輸出電壓(Vout)；以及一切換電路部分(8)，其配置成間歇地在一第一模式與一第二模式之間切換該分壓器電路配置，在該第一模式中啟用該電阻分壓器電路部分且使該輸出節點連接至該刷新節點；以及在該第二模式中停用該電阻分壓器電路部分且不使該輸出節點連接至該刷新節點。
亦揭露一種包括該分壓器電路配置之電壓調整電路配置。

Description

分壓器
本發明係有關於分壓器電路，具體地係有關於適用於電池供電裝置之具有低功率消耗需求的分壓器電路。
電子電路的共同目標係從較高的輸入電壓產生較低的輸出電壓，其中輸出電壓係輸入電壓的固定比例。這例如在期望產生參考電壓時係有用的。用以實現這個的常見電路配置係分壓器，在該項技藝中有時稱為分位器。分壓器係相對簡單的被動線性電路，其由於構成分壓器之組件的電性，對連接在分壓器兩端的電壓進行分配。
通常，分壓器可以由彼此串聯連接的兩個電阻抗Z1、Z2構成，其中，輸入電壓Vin連接在Z1及Z2的串聯組合兩端。然後，從Z1與Z2之間的節點取得輸出電壓Vout。如熟悉該項技藝者所充分理解，輸出電壓依據下面方程式1會與阻抗的比率成比例。
通常，用以構成這樣的分壓器之電阻抗簡單地係串聯連接的兩個固定電阻器之電阻值，但是熟悉該項藝者亦將理解的是，電感器及電容器亦呈現電阻抗特性。當構造用於直流(DC)應用的分壓器時，電阻器通常是傳統的組件選擇。可以使用電容器來取代，但是這些電容器僅適用於交流(AC)應用。
申請人已理解到，由於尺寸限制，電阻分壓器不太適合於像電池供電系統單晶片(SoC)裝置的超低功率應用。為了保持分壓器的低電流消耗，固定電阻器的電阻必須大約數百萬歐姆或更高，但是具有這樣大的電阻之電阻器通常在電路上需要大量的實體空間，這會增加成本。
當從第一態樣來看時，本發明提供一種分壓器電路配置，其包括：一電阻分壓器電路部分，其至少包括分別具有第一及第二電阻器阻抗值的第一及第二電阻器，其中，該第一與第二電阻器串聯連接且配置成在其間的刷新節點處提供一刷新電壓；一電容分壓器電路部分，其至少包括分別具有第一及第二電容器阻抗值的第一及第二電容器，其中，該第一與第二電容器串聯連接且配置成在其間的輸出節點處提供一輸出電壓；以及一切換電路部分，其配置成間歇地在一第一模式與一第二模式之間切換該分壓器電路配置，在該第一模式中啟用該電阻分壓器電路部分且使該輸出節點連接至該刷新節點；以及在該第二模式中停用該電阻分壓器電路部分且不使該輸出節點連接至該刷新節點。
因此，熟悉該項技藝者將會理解到，本發明提供一種改良式分壓器電路配置，其包括電阻分壓器及電容分壓器，其中，該電阻分壓器偶爾用以刷新或更新在該電容分壓器之輸出節點上所儲存的電壓。需要由該分壓器產生的電壓之任何其它電路因而可能依賴在該電容分壓器的輸出節點而不是該電阻分壓器處的電壓。這有利地降低該裝置的平均電流消耗，因為該電容器分壓器在操作期間將具有非常少的(理想上是沒有)電流流過。
在一組實施例中，該第一與第二電阻器阻抗值之間的比率大致上等於該第一與第二電容器阻抗值之間的比率，並且連接在該電阻分壓器電路部分兩端的輸入電壓係相同於連接在該電容分壓器電路部分兩端的輸入電壓。依據這樣的實施例，該電容分壓器的阻抗比大致上等於該電阻分壓器的阻抗比，使得該電容分壓器在該輸出節點處所產生的輸出電壓以相同於該電阻分壓器的方式「追縱」或「跟隨」該輸入電壓的任何變化。作為非限定實例，如果該第一電阻器與該第二電阻器的電阻值係相等的，則在該刷新節點處的電壓在該電阻分壓器電路部分啟用的任何時間將為該輸入電壓的一半。由於各個比率係「大致上相等的」且該等輸入電壓係「相同的」，所以應該理解到，在該刷新節點與該輸出節點處的電壓應該在必要時盡可能彼此接近，以實現其餘電路的設計規範。例如，它將取決於組件容差。因此，絕對同一物不是必要的。
在一組實施例中，分壓器電路配置進一步包括一滯後電路部分，其配置成用以在一第一數值與一第二數值之間改變該刷新電壓及該輸出電壓。如果在該輸出節點處所產生的該輸出電壓將用以作為利用滯後的另一電路之輸入，則這可能是合適的。在一些這樣的實施例中，該滯後電路部分包括一滯後電阻器及一滯後電容器，其中，該滯後電路部分配置成選擇性地使該滯後電阻器與該第一及第二電阻器中之至少一者串聯連接，並且使該滯後電容器與該第一及第二電容器中之至少一者並聯連接。
在一組這樣的實施例中，該滯後電路部分進一步包括一第一滯後電晶體及一第二滯後電晶體，該第一滯後電晶體與該滯後電阻器並聯連接，而該第二滯後電晶體與該滯後電容器串聯連接，其中，施加一第一滯後信號至該第一滯後電晶體的閘極端，並且施加一第二滯後信號至該第二滯後電晶體的閘極端。
在一些配置中，該第一滯後電晶體包括一p通道金屬氧化物半導體場效電晶體(pMOSFET)，而該第二滯後電晶體包括一n通道金屬氧化物半導體場效電晶體(nMOSFET)，以及在這樣的配置中，該第一滯後信號及該第二滯後信號可以係相同的，以致於如果該第一滯後信號係邏輯高位準，則該第二滯後信號亦係邏輯高位準。
當然，將可以理解的是，上述配置僅僅是一個實例，並且本申請人已經設想到替代的配置。例如，該第一及第二滯後電晶體可以係相同類型的電晶體(例如，該第一及第二滯後電晶體皆為pMOSFET或兩者皆為nMOSFET)，其中，該第一滯後信號係該第二滯後信號的邏輯非(logical negation)，以致於如果該第一滯後信號係邏輯高位準，則該第二滯後信號係邏輯低位準，反之亦然。然而，這不太是較佳的，因為需要額外的阻抗比平衡。
在較佳實施例中，當該切換電路部分切換至該第一模式時，在啟用該電阻分壓器電路部分與使該輸出節點連接至該刷新節點之間存在預定延遲。例如，可以提供一延遲電路。如果在該電阻分壓器已經穩定之前連接，則這可以有利地防止該電阻分壓器的輸出「下拉」該電容分壓器的輸出。在一組可能部分相同的實施例中，當該切換電路部分切換至該第二模式時，在使該輸出節點與該刷新節點斷開與停用該電阻分壓器電路部分之間存在預定延遲。如果在關閉與該輸出節點連接之前該刷新節點的電壓開始衰減，則這可以防止該輸出節點被下拉。
在一組實施例中，間歇切換由一模式切換信號來控制。在一些這樣的實施例中，該模式切換信號包括一連串脈衝。在一些這樣的實施例中，該切換電路部分包括一與該電阻分壓器電路部分串聯連接的第一切換電晶體。該第一切換電晶體的閘極端可以連接成用以接收該模式切換信 號。在一組可能部分相同的實施例中，該切換電路部分包括一連接在該刷新節點與該輸出節點之間的第二切換電晶體。該第二切換電晶體的閘極端可以連接成用以接收該模式切換信號。當然，將可以理解到，取決於切換電晶體的類型(例如，nMOSFET或pMOSFET)之選擇而定，施加至這些切換電晶體的每一者之閘極端的信號可以是源自該模式切換信號的信號而不是該模式切換信號本身，例如，該模式切換信號的邏輯非。例如，在一些配置中，該第一切換電晶體可以包括pMOSFET，而該第二切換電晶體可以包括nMOSFET，並且在這樣的配置中，該第一切換電晶體可以在其閘極端處接收該模式切換信號的邏輯非，而該第二切換電晶體可以在其各自閘極端處接收該模式切換信號本身。
雖然該間歇切換可以配置成臨時進行，但是例如，如判定為必要的或取決於在別處產生的信號，在較佳實施例中，在該第一模式與該第二模式之間的間歇切換係週期性的。在一組這樣的實施例中，該切換電路部分包括一配置成以參考頻率產生參考信號之振盪器電路部分及一配置成根據該參考信號產生該切換模式信號的單擊電路部分。在這樣的實施例中，該振盪器電路部分及該單擊電路部分可以構成一單穩態複振器。該振盪器電路可以配置成用以產生具有固定(或可變)頻率的參考信號，該參考信號被輸入至產生低負載模式切換信號的該單擊電路。
在一組實施例中，該分壓器電路配置被使用在電壓調整器(例如，低壓降電壓調整器)的反饋路徑中。本申請人已理解到，上述分壓器電路配置在此情境下係特別有利的。當從第二態樣來看時，本發明提供一種電壓調整電路配置，其包括：一誤差放大器，其配置成將一參考電壓與一反饋電壓進行比較，並在其輸出端產生一與該參考電壓與該反饋電壓之間的差成比例之誤差電壓； 一傳送場效電晶體，其配置成使得其源極端連接至一輸入電壓、其閘極端連接至該誤差放大器的輸出端以及其汲極端連接至一負載電容器，其中，在該傳送場效電晶體的汲極端與該負載電容器之間的節點處產生一調整器輸出電壓；以及一分壓器電路配置，其包括：一電阻分壓器電路部分，其至少包括分別具有第一及第二電阻器阻抗值的第一及第二電阻器，其中，該第一與第二電阻器串聯連接且配置成在其間的刷新節點處提供一刷新電壓；一電容分壓器電路部分，其至少包括分別具有第一及第二電容器阻抗值的第一及第二電容器，其中，該第一與第二電容器串聯連接且配置成在其間的輸出節點處提供該反饋電壓；以及一切換電路部分，其配置成間歇地在一第一模式與一第二模式之間切換該分壓器電路配置，在該第一模式中啟用該電阻分壓器電路部分且使該輸出節點連接至該刷新節點；以及在該第二模式中停用該電阻分壓器電路部分且不使該輸出節點連接至該刷新節點。
將會理解的是，上述關於本發明的第一態樣之任選且較佳特徵亦同樣可適用於本發明的第二態樣。
2‧‧‧分壓器電路配置
4‧‧‧電阻分壓器電路部分
6‧‧‧電容分壓器電路部分
8‧‧‧切換電路部分
10‧‧‧滯後p通道金屬氧化物半導體場效電晶體
12‧‧‧n通道金屬氧化物半導體場效電晶體
14‧‧‧低頻振盪器
16‧‧‧單穩態複振器電路或「單擊」脈衝產生器
18‧‧‧布爾反相器
20‧‧‧延遲電路
22‧‧‧第一切換pMOSFET
24‧‧‧第二切換nMOSFET
26‧‧‧滯後信號
28‧‧‧刷新節點
28‧‧‧低壓降(LDO)電壓調整器
30‧‧‧輸出節點
30‧‧‧誤差放大器
32‧‧‧傳送p通道金屬氧化物半導體場效電晶體或「pass-FET」
34‧‧‧負載電容器
36‧‧‧負載電流
C1‧‧‧第一電容器
C2‧‧‧第二電容器
CH‧‧‧滯後電容器
GND‧‧‧接地
R1‧‧‧第一電阻器
R2‧‧‧第二電阻器
RH‧‧‧滯後電阻器
Venable‧‧‧電壓
Verror‧‧‧誤差電壓
Vfb‧‧‧反饋電壓
Vin‧‧‧輸入電壓
VLDD‧‧‧輸出電壓
Vout‧‧‧輸出電壓
Vref‧‧‧參考電壓
Vrefresh‧‧‧刷新電壓
Vsample、Vpulse‧‧‧電壓
現在將參考所附圖式來描述本發明的某些實施例，其中：圖1係依據本發明的一實施例之分壓器電路配置的電路圖；圖2係顯示圖1的分壓器電路在操作期間所產生之輸出電壓的曲線圖；圖3係依據本發明的另一實施例之包括圖1的分壓器電路配置之低壓降電壓調整器的電路圖；以及圖4係顯出圖3的低壓降電壓調整器所產生之電壓的曲線圖。
圖1係依據本發明的一實施例之分壓器電路配置2的電路圖。分壓器電路配置2配置成用以接收輸入電壓Vin及產生較低的輸出電壓Vout。圖1所示的分壓器電路配置2被劃分成三個邏輯電路部分：電阻分壓器電路部分4；電容分壓器電路部分6；以及切換電路部分8。下面將更詳細描述電路部分4、6、8之每一者的結構及功能。當然，將可以理解到，這些邏輯部分僅用於說明目的，並且通常將全部構成單個積體電路的一部分。
電阻分壓器電路部分4包括：第一電阻器R1；第二電阻器R2；滯後電阻器RH；以及滯後p通道金屬氧化物半導體場效電晶體(pMOSFET)10。
電容分壓器電路部分6包括：第一電容器C1；第二電容器C2；滯後電容器CH；以及n通道金屬氧化物半導體場效電晶體(nMOSFET)12。
切換電路部分8包括：低頻振盪器14；單穩態複振器電路或「單擊」脈衝產生器16；布爾反相器18；延遲電路20；第一切換pMOSFET22；以及第二切換nMOSFET 24。
電阻分壓器電路部分4配置成使得電阻器R1、R2、RH彼此且與第一切換pMOSFET 22串聯連接，以致於輸入電壓Vin連接至第一切換pMOSFET 22的源極端、第一切換pMOSFET 22的汲極端連接至滯後電阻RH的一端、滯後電阻RH的另一端連接至第一電阻R1的第一端、第一電阻R1的第二端連接至第二電阻器R2的第一端以及第二電阻器R2的第二端連接至接地GND。第一滯後pMOSFET 10與滯後電阻器RH並聯連接，以致於其源極端連接至滯後電阻器RH的第一端且其汲極端連接至滯後電阻器RH的另一端。滯後pMOSFET 10的閘極端配置成用以接收下面所要進一步詳細描述的滯後信號26。在第一電阻器R1與第二電阻器R2之間的「刷新節點」28連接 至第二切換nMOSFET 24的汲極端。
電容分壓器電路部分6配置成使得第一電容器C1與第二電容器C2串聯連接，以致於第一電容器C1的一端連接至輸入電壓Vin、第一電容器C1的另一端連接至第二電容器C2的第一端以及第二電容器C2的另一端連接至接地GND。輸出節點30連接於第一電容器C1與第二電容器C2之間，並進一步連接至第二切換nMOSFET 24的源極端。滯後電容器CH與第二電容器C2並聯連接，以致於滯後電容器CH的第一端連接至輸出節點30，並且滯後電容器CH的另一端連接至第二滯後nMOSFET 12的汲極端。第二滯後nMOSFET的源極端連接至接地GND，並且第二滯後nMOSFET 12的閘極端配置成用以接收滯後信號26。
切換電路部分8配置成使得振盪器14產生具有特定頻率(例如，2kHz)的參考時鐘信號，這個參考時鐘信號被輸入至單擊脈衝產生器16。單擊脈衝產生器16以振盪器14所設定的頻率產生一連串相對短的脈衝。這個脈衝信號被輸入至反相器18及延遲電路20。反相器18對脈衝信號執行布爾非(Boolean NOT)運算，並且將反相的脈衝信號施加至第一切換pMOSFET 22的閘極端。在由延遲電路20所設定的預定延遲之後，將非反相的脈衝信號施加至第二切換nMOSFET 24的閘極端。
每當單擊脈衝產生器16產生脈衝(亦即，以由振盪器14所設定的頻率)，第一切換pMOSFET 22被迫短暫導通，從而啟用電阻分壓器電路部分4。假設滯後信號26為邏輯低位準，以致於滯後pMOSFET 10被啟用，這允許電流從Vin經由第一切換pMOSFET 22、第一滯後pMOSFET 10、第一電阻器R1以及第二電阻器R2流至接地。因此，刷新節點28上的電壓將是
在由延遲電路20所設定的使得電阻分壓器電路部分穩定的 持續時間之後，亦使第二切換nMOSFET 24導通。這允許刷新節點28上的電壓被「複製」至電容分壓器電路部分6內的輸出節點30。在脈衝結束之後，停用切換電晶體22、24，從而在停用電阻分壓器電路部分4之前使輸出節點30與刷新節點28斷開。在停用電阻分壓器電路部分4之前，使輸出節點30與刷新節點28斷開，可以防止當電阻分壓器電路部分4的輸出在停用之後下降時，輸出節點30被下拉。輸出電壓Vout因而單獨由電容分壓器電路部分6來提供，直到由單擊脈衝產生器16產生的下一個脈衝為止。
假設第一電阻器R1的阻抗與第二電阻器R2的阻抗之間的比率大致上等於第一電容器C1與第二電容器C2的阻抗之間的比率，輸出電壓Vout將如同單獨使用電阻分壓器電路部分4的情況為輸入電壓Vin的比例。此外，輸出電壓Vout可以追縱輸入電壓Vin的變化。然而，由於電容器「阻隔」DC電流的事實，當相較於電阻分壓器電路部分4所需的電流，僅有可忽略的電流量流經電容分壓器電路部分6(起因於與非理想電容器相關聯的洩漏)。
圖2係顯示在操作期間由圖1的分壓器電路配置2所提供的輸出電壓Vout之曲線圖。在第一時間t0，由單擊脈衝產生器16所產生的電壓Vpulse經歷上升緣，以致於它從邏輯低位準轉變至邏輯高位準。由於反相器18，施加至第一切換pMOSFET 22的閘極端之電壓Venable經歷下降緣，以致於它從邏輯高位準轉變至邏輯低位準。
這啟用了電阻分壓器電路部分4，並且刷新節點28上的電壓Vrefresh經歷上升緣，因而從0V轉變至由R1及R2的電阻比率來決定的數值。在由延遲電路20所設定的短延遲tdelay之後，施加至第二切換nMOSFET 24的閘極端之電壓Vsample經歷上升緣，以致於它在t1處從邏輯低位準轉變至邏輯高位準。這造成輸出電壓Vout開始上升至Vrefresh的數值，同時將電容器C1、C2(以及，任選地，電容器CH)充電。
在後續時間t2，脈衝結束，因而Vpulse下降至邏輯低位準。這造成Vsample返回至其以前的邏輯低位準值，之後不久，Venable在t3返回至其之前的邏輯高位準值。這在t2處使輸出節點30與刷新節點28斷開，接著，在t3處停用電阻分壓器電路部分4。在這發生之後，輸出電壓Vout僅由電容分壓器電路部分6來提供，直到下一次Vpulse在t4處經歷上升緣為止。
雖然在該特定實施例中，輸出節點30週期性地連接至間歇操作的電阻分壓器電路部分4，但是設想出這樣的配置，其中，將輸出電壓Vout與參考值進行比較，並且只有在輸出電壓Vout已經下降超過一個臨界量的情況下才施加脈衝來刷新輸出電壓Vout。
可以施加滯後信號26，以致於將滯後電阻器RH及滯後電容器CH有效地添加至分壓器電路配置2或從分壓器電路配置2移除。假設這些值係正確選擇的，與電阻分壓器電路部分4及電容分壓器電路部分6相關聯的阻抗比可以在兩個不同的值之間變化。具體而言，如果滯後信號26為邏 輯低位準，則刷新電壓Vrefresh的數值將為先前所述的，然而如果滯 後信號26為邏輯高位準，則刷新電壓Vrefresh的數值將為。同樣地，如果滯後信號26為邏輯低位準，則輸出電壓Vout的數值將為先前所述的 ，然而如果滯後信號26為邏輯高位準，則輸出電壓Vout的數值將為 。如果輸出電壓Vout被使用作為比較器(未顯示)的輸入，則在兩個不同值之間改變輸出電壓Vout可能係有利的。
如先前所述，因為與電容分壓器電路部分6相關聯的阻抗比相同於與電阻分壓器電路部分4相關聯的阻抗比，所以輸出電壓Vout將以相同於電阻分壓器電路部分4的方式「追縱」輸入電壓Vin的任何變化。
圖3係依據本發明的另一實施例之包括圖1的分壓器電路配置2之低壓降(LDO)電壓調整器28的電路圖。LDO 28包括：誤差放大器30； 傳送p通道金屬氧化物半導體場效電晶體或「pass-FET」32；以及包括負載電容器34及負載電流36的負載。
誤差放大器30係運算放大器或「op-amp」，其配置成使得其反相輸入端連接至參考電壓Vref且其非反相輸入端連接至分壓器電路配置2的輸出端，這個輸出在圖3中稱為反饋電壓Vfb(亦即，在圖1中被標記為輸出電壓Vout的電壓)。誤差放大器30將反饋電壓Vfb與參考電壓Vref進行比較，並且產生取決於它們之間的差且被施加至pass-FET 32的閘極端之誤差電壓Verror。誤差放大器30調整pass-FET 32的閘極-源極電壓，以回應反饋電壓Vfb與參考電壓Vref之間的差，以便以傳統LDO調整器的方式「累加」在負載兩端(亦即，在負載電容器34兩端)的輸出電壓VLDD。
反饋電壓Vfb係使用配置在誤差放大器30的反饋路徑中的分壓器電路2從LDO 28產生的輸出電壓VLDO所衍生出。換句話說，由LDO 28產生的輸出電壓VLDO實際上係先前圖1所述之提供給分壓器2的輸入電壓Vin。
圖4係是顯示圖3的低壓降電壓調整器28所產生之電壓VLDO的曲線圖。由於反饋電壓Vfb(亦即，從C1與C2之間的節點所取得之電壓)的間歇性「刷新」，相較於使用電阻分壓器來衍生出反饋電壓的傳統LDO電壓調節器，減少LDO 28的平均電流消耗。在刷新之間，由於第二切換nMOSFET 24的洩漏，反饋電壓Vfb將隨時間「下降」。然而，藉由以足夠高的頻率(由振盪器14產生的時鐘信號CLK的頻率所設定)刷新反饋電壓Vfb，可以將反饋電壓Vfb的「下降」量Vfbdroop保持在期望量以下。
因此，熟悉該項技藝者將會理解到，在此所述的本發明之實施例提供一種改良式分壓器電路配置，其具有比該項技藝所已知的傳統分壓器電路配置還低的平均電流消耗。熟悉該項技藝者將會理解的是，在此 所述的實施例僅僅是示例性的，並非用以限制本發明的範圍。

Claims (19)

  1. 一種分壓器電路配置，其包括：一電阻分壓器電路部分，其至少包括分別具有第一及第二電阻器阻抗值的第一及第二電阻器，其中，該第一與第二電阻器串聯連接且配置成在其間的刷新節點處提供一刷新電壓；一電容分壓器電路部分，其至少包括分別具有第一及第二電容器阻抗值的第一及第二電容器，其中，該第一與第二電容器串聯連接且配置成在其間的輸出節點處提供一輸出電壓；以及一切換電路部分，其配置成間歇地在一第一模式與一第二模式之間切換該分壓器電路配置，在該第一模式中啟用該電阻分壓器電路部分且使該輸出節點連接至該刷新節點；以及在該第二模式中停用該電阻分壓器電路部分且不使該輸出節點連接至該刷新節點。
  2. 如請求項1所述之分壓器電路配置，其中，該第一與第二電阻器阻抗值之間的比率大致上等於該第一與第二電容器阻抗值之間的比率，並且連接在該電阻分壓器電路部分兩端的輸入電壓係相同於連接在該電容分壓器電路部分兩端的輸入電壓。
  3. 如請求項1或2所述之分壓器電路配置，進一步包括一滯後電路部分，其配置成用以在一第一數值與一第二數值之間改變該刷新電壓及該輸出電壓。
  4. 如請求項3所述之分壓器電路配置，其中，該滯後電路部分包括一滯後電阻器及一滯後電容器，其中，該滯後電路部分配置成選擇性地使該滯後電阻器與該第一及第二電阻器中之至少一者串聯連接，並且使該滯後電容器與該第一及第二電容器中之至少一者並聯連接。
  5. 如請求項4所述之分壓器電路配置，其中，該滯後電路部分進一步包括 一第一滯後電晶體及一第二滯後電晶體，該第一滯後電晶體與該滯後電阻器並聯連接，而該第二滯後電晶體與該滯後電容器串聯連接，其中，施加一第一滯後信號至該第一滯後電晶體的閘極端，並且施加一第二滯後信號至該第二滯後電晶體的閘極端。
  6. 如請求項5所述之分壓器電路配置，其中，該第一滯後電晶體包括一p通道金屬氧化物半導體場效電晶體，而該第二滯後電晶體包括一n通道金屬氧化物半導體場效電晶體。
  7. 如任一前述請求項所述之分壓器電路配置，其配置成當該切換電路部分切換至該第一模式時，在啟用該電阻分壓器電路部分與使該輸出節點連接至該刷新節點之間提供預定延遲。
  8. 如任一前述請求項所述之分壓器電路配置，其配置成當該切換電路部分切換至該第二模式時，在使該輸出節點與該刷新節點斷開與停用該電阻分壓器電路部分之間提供預定延遲。
  9. 如請求項7或8所述之分壓器電路配置，進一步包括一延遲電路，其配置成當該切換電路部分切換至該第一模式時，在啟用該電阻分壓器電路部分與使該輸出節點連接至該刷新節點之間提供預定延遲及/或當該切換電路部分切換至該第二模式時，在使該輸出節點與該刷新節點斷開與停用該電阻分壓器電路部分之間提供預定延遲。
  10. 如任一前述請求項所述之分壓器電路配置，其中，間歇切換由一模式切換信號來控制。
  11. 如請求項10所述之分壓器電路配置，其中，該模式切換信號包括一連串脈衝。
  12. 如請求項10或11所述之分壓器電路配置，其中，該切換電路部分包括一與該電阻分壓器電路部分串聯連接的第一切換電晶體。
  13. 如請求項12所述之分壓器電路配置，其中，該第一切換電晶體包括一配置成用以在其閘極端接收該模式切換信號之邏輯非的p通道金屬氧化物半導體場效電晶體。
  14. 如請求項10至13中任一項所述之分壓器電路配置，其中，該切換電路部分包括一連接於該刷新節點與該輸出節點之間的第二切換電晶體。
  15. 如請求項14所述之分壓器電路配置，其中，該第二切換電晶體包括一配置成用以在其個別閘極端接收該模式切換信號之n通道金屬氧化物半導體場效電晶體。
  16. 如任一前述請求項所述之分壓器電路配置，其中，在該第一模式與該第二模式之間的間歇切換係週期性的。
  17. 如任一前述請求項所述之分壓器電路配置，其中，該切換電路部分包括一配置成以參考頻率產生參考信號之振盪器電路部分及一配置成根據該參考信號產生該切換模式信號的單擊電路部分。
  18. 一種電壓調整電路配置，其包括：一誤差放大器，其配置成將一參考電壓與一反饋電壓進行比較，並在其輸出端產生一與該參考電壓與該反饋電壓之間的差成比例之誤差電壓；一傳送場效電晶體，其配置成使得其源極端連接至一輸入電壓、其閘極端連接至該誤差放大器的輸出端以及其汲極端連接至一負載電容器，其中，在該傳送場效電晶體的汲極端與該負載電容器之間的節點處產生一調整器輸出電壓；以及一分壓器電路配置，其包括：一電阻分壓器電路部分，其至少包括分別具有第一及第二電阻器阻抗值的第一及第二電阻器，其中，該第一與第二電阻器串聯連接且配置成在其間的刷新節點處提供一刷新電壓； 一電容分壓器電路部分，其至少包括分別具有第一及第二電容器阻抗值的第一及第二電容器，其中，該第一與第二電容器串聯連接且配置成在其間的輸出節點處提供該反饋電壓；以及一切換電路部分，其配置成間歇地在一第一模式與一第二模式之間切換該分壓器電路配置，在該第一模式中啟用該電阻分壓器電路部分且使該輸出節點連接至該刷新節點；以及在該第二模式中停用該電阻分壓器電路部分且不使該輸出節點連接至該刷新節點。
  19. 如請求項18所述之電壓調整電路配置，其中，該分壓器電路配置係如請求項2至17中任一項所述。
TW106142559A 2016-12-22 2017-12-05 分壓器 TW201823908A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??1622040.2 2016-12-22
GB1622040.2A GB2558237A (en) 2016-12-22 2016-12-22 Voltage dividers

Publications (1)

Publication Number Publication Date
TW201823908A true TW201823908A (zh) 2018-07-01

Family

ID=58360701

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106142559A TW201823908A (zh) 2016-12-22 2017-12-05 分壓器

Country Status (4)

Country Link
US (1) US11169182B2 (zh)
GB (1) GB2558237A (zh)
TW (1) TW201823908A (zh)
WO (1) WO2018115870A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109946954B (zh) * 2019-04-01 2022-03-11 科华恒盛股份有限公司 电压缓冲电路、设备及其控制方法
TWI811974B (zh) * 2022-01-26 2023-08-11 大陸商星宸科技股份有限公司 具有雙向電流調整的低壓差穩壓器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3773718B2 (ja) * 1999-09-20 2006-05-10 株式会社東芝 半導体集積回路
US7928787B2 (en) * 2004-03-17 2011-04-19 Intersil Americas Inc. Enable pin using programmable hysteresis improvement
TWI236009B (en) 2004-03-25 2005-07-11 Via Tech Inc Sample-and-hold interface circuit of a pickup head
US7619482B1 (en) 2007-03-13 2009-11-17 Rf Micro Devices, Inc. Compact low voltage low noise amplifier
US7619402B1 (en) * 2008-09-26 2009-11-17 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Low dropout voltage regulator with programmable on-chip output voltage for mixed signal embedded applications
US8305056B2 (en) * 2008-12-09 2012-11-06 Qualcomm Incorporated Low drop-out voltage regulator with wide bandwidth power supply rejection ratio
US8222881B2 (en) * 2010-01-22 2012-07-17 Texas Instruments Incorporated Low-power feedback and method for DC-DC converters and voltage regulators for energy harvesters
US9151818B2 (en) * 2011-11-08 2015-10-06 Analog Devices Global Voltage measurement
US9081038B2 (en) * 2011-10-04 2015-07-14 Analog Devices, Inc. Voltage monitor
US8981750B1 (en) 2013-08-21 2015-03-17 Sandisk Technologies Inc. Active regulator wake-up time improvement by capacitive regulation
DE102014216732B3 (de) * 2014-08-22 2015-08-13 Siemens Aktiengesellschaft Hochspannungsmessteiler
CN204030954U (zh) * 2014-08-26 2014-12-17 中国电子科技集团公司第四十一研究所 一种串联电容电压动态平衡电路

Also Published As

Publication number Publication date
US20200088767A1 (en) 2020-03-19
GB2558237A (en) 2018-07-11
GB201622040D0 (en) 2017-02-08
WO2018115870A1 (en) 2018-06-28
US11169182B2 (en) 2021-11-09

Similar Documents

Publication Publication Date Title
KR101194940B1 (ko) 통합된 응용을 위한 ｌｄｏ 레귤레이터
US8330504B2 (en) Dynamic biasing systems and methods
US20090315530A1 (en) Pulse controlled soft start scheme for buck converter
TWI626521B (zh) 低壓差穩壓裝置及其操作方法
US7304530B2 (en) Utilization of device types having different threshold voltages
US9397653B2 (en) Semiconductor device
US20070001746A1 (en) Selectably boosted control signal based on supply voltage
US8941437B2 (en) Bias circuit
JP2011223829A (ja) 負電圧チャージポンプ回路の制御回路および負電圧チャージポンプ回路、ならびにそれらを用いた電子機器およびオーディオシステム
US9374007B2 (en) DC/DC converter
US20160261261A1 (en) Methods and Apparatus for a Burst Mode Charge Pump Load Switch
US20170117888A1 (en) Voltage comparison circuit
US9559583B2 (en) Power converter with a wave generator that filters a wave signal to generate an output voltage
CN110045777B (zh) 逆流防止电路以及电源电路
TW201823908A (zh) 分壓器
CN108347242B (zh) 环形振荡器
US9354647B2 (en) Adjustable reference current generating circuit and method for driving the same
CN108459644B (zh) 低压差稳压装置及其操作方法
US8854097B2 (en) Load switch
JP2017041968A (ja) 電力供給装置及びその制御方法
US9703307B2 (en) Voltage dropping circuit and integrated circuit
JP2010017013A (ja) チャージポンプ回路
US10742052B1 (en) System for synchronously discharging multiple capacitive loads
WO2024135656A1 (ja) 電源装置、および電源システム
JP2024002737A (ja) タイマー回路、オシレータ回路、半導体装置