JP2004212387A - 階層電源ノイズ監視システムおよびノイズ・アナライザ・ユニット - Google Patents
階層電源ノイズ監視システムおよびノイズ・アナライザ・ユニット Download PDFInfo
- Publication number
- JP2004212387A JP2004212387A JP2003413983A JP2003413983A JP2004212387A JP 2004212387 A JP2004212387 A JP 2004212387A JP 2003413983 A JP2003413983 A JP 2003413983A JP 2003413983 A JP2003413983 A JP 2003413983A JP 2004212387 A JP2004212387 A JP 2004212387A
- Authority
- JP
- Japan
- Prior art keywords
- noise
- vdd
- max
- gnd
- ref2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
【課題】ＶＬＳＩ回路のための階層電源ノイズ監視デバイスおよびシステムを提供する。
【解決手段】ノイズ監視デバイスをオンチップに製造してチップ上のノイズを測定する。ノイズ監視システムは、チップ中に効果的に分散された複数のオンチップ・ノイズ監視デバイスを含む。ノイズ分析アルゴリズムはノイズ監視デバイスから収集されたノイズ・データに基づいてノイズ特性を分析し、階層ノイズ監視システムは、それぞれのコアのノイズをチップ上のシステムへマップする。
【選択図】図１３
【解決手段】ノイズ監視デバイスをオンチップに製造してチップ上のノイズを測定する。ノイズ監視システムは、チップ中に効果的に分散された複数のオンチップ・ノイズ監視デバイスを含む。ノイズ分析アルゴリズムはノイズ監視デバイスから収集されたノイズ・データに基づいてノイズ特性を分析し、階層ノイズ監視システムは、それぞれのコアのノイズをチップ上のシステムへマップする。
【選択図】図１３
Description
本発明は、一般的に、ＶＬＳＩ回路のための階層電源ノイズ監視デバイスおよびシステムに関連する。
ノイズ監視デバイスは、オンチップに製造されてチップ上のノイズを測定する。ノイズ監視システムは、チップ中に効果的に分散された複数のオンチップ・ノイズ監視デバイスを含む。ノイズ分析アルゴリズムは、ノイズ監視デバイスから収集されたノイズ・データに基づいてノイズ特性を分析し、階層ノイズ監視システムは、それぞれのコアのノイズをチップ上のシステムへマップする。
ディープ・サブミクロン・テクノロジの出現によって、ノイズ問題および信号完全性問題が注目されるようになった。ノイズ・イミュニティ（noise immunity）問題は、他の設計基準（design metrics）例えば面積，タイミングおよび電力よりも重要であると言ってよい。というのは、回路が動作しなければ、回路がどれ程小型であろうと，どれ程速く実行しようと，あるいは消費電力がどれ程少量であろうと問題にならないからである。したがって、信号の完全性を保持するために、起こり得る信号劣化を許容する組み込みノイズ・マージンを全ての回路が有している必要がある。
ＶＬＳＩシステムに関するノイズ問題は、漏れノイズ（leakage noise），チャージ・シェアリング・ノイズ，クロストーク・ノイズ，反射ノイズおよび電源ノイズを含む。漏れノイズは、トランジスタのサブスレショルド電流による。チャージ・シェアリング・ノイズは、回路の内部ノードと外部ノードとの間の電荷再分布によって生じる。クロストーク・ノイズは、隣接するワイヤ間の結合ノイズである。反射ノイズは、伝送線路上のそれぞれのインピーダンス不連続箇所で発生する。最後に、電源ノイズは電源線上のスイッチング・ノイズであり、回路の評価ノードへ続いて接続される。不足制動の低損失ネットワークに関しては、電源ノイズ問題は、徐々に減衰する過渡ノイズの形態で、あるいは潜在的により危険な共振ノイズの形態で現れることがある。電源電圧およびしきい電圧がディープ・サブミクロン設計においてスケールダウンし続けるにつれて、ノイズ・マージンが極めて小さくなり、電源ノイズの制御がＶＬＳＩ回路の性能および信頼性を決定するために重要になる。
電源ノイズは、電力配線回路網のインダクタンス，抵抗およびキャパシタンスをモデル化することによってシミュレートできる（H.ChenおよびD.Ling,“Power supply noise analysis methodology for deep-submicron VLSI chip design,”Design Automation Conference, June 1997, pp.638-643）。しかしながら、実際のハードウェア測定データを用いずにシミュレーション結果の精度を確認することは困難である。さらに、システムオンチップ設計に関しては、ノイズにより敏感なアナログ回路は、ディジタル回路から分離して個別に分析しなければならない複数の電源電圧を有することがある（Y.Kashima等,“An evaluation method for substrate noise in AD mixed-signal LSIs,”Technical report of IEICE, IDC 97-110, August 1997）。
シミュレーション・モデルを調整し、電源ノイズのより好ましい見積を与えるために、増幅回路を使用して外部テスタに対してオフチップでアナログ・ノイズ波形を送ることにより、ハードウェア測定を実行することができる（Hamid PartoviおよびAndrew J.Barber, 米国特許第５４５３７１３号公報“Noise-free analog islands in digital integrated circuits”,）。しかしながら、高周波ノイズを測定するために必要とされる分解能、そして監視を必要とするノイズ源の数の多さのために、この方法は実現が困難である。アナログ回路において起こり得るノイズ干渉を最小化するために、サンプリング法および複数の電圧コンパレータを用いて出力をディジタル・テスタへ送ることができる（H.Aoki, M.Ikeda,およびK.Asada,“On-chip voltage noise monitor for measuring voltage bounce in power supply lines using a digital tester”, International Conference on Microelectronic Test Structures, March 2000, pp.112-117）。
しかしながら、サンプリング回路におけるクロックの使用は、ノイズ測定の時間分解能（time resolution）を制限することになってしまう。また、電圧コンパレータの使用は、追加の電圧降下によって基準電圧に不確実性を導入してしまう可能性がある。
したがって、本発明の第１の目的は、ＶＬＳＩ回路のための階層電源ノイズ監視デバイスおよびシステムを提供することである。
ノイズ監視デバイスはオンチップに製造されてチップ上のノイズを測定する。ノイズ監視システムは、チップ中に効果的に分散された複数のオンチップ・ノイズ監視デバイスを含む。ノイズ分析アルゴリズムは、ノイズ監視デバイスから収集されたノイズ・データに基づいてノイズ特性を分析し、階層ノイズ監視システムは、それぞれのコアのノイズをチップ上のシステムへマップする。
本発明において、ノイズ監視デバイスがオンチップに製造されてチップ上のノイズを測定する。ノイズ監視システムは、チップ中に効果的に分散された複数のこのようなオンチップ・ノイズ監視デバイスを含む。ノイズ分析アルゴリズムは、ノイズ監視デバイスから収集されたノイズ・データに基づいてノイズ特性を分析し、階層ノイズ監視システムは、それぞれのコアのノイズをチップ上のシステムへマップする。
高分解能オンチップ・ノイズ監視デバイスがそれぞれのマクロの内部に構成される。それぞれの個別のマクロのノイズを同時にまたは順々に監視して異なるマクロ間のノイズ干渉を測定する。階層ノイズ監視システムは、組込自己診断テスト（ＢＩＳＴ）システムの一部であるそれぞれのコアおよびそれぞれのチップの電源ノイズ情報を監視して格納する。このアプローチを、チップ上のシステムからパッケージ上のシステムへさらに拡張して、完全な範囲の階層的なノイズ・テストを与えることができる。
（Ａ）オンチップ・ノイズ・アナライザ・ユニットおよびノイズ監視デバイス
オンチップ・ノイズ・アナライザ・ユニット（ＮＡＵ）を与えてチップ上の電源ノイズおよび接地ノイズの特性を監視する。それぞれのＮＡＵは、さらに高いレベルの組込自己診断テスト（ＢＩＳＴ）ユニットまたは外部テスタによって制御され、それぞれのＮＡＵは、信号線あるいは電力バス線内のノイズを測定する。
オンチップ・ノイズ・アナライザ・ユニット（ＮＡＵ）を与えてチップ上の電源ノイズおよび接地ノイズの特性を監視する。それぞれのＮＡＵは、さらに高いレベルの組込自己診断テスト（ＢＩＳＴ）ユニットまたは外部テスタによって制御され、それぞれのＮＡＵは、信号線あるいは電力バス線内のノイズを測定する。
図１は、基準電圧Ｖref を供給する基準電圧ジェネレータ１２と、ノイズ監視デバイス１４と、ノイズ・データ・ラッチ１６と、任意の調整電源１８とを備えるノイズ・アナライザ・ユニット（ＮＡＵ）１０のハイレベル・ブロック回路図である。電源電圧（ＶＤＤ）と接地電圧（ＧＮＤ）とは、ノイズ監視デバイス１４によって監視され、調整電源１８によって供給される基準電圧と比較される。基準電圧は第１の制御信号Ｃ１によって制御され、出力データは、第２の制御信号Ｃ２の受信と同時にラッチされる。
図２は、共用基準電圧Ｖref を供給し、回路面積および電力を節約する外部共用基準電圧ジェネレータを有するノイズ・アナライザ・ユニットＮＡＵの代替の実施形態のハイレベル・ブロック回路図である。
図３は、ＶＤＤおよびＧＮＤ間の電圧差が測定されるノイズ・アナライザ・ユニットＮＡＵの第３の実施形態のハイレベル・ブロック回路図である。
図４は、１つの電源ノイズ・モニタ（ＳＮＭ）と、１つの接地ノイズ・モニタ（ＧＮＭ）と、１つのクロック信号と、２つの電圧基準レベル（Ｖref1およびＶref2）と、２つのサンプリング・ラッチ（Ｓ／Ｌ１およびＳ／Ｌ２）とを備える集積されたノイズ監視デバイスのハイレベル・ブロック回路図である。電源電圧ＶＤＤはＳＮＭによって監視され、基準電圧Ｖref1と比較評価される。接地電圧ＧＮＤはＧＮＭによって監視されて基準電圧Ｖref2と比較評価される。ノイズ監視システムにおいて、ＳＮＭによって生成された電源ノイズ・パルスがラッチＳ／Ｌ１によってサンプリングされ、ＧＮＭによって生成された接地ノイズ・パルスがラッチＳ／Ｌ２によってサンプリングされる。
図５は、インバータとして接続される強ｐＭＯＳデバイス３２と弱ｎＭＯＳデバイス３４とを含む電源ノイズ・モニタＳＮＭの略回路と波形を説明する図である。ここで、ｐＭＯＳデバイスのソースおよびボディはＶref1へ接続され、ｎＭＯＳデバイスのソースおよびボディはＧＮＤへ接続され、ｐＭＯＳデバイスおよびｎＭＯＳデバイスのゲートはＶＤＤへ接続され、ｐＭＯＳデバイスおよびｎＭＯＳデバイスのドレインはノイズ・パルス出力ＮＰへ接続される。より強い駆動電力を与えるために、ｎＭＯＳデバイスよりも、広いチャネル，低いしきい電圧，あるいは薄いゲート酸化物を備える強ｐＭＯＳデバイスが構成される。
Ｖ’ref1＝Ｖref1−Ｖthp であり、Ｖthp はｐＭＯＳデバイスのしきい電圧であると定義することにより、ＶＤＤ入力がＶ’ref1より高い場合、ｐＭＯＳデバイスがオフになり、ｎＭＯＳデバイスがオンになり、ＮＰ出力がＧＮＤになる。他方、ＶＤＤがＶ’ref1以下に降下する場合、ｐＭＯＳデバイスが、弱反転から強反転へ切り換わることによってオンになり、ＮＰ出力がＶref1へ変わる。というのは、ｐＭＯＳデバイスは、ｎＭＯＳデバイスに対してオーバーパワーとなるように構成されているからである。
基準電圧Ｖref1のレベルが調整されるとき、図６に示される３つの異なった領域Ａ，Ｂ，Ｃのうちの１つの領域において、ＳＮＭインバータ出力ＮＰが生成される。ここで、ＮＰは領域Ａでは常に１（ハイ）であり、領域Ｃでは常に０（ロー）であり、領域Ｂでは０および１間を変動する。Ｖ’ref1＝Ｖref1−Ｖthp が最大電源電圧ＶＤＤmax より大きいとき、出力ＮＰは領域Ａにとどまり、常に１である。Ｖ’ref1が最小電源電圧ＶＤＤmin を下回るとき、出力ＮＰは領域Ｃにとどまり、常に０である。したがって、領域Ａおよび領域Ｂ間の境界を通過してＶref1を掃引させることによってＶＤＤmax を確認でき、領域Ｂおよび領域Ｃ間の境界を通過してＶref1を掃引させることによってＶＤＤmin を確認できる。領域Ｂの幅（図６においては高さ）すなわちＶＤＤmax −ＶＤＤmin は、したがってＶＤＤノイズ変動の範囲を定める。
電源ノイズ・モニタＳＮＭからのノイズ・パルス出力信号ＮＰは、図４および７のサンプリング・ラッチＳ／Ｌ１への入力であり、サンプリング・ラッチＳ／Ｌ１は、領域Ａ，Ｂ，およびＣ間の境界に達したときに、図７におけるEnable Write ＶＤＤminおよびEnable Write ＶＤＤmax である書込許可信号を順次トリガする。これらの書込許可信号は、さらに、当該境界での対応するＶref1レベルに基づいて、ＶＤＤmax 値およびＶＤＤmin 値をメモリへ記録することを可能にする。
図７は、領域ＡおよびＢ間の境界と、領域ＢおよびＣ間の境界とを検出して記録するセット−リセット（ＳＲ）サンプリング・ラッチ（Ｓ／Ｌ）の回路図である。電源ノイズ・モニタＳＮＭの出力ＮＰは、２つのセット−リセット・サンプリング・ラッチＳＲ−１，ＳＲ−２へのＳＥＴ入力を構成し、セット−リセット・サンプリング・ラッチの出力は２つのＡＮＤゲートＡＮＤ１，ＡＮＤ２への入力である。第１のＡＮＤゲートＡＮＤ１への第２の入力は基準信号Increase＿Ｖref1であり、この信号は段階的に上方へ調整される。第２のＡＮＤゲートＡＮＤ２への第２の入力は基準信号Decrease＿Ｖref1であり、この信号は段階的に下方へ調整される。第１のＡＮＤゲートＡＮＤ１は書込許可信号Enable Write ＶＤＤmin を生成し、第２のＡＮＤゲートＡＮＤ２は書込許可信号Enable Write ＶＤＤmax を生成する。ＳＲサンプリング・ラッチは、（動作の真理値表も示す）下段の拡大図に示すように接続された２つのＮＯＲゲートを含み、ラッチはＳＥＴ信号の正区間でトリガされる。
図８は、ＶＤＤノイズ境界を検出する２つの基準電圧スキャン・メカニズムを示す。ＶＤＤmax を検出するために、Ｖ’ref1＞＞ＶＤＤmax であり、ＮＰが領域Ａで常に１である１（ハイ）へ基準電圧Ｖref1が最初にセットされる。Ｖ’ref1が段階的に下方へ調整されてＶＤＤmax をちょうど下回ったときに、最初の０パルスが出力ノードＮＰ上に現れることになる。０のこの最初の出現は、ラッチイネーブル信号をトリガし、領域ＡおよびＢ間の境界に対応するＶref1b_max すなわちＶ’ref1b_max ＋Ｖthp のレベルを記録する。Ｖref1のステップ・サイズがΔＶの場合、ＶＤＤmax は、（Ｖref1b_max ＋ΔＶ−Ｖthp ）と（Ｖref1b_max −Ｖthp ）との平均 ＝［Ｖref1b_max −Ｖthp ＋（ΔＶ／２）］に近似し得る。
他方、ＶＤＤmin を検出するために、Ｖ’ref1＜＜ＶＤＤmin であり、ＮＰが領域Ｃで常に０である０（ロー）へ基準電圧Ｖref1が最初にセットされる。Ｖ’ref1が段階的に上方へ調整されてＶＤＤmin をちょうど上回ったときに、最初の１パルスが出力ノードＮＰ上に現れることになる。１のこの最初の出現は、ラッチイネーブル信号をトリガし、領域ＢおよびＣ間の境界に対応するＶref1b_min すなわちＶ’ref1b_min ＋Ｖthp のレベルを記録する。Ｖref1のステップ・サイズがΔＶの場合、ＶＤＤmin は、（Ｖref1b_min −ΔＶ−Ｖthp ）と（Ｖref1b_min −Ｖthp ）との平均 ＝［Ｖref1b_min −Ｖthp −（ΔＶ／２）］に近似し得る。結果として得られるＶＤＤノイズ変動の範囲は、（ＶＤＤmax −ＶＤＤmin ）すなわち（Ｖref1b_max −Ｖref1b_min ＋ΔＶ）から計算できる。同様に、図９は、インバータとして接続される強ｎＭＯＳデバイスと弱ｐＭＯＳデバイスとを備える接地ノイズ・モニタＧＮＭのハイレベル・ブロック回路図である。ここで、ｐＭＯＳデバイスのソースおよびボディはＶＤＤへ接続され、ｎＭＯＳデバイスのソースおよびボディはＶref2へ接続され、ｐＭＯＳデバイスおよびｎＭＯＳデバイスのゲートはＧＮＤへ接続され、ｐＭＯＳデバイスおよびｎＭＯＳデバイスのドレインはノイズ・パルス出力ＮＰへ接続される。ｐＭＯＳデバイスより強い駆動電力を有するｎＭＯＳデバイスが構成される。
Ｖ’ref2＝Ｖref2＋Ｖthn であり、Ｖthn はｎＭＯＳデバイスのしきい電圧であると定義することにより、ＧＮＤ入力がＶ’ref2より低い場合、ｎＭＯＳデバイスがオフになり、ｐＭＯＳデバイスがオンになり、ＮＰ出力がＶＤＤになる。他方、ＧＮＤがＶ’ref2を超える場合、ｎＭＯＳデバイスが弱反転から強反転へ切り換わることによってオンになり、ＮＰ出力がＶref2へ変わる、というのは、ｎＭＯＳデバイスはｐＭＯＳデバイスに対してオーバーパワーとなるように構成されているからである。
基準電圧Ｖref2のレベルが調整されるとき、３つの異なった領域のうちの１つの領域において、ＧＮＭインバータ出力ＮＰが同様に生成される。すなわち、ＮＰは領域Ａでは常に１（ハイ）であり、領域Ｃでは常に０（ロー）であり、領域Ｂでは０および１間を変動する。Ｖ’ref2＝Ｖref2＋Ｖthn が最大接地電圧ＧＮＤmax より大きいとき、出力ＮＰは領域Ａにとどまり、１である。Ｖ’ref2が最小接地電圧ＧＮＤmin を下回るとき、出力ＮＰは領域Ｃにとどまり、０である。したがって、領域Ａおよび領域Ｂ間の境界を通過してＶref2を掃引させることによってＧＮＤmax が確認でき、領域Ｂおよび領域Ｃ間の境界を通過してＶref2を掃引させることによってＧＮＤmin が確認できる。領域Ｂの幅すなわちＧＮＤmax −ＧＮＤmin は、したがってＧＮＤノイズ変動の範囲を定める。
ＧＮＤmax を検出するために、Ｖ’ref2＞＞ＧＮＤmax でありＮＰが領域Ａで常に１である１（ハイ）へ、基準電圧Ｖref2が最初にセットされる。Ｖ’ref2が段階的に下方へ調整されてＧＮＤmax をちょうど下回るとき、最初の０パルスが出力ノードＮＰ上に現れることになる。０のこの最初の出現は、ラッチイネーブル信号をトリガし、領域ＡおよびＢ間の境界に対応するＶref2b_max すなわちＶ’ref2b_max −Ｖthn のレベルを記録する。Ｖref2のステップ・サイズがΔＶの場合、ＧＮＤmax は、（Ｖref2b_max ＋ΔＶ＋Ｖthn ）と（Ｖref2b_max ＋Ｖthn ）との平均 ＝［Ｖref2b_max ＋Ｖthn ＋（ΔＶ／２）］に近似し得る。
他方、ＧＮＤmin を検出するために、Ｖ’ref2＜＜ＧＮＤmin であり、ＮＰが領域Ｃで常に０である０（ロー）へ基準電圧Ｖref2が最初にセットされる。Ｖ’ref2が段階的に上方へ調整されてＧＮＤmin をちょうど上回るとき、最初の１パルスが出力ノードＮＰ上に現れることになる。１のこの最初の出現は、ラッチイネーブル信号をトリガし、領域ＢおよびＣ間の境界に対応するＶref2b_min すなわちＶ’ref2b_min −Ｖthn のレベルを記録する。Ｖref2のステップ・サイズがΔＶである場合、ＧＮＤmin は、（Ｖref2b_min −ΔＶ＋Ｖthn ）と（Ｖref2b_min ＋Ｖthn ）との平均 ＝［Ｖref2b_min ＋Ｖthn −（ΔＶ／２）］に近似し得る。結果として得られるＧＮＤノイズ変動の範囲は、（ＧＮＤmax −ＧＮＤmin ）すなわち（Ｖref2b_max −Ｖref2b_min ＋ΔＶ）から計算できる。
（Ｂ）階層ノイズ監視システム
図１０は、ノイズ・モニタ・コントローラと、基準電圧ジェネレータと、電圧モニタおよびノイズ・レベル・ラッチと、メモリ記憶装置とを備えるノイズ監視システムのハイレベル・ブロック回路図である。ノイズ・モニタ・コントローラは、ハイレベルＢＩＳＴおよび外部テスタから信号を受信して制御信号を基準電圧ジェネレータと電圧モニタとへ送信する。基準電圧ジェネレータは、一組の基準電圧を電圧モニタへ供給してＶＤＤおよびＧＮＤのノイズ・レベルを決定する。ノイズ・データは、次にラッチされメモリに格納されスキャンされることになる。スイッチング条件およびノイズの周期性に従って、測定周期をクロック・サイクル・タイムの倍数で調整して、高周波ノイズ・データだけでなく中間周波ノイズ・データおよび低周波ノイズ・データも収集できる。
図１０は、ノイズ・モニタ・コントローラと、基準電圧ジェネレータと、電圧モニタおよびノイズ・レベル・ラッチと、メモリ記憶装置とを備えるノイズ監視システムのハイレベル・ブロック回路図である。ノイズ・モニタ・コントローラは、ハイレベルＢＩＳＴおよび外部テスタから信号を受信して制御信号を基準電圧ジェネレータと電圧モニタとへ送信する。基準電圧ジェネレータは、一組の基準電圧を電圧モニタへ供給してＶＤＤおよびＧＮＤのノイズ・レベルを決定する。ノイズ・データは、次にラッチされメモリに格納されスキャンされることになる。スイッチング条件およびノイズの周期性に従って、測定周期をクロック・サイクル・タイムの倍数で調整して、高周波ノイズ・データだけでなく中間周波ノイズ・データおよび低周波ノイズ・データも収集できる。
ノイズ監視システムは、さらに、システムオンチップ構成のために階層的に実装できる。図１１は、複数のノイズ・アナライザ・ユニットＮＡＵがローカル電源ノイズを測定するコアＡのためのメモリ内ノイズ監視システムを示す。制御線およびデータ線は、コア内のそれぞれのＮＡＵへ経路指定され、スキャン・チェーンのそれらと同様である。測定されたノイズ・データは、次にローカルＮＡＵにラッチされ順次スキャンされる。図１２は、複数のノイズ・アナライザ・ユニットＮＡＵがローカル電源ノイズを測定するコアＢのためのメモリ内ノイズ監視システムの代替の実施形態を示す。基準電圧がローカル組込自己診断テスト・ユニットＬＢＩＳＴによって生成され、ＮＡＵの回路サイズと消費電力とを低減する。
図１３は、６つのコアとグローバル組込自己診断テスト・ユニットＧＢＩＳＴ３３０とを含むシステムオンチップ（ＳＯＣ）ノイズ・アナライザ・プロトコル３００を示す。グローバルＢＩＳＴユニットＧＢＩＳＴは、制御線３２０を通してそれぞれのコアのローカル組込自己診断テスト・ユニットＬＢＩＳＴ３５０へ制御信号を送る。次に、ノイズ・データがデータ線３１０からスキャンされＧＢＩＳＴ内部のメモリ・バッファ３４０へ格納される。図１４は、既存のメモリ・コア４６０を用いてノイズ・データを格納するＳＯＣノイズ・アナライザ・プロトコル４００の代替の実施形態を示す。
まとめとして、本発明の構成に関して以下の事項を開示する。
（１）チップ上のＶＬＳＩ回路のための階層電源ノイズ監視システムであって、オンチップに製造され、前記チップ上のノイズを測定し、前記チップ中のマクロおよびコアの内部に効果的に分散された複数のノイズ・アナライザ・ユニット（ＮＡＵ）を備え、それぞれのオンチップ・ノイズ・アナライザ・ユニット（ＮＡＵ）は前記チップ上の信号線または電源電圧線または接地電圧線のノイズ特性を測定し、それぞれのＮＡＵはより高いレベルの組込自己診断テスト（ＢＩＳＴ）ユニットもしくは外部テスタによって制御されるシステム。
（２）それぞれのＮＡＵは基準電圧源と、ノイズ監視デバイスと、ノイズ・データ・ラッチとを有し、前記電源電圧（ＶＤＤ）および接地電圧（ＧＮＤ）は前記ノイズ監視デバイスによって監視されて前記基準電圧と比較され、前記基準電圧は第１の制御信号によって制御され、出力データは第２の制御信号の受信と同時にラッチされる上記（１）記載のシステム。
（３）それぞれのＮＡＵが前記基準電圧を供給する基準電圧ジェネレータを有する上記（２）記載のシステム。
（４）複数のＮＡＵ間で共用され、前記基準電圧を供給する外部共用基準電圧ジェネレータを有する上記（２）記載のシステム。
（５）ＶＤＤおよび接地間の電圧差が測定される上記（２）記載のシステム。
（６）それぞれのノイズ監視デバイスは、ノイズ・パルス出力ＮＰを生成する電源ノイズ・モニタ（ＳＮＭ）と、接地ノイズ・モニタ（ＧＮＭ）と、２つの電圧基準レベル（Ｖref1およびＶref2）と、２つのサンプリング・ラッチ（Ｓ／Ｌ１およびＳ／Ｌ２）とを有し、前記電源電圧ＶＤＤは前記ＳＮＭによって監視されて前記基準電圧Ｖref1と比較評価され、前記接地電圧ＧＮＤは前記ＧＮＭによって監視されて前記基準電圧Ｖref2と比較評価され、前記ＳＮＭによって生成された電源電圧ノイズ・パルスが前記ラッチＳ／Ｌ１によってサンプリングされ、前記ＧＮＭによって生成された接地ノイズ・パルスが前記ラッチＳ／Ｌ２によってサンプリングされる上記（２）記載のシステム。
（７）前記電源ノイズ・モニタＳＮＭはインバータとして接続された強ｐＭＯＳデバイスおよび弱ｎＭＯＳデバイスを有し、前記ｐＭＯＳデバイスのソースおよびボディがＶref1へ接続され、前記ｎＭＯＳデバイスのソースおよびボディがＧＮＤへ接続され、前記ｐＭＯＳデバイスおよびｎＭＯＳデバイスのゲートがＶＤＤへ接続され、前記ｐＭＯＳデバイスおよびｎＭＯＳデバイスのドレインが前記ノイズ・パルス出力ＮＰへ接続され、Ｖ’ref1＝Ｖref1−Ｖthp でありＶthp は前記ｐＭＯＳデバイスのしきい電圧であると定義することにより、前記ＶＤＤ入力がＶ’ref1より高い場合、前記ｐＭＯＳデバイスがオフになり、前記ｎＭＯＳデバイスがオンになり、前記ＮＰ出力がＧＮＤになり、ＶＤＤがＶ’ref1以下に降下する場合、前記ｐＭＯＳデバイスが弱反転から強反転へ切り換わることによってオンになり、前記ｐＭＯＳデバイスが前記ｎＭＯＳデバイスに対してオーバーパワーとなるように構成されているために前記ＮＰ出力がＶref1に変わる上記（６）記載のシステム。
（８）前記基準電圧Ｖref1のレベルが調整されるとき、ＮＰは領域Ａでは常に１（ハイ）であり、領域Ｃでは常に０（ロー）であり、領域Ｂでは０および１間を変動するという３つの異なった領域Ａ，Ｂ，Ｃのうちの１つの領域において前記ＳＮＭ出力ＮＰが生成され、Ｖ’ref1＝Ｖref1−Ｖthp が最大電源電圧ＶＤＤmax より大きいとき、前記出力ＮＰは領域Ａにとどまって常に１であり、Ｖ’ref1が最小電源電圧ＶＤＤmin より小さいとき、前記出力ＮＰは領域Ｃにとどまって常に０であり、前記領域Ａおよび領域Ｂ間の境界を通過してＶref1を掃引させることによってＶＤＤmax が確認され、前記領域Ｂおよび領域Ｃ間の境界を通過してＶref1を掃引させることによってＶＤＤmin が確認され、前記領域Ｂの幅すなわちＶＤＤmax −ＶＤＤmin は、ＶＤＤノイズ変動の範囲を定める上記（７）記載のシステム。
（９）前記電源ノイズ・モニタＳＮＭからのノイズ・パルス出力信号ＮＰは前記サンプリング・ラッチＳ／Ｌ１への入力であり、前記サンプリング・ラッチＳ／Ｌ１は、前記領域Ａ，Ｂ，およびＣ間の境界に達したときに書込許可信号をトリガし、前記書込許可信号は前記境界での対応するＶref1レベルに基づいてメモリへＶＤＤmax 値およびＶＤＤmin 値を記録することを可能にする上記（８）記載のシステム。
（１０）前記領域ＡおよびＢ間の境界と、前記領域ＢおよびＣ間の境界とを検出して記録するセット−リセット・サンプリング・ラッチを有し、前記電源ノイズ・モニタＳＮＭの出力ＮＰは２つのセット−リセット・サンプリング・ラッチＳＲ−１，ＳＲ−２へのＳＥＴ入力を構成し、前記２つのセット−リセット・サンプリング・ラッチの出力は２つのＡＮＤゲートＡＮＤ１，ＡＮＤ２への入力であり、第１のＡＮＤゲートＡＮＤ１への第２の入力は、段階的に上方へ調整される第１の基準信号であり、第２のＡＮＤゲートＡＮＤ２への第２の入力は、段階的に下方へ調整される第２の基準信号であり、前記第１のＡＮＤゲートＡＮＤ１はＶＤＤmin 書込許可信号を生成し、前記第２のＡＮＤゲートＡＮＤ２はＶＤＤmax 書込許可信号を生成する上記（９）記載のシステム。
（１１）ＶＤＤmax を検出するために、Ｖ’ref1＞＞ＶＤＤmax でありＮＰが領域Ａで常に１である１（ハイ）へ前記基準電圧Ｖref1が最初にセットされ、Ｖ’ref1が段階的に下方へ調整されてＶＤＤmax をちょうど下回るときに最初の０パルスが前記出力ＮＰ上に現れ、０の最初の出現は、ラッチイネーブル信号をトリガして前記領域ＡおよびＢ間の境界に対応するＶref1b_max すなわちＶ’ref1b_max ＋Ｖthp のレベルを記録し、Ｖref1b のステップ・サイズがΔＶの場合、ＶＤＤmax が（Ｖref1b_max ＋ΔＶ−Ｖthp ）と（Ｖref1b_max −Ｖthp ）との平均＝［Ｖref1b_max −Ｖthp ＋（ΔＶ／２）］に近似する上記（８）記載のシステム。
（１２）ＶＤＤmin を検出するために、Ｖ’ref1＜＜ＶＤＤmin でありＮＰが領域Ｃで常に０である０（ロー）へ前記基準電圧Ｖref1が最初にセットされ、Ｖ’ref1が段階的に上方へ調整されてＶＤＤmin をちょうど上回るとき、最初の１パルスが前記出力ノードＮＰ上に現れ、１の最初の出現はラッチイネーブル信号をトリガして前記領域ＢおよびＣ間の境界に対応するＶref1b_min すなわちＶ’ref1b_min ＋Ｖthp のレベルを記録し、Ｖref1のステップ・サイズがΔＶの場合、ＶＤＤmin は（Ｖref1b_min −ΔＶ−Ｖthp ）と（Ｖref1b_min −Ｖthp ）との平均＝［Ｖref1b_min −Ｖthp −（ΔＶ／２）］に近似する上記（８）記載のシステム。
（１３）前記接地ノイズ・モニタＧＮＭはインバータとして接続された強ｎＭＯＳデバイスおよび弱ｐＭＯＳデバイスを有し、前記ｐＭＯＳデバイスのソースおよびボディがＶＤＤへ接続され、前記ｎＭＯＳデバイスのソースおよびボディがＶref2へ接続され、前記ｐＭＯＳデバイスおよびｎＭＯＳデバイスのゲートがＧＮＤへ接続され、前記ｐＭＯＳデバイスおよびｎＭＯＳデバイスのドレインがノイズ・パルス出力ＮＰへ接続され、前記ｎＭＯＳデバイスは前記ｐＭＯＳデバイスより強い駆動電力を有するよう構成され、Ｖ’ref2＝Ｖref2＋Ｖthn でありＶthn は前記ｎＭＯＳデバイスのしきい電圧であると定義することにより、前記ＧＮＤ入力がＶ’ref2より低い場合、前記ｎＭＯＳデバイスがオフになり、前記ｐＭＯＳデバイスがオンになり、前記ＮＰ出力がＶＤＤになり、ＧＮＤがＶ’ref2を超える場合、前記ｎＭＯＳデバイスが弱反転から強反転へ切り換わることによってオンになり、前記ｎＭＯＳデバイスが前記ｐＭＯＳデバイスに対してオーバーパワーになるように構成されているために前記ＮＰ出力がＶref2に変わる上記（６）記載のシステム。
（１４）前記基準電圧Ｖref2のレベルが調整されるとき、ＮＰは領域Ａでは常に１（ハイ）であり、領域Ｃでは常に０（ロー）であり、領域Ｂでは０および１間を変動するという３つの異なった領域Ａ，Ｂ，Ｃのうちの１つの領域において前記ＧＮＭ出力ＮＰが生成され、Ｖ’ref2＝Ｖref2＋Ｖthn が最大接地電圧ＧＮＤmax より大きいとき、前記出力ＮＰは領域Ａにとどまって１であり、Ｖ’ref2が最小接地電圧ＧＮＤmin より小さいとき、前記出力ＮＰは領域Ｃにとどまって０であり、前記領域Ａおよび領域Ｂ間の境界を通過してＶref2を掃引させることによってＧＮＤmax が確認され、前記領域Ｂおよび領域Ｃ間の境界を通過してＶref2を掃引させることによってＧＮＤmin が確認され、前記領域Ｂの幅すなわちＧＮＤmax −ＧＮＤmin は、ＧＮＤノイズ変動の範囲を定める上記（１３）記載のシステム。
（１５）ＧＮＤmax を検出するために、Ｖ’ref2＞＞ＧＮＤmax でありＮＰが領域Ａで常に１である１（ハイ）へ前記基準電圧Ｖref2が最初にセットされ、Ｖ’ref2が段階的に下方へ調整されてＧＮＤmax をちょうど下回るときに最初の０パルスが前記出力ノードＮＰ上に現れ、０の最初の出現は、ラッチイネーブル信号をトリガして前記領域ＡおよびＢ間の境界に対応するＶref2b_max すなわちＶ’ref2b_max −Ｖthn のレベルを記録し、Ｖref2のステップ・サイズがΔＶの場合、ＧＮＤmax が（Ｖref2b_max ＋ΔＶ＋Ｖthn ）と（Ｖref2b_max ＋Ｖthn ）との平均＝［Ｖref2b_max ＋Ｖthn ＋（ΔＶ／２）］に近似する上記（１４）記載のシステム。
（１６）ＧＮＤmin を検出するために、Ｖ’ref2＜＜ＧＮＤmin でありＮＰが領域Ｃで常に０である０（ロー）へ前記基準電圧Ｖref2が最初にセットされ、Ｖ’ref2が段階的に上方へ調整されてＧＮＤmin をちょうど上回るとき、最初の１パルスが前記出力ノードＮＰ上に現れ、１の最初の出現はラッチイネーブル信号をトリガして前記領域ＢおよびＣ間の境界に対応するＶref2b_min すなわちＶ’ref2b_min −Ｖthn のレベルを記録し、Ｖref2のステップ・サイズがΔＶの場合、ＧＮＤmin は（Ｖref2b_min −ΔＶ＋Ｖthn ）と（Ｖref2b_min ＋Ｖthn ）との平均＝［Ｖref2b_min ＋Ｖthn −（ΔＶ／２）］に近似する上記（１４）記載のシステム。
（１７）ノイズ・モニタ・コントローラと、基準電圧ジェネレータと、電圧モニタおよびノイズレベル・ラッチと、メモリとをさらに備え、前記ノイズ・モニタ・コントローラはハイレベルＢＩＳＴまたは外部テスタから信号を受信して制御信号を前記基準電圧ジェネレータおよび前記電圧モニタへ送り、前記基準電圧ジェネレータは一組の基準電圧を前記電圧モニタへ供給してＶＤＤおよびＧＮＤのノイズ・レベルを決定し、ノイズ・データがラッチされて前記メモリへ格納される上記（１）記載のシステム。
（１８）測定周期がクロック・サイクル・タイムの倍数で調整されて中間周波ノイズ・データおよび低周波ノイズ・データを収集する上記（１７）記載のシステム。
（１９）制御線およびデータ線がコア内のそれぞれのＮＡＵへ経路指定され、測定されたノイズ・データがそれぞれのＮＡＵにラッチされて順次スキャンされる上記（１）記載のシステム。
（２０）複数のＮＡＵがローカル電源ノイズを測定し、基準電圧がローカル組込自己診断テスト・ユニットＬＢＩＳＴによって生成される、コアのためのメモリ内ノイズ監視システムを含む上記（１）記載のシステム。
（２１）オンチップに製造され、前記チップのマクロまたはコア内部の前記チップ上のノイズを測定する、前記チップ上のＶＬＳＩ回路のためのノイズ・アナライザ・ユニット（ＮＡＵ）であって、前記オンチップ・ノイズ・アナライザ・ユニット（ＮＡＵ）は、前記チップ上の信号線または電源電圧線または接地電圧線のノイズ特性を測定し、より高いレベルの組込自己診断テスト（ＢＩＳＴ）ユニットもしくは外部テスタによって制御され、
基準電圧源と、ノイズ監視デバイスと、ノイズ・データ・ラッチとを備え、前記電源電圧（ＶＤＤ）および接地電圧（ＧＮＤ）は前記ノイズ監視デバイスによって監視されて前記基準電圧と比較され、前記基準電圧は第１の制御信号によって制御され、出力データは第２の制御信号の受信と同時にラッチされるノイズ・アナライザ・ユニット。
（２２）前記基準電圧を供給する基準電圧ジェネレータをさらに備える上記（２１）記載のノイズ・アナライザ・ユニット。
（２３）前記ＮＡＵはＶＤＤおよび接地間の電圧差を測定する上記（２１）記載のノイズ・アナライザ・ユニット。
（２４）前記ノイズ監視デバイスは、ノイズ・パルス出力ＮＰを生成する電源ノイズ・モニタ（ＳＮＭ）と、接地ノイズ・モニタ（ＧＮＭ）と、２つの電圧基準レベル（Ｖref1およびＶref2）と、２つのサンプリング・ラッチ（Ｓ／Ｌ１およびＳ／Ｌ２）とを有し、前記電源電圧ＶＤＤは前記ＳＮＭによって監視されて前記基準電圧Ｖref1と比較評価され、前記接地電圧ＧＮＤは前記ＧＮＭによって監視されて前記基準電圧Ｖref2と比較評価され、前記ＳＮＭによって生成された電源電圧ノイズ・パルスが前記ラッチＳ／Ｌ１によってサンプリングされ、前記ＧＮＭによって生成された接地ノイズ・パルスが前記ラッチＳ／Ｌ２によってサンプリングされる上記（２１）記載のノイズ・アナライザ・ユニット。
（１）チップ上のＶＬＳＩ回路のための階層電源ノイズ監視システムであって、オンチップに製造され、前記チップ上のノイズを測定し、前記チップ中のマクロおよびコアの内部に効果的に分散された複数のノイズ・アナライザ・ユニット（ＮＡＵ）を備え、それぞれのオンチップ・ノイズ・アナライザ・ユニット（ＮＡＵ）は前記チップ上の信号線または電源電圧線または接地電圧線のノイズ特性を測定し、それぞれのＮＡＵはより高いレベルの組込自己診断テスト（ＢＩＳＴ）ユニットもしくは外部テスタによって制御されるシステム。
（２）それぞれのＮＡＵは基準電圧源と、ノイズ監視デバイスと、ノイズ・データ・ラッチとを有し、前記電源電圧（ＶＤＤ）および接地電圧（ＧＮＤ）は前記ノイズ監視デバイスによって監視されて前記基準電圧と比較され、前記基準電圧は第１の制御信号によって制御され、出力データは第２の制御信号の受信と同時にラッチされる上記（１）記載のシステム。
（３）それぞれのＮＡＵが前記基準電圧を供給する基準電圧ジェネレータを有する上記（２）記載のシステム。
（４）複数のＮＡＵ間で共用され、前記基準電圧を供給する外部共用基準電圧ジェネレータを有する上記（２）記載のシステム。
（５）ＶＤＤおよび接地間の電圧差が測定される上記（２）記載のシステム。
（６）それぞれのノイズ監視デバイスは、ノイズ・パルス出力ＮＰを生成する電源ノイズ・モニタ（ＳＮＭ）と、接地ノイズ・モニタ（ＧＮＭ）と、２つの電圧基準レベル（Ｖref1およびＶref2）と、２つのサンプリング・ラッチ（Ｓ／Ｌ１およびＳ／Ｌ２）とを有し、前記電源電圧ＶＤＤは前記ＳＮＭによって監視されて前記基準電圧Ｖref1と比較評価され、前記接地電圧ＧＮＤは前記ＧＮＭによって監視されて前記基準電圧Ｖref2と比較評価され、前記ＳＮＭによって生成された電源電圧ノイズ・パルスが前記ラッチＳ／Ｌ１によってサンプリングされ、前記ＧＮＭによって生成された接地ノイズ・パルスが前記ラッチＳ／Ｌ２によってサンプリングされる上記（２）記載のシステム。
（７）前記電源ノイズ・モニタＳＮＭはインバータとして接続された強ｐＭＯＳデバイスおよび弱ｎＭＯＳデバイスを有し、前記ｐＭＯＳデバイスのソースおよびボディがＶref1へ接続され、前記ｎＭＯＳデバイスのソースおよびボディがＧＮＤへ接続され、前記ｐＭＯＳデバイスおよびｎＭＯＳデバイスのゲートがＶＤＤへ接続され、前記ｐＭＯＳデバイスおよびｎＭＯＳデバイスのドレインが前記ノイズ・パルス出力ＮＰへ接続され、Ｖ’ref1＝Ｖref1−Ｖthp でありＶthp は前記ｐＭＯＳデバイスのしきい電圧であると定義することにより、前記ＶＤＤ入力がＶ’ref1より高い場合、前記ｐＭＯＳデバイスがオフになり、前記ｎＭＯＳデバイスがオンになり、前記ＮＰ出力がＧＮＤになり、ＶＤＤがＶ’ref1以下に降下する場合、前記ｐＭＯＳデバイスが弱反転から強反転へ切り換わることによってオンになり、前記ｐＭＯＳデバイスが前記ｎＭＯＳデバイスに対してオーバーパワーとなるように構成されているために前記ＮＰ出力がＶref1に変わる上記（６）記載のシステム。
（８）前記基準電圧Ｖref1のレベルが調整されるとき、ＮＰは領域Ａでは常に１（ハイ）であり、領域Ｃでは常に０（ロー）であり、領域Ｂでは０および１間を変動するという３つの異なった領域Ａ，Ｂ，Ｃのうちの１つの領域において前記ＳＮＭ出力ＮＰが生成され、Ｖ’ref1＝Ｖref1−Ｖthp が最大電源電圧ＶＤＤmax より大きいとき、前記出力ＮＰは領域Ａにとどまって常に１であり、Ｖ’ref1が最小電源電圧ＶＤＤmin より小さいとき、前記出力ＮＰは領域Ｃにとどまって常に０であり、前記領域Ａおよび領域Ｂ間の境界を通過してＶref1を掃引させることによってＶＤＤmax が確認され、前記領域Ｂおよび領域Ｃ間の境界を通過してＶref1を掃引させることによってＶＤＤmin が確認され、前記領域Ｂの幅すなわちＶＤＤmax −ＶＤＤmin は、ＶＤＤノイズ変動の範囲を定める上記（７）記載のシステム。
（９）前記電源ノイズ・モニタＳＮＭからのノイズ・パルス出力信号ＮＰは前記サンプリング・ラッチＳ／Ｌ１への入力であり、前記サンプリング・ラッチＳ／Ｌ１は、前記領域Ａ，Ｂ，およびＣ間の境界に達したときに書込許可信号をトリガし、前記書込許可信号は前記境界での対応するＶref1レベルに基づいてメモリへＶＤＤmax 値およびＶＤＤmin 値を記録することを可能にする上記（８）記載のシステム。
（１０）前記領域ＡおよびＢ間の境界と、前記領域ＢおよびＣ間の境界とを検出して記録するセット−リセット・サンプリング・ラッチを有し、前記電源ノイズ・モニタＳＮＭの出力ＮＰは２つのセット−リセット・サンプリング・ラッチＳＲ−１，ＳＲ−２へのＳＥＴ入力を構成し、前記２つのセット−リセット・サンプリング・ラッチの出力は２つのＡＮＤゲートＡＮＤ１，ＡＮＤ２への入力であり、第１のＡＮＤゲートＡＮＤ１への第２の入力は、段階的に上方へ調整される第１の基準信号であり、第２のＡＮＤゲートＡＮＤ２への第２の入力は、段階的に下方へ調整される第２の基準信号であり、前記第１のＡＮＤゲートＡＮＤ１はＶＤＤmin 書込許可信号を生成し、前記第２のＡＮＤゲートＡＮＤ２はＶＤＤmax 書込許可信号を生成する上記（９）記載のシステム。
（１１）ＶＤＤmax を検出するために、Ｖ’ref1＞＞ＶＤＤmax でありＮＰが領域Ａで常に１である１（ハイ）へ前記基準電圧Ｖref1が最初にセットされ、Ｖ’ref1が段階的に下方へ調整されてＶＤＤmax をちょうど下回るときに最初の０パルスが前記出力ＮＰ上に現れ、０の最初の出現は、ラッチイネーブル信号をトリガして前記領域ＡおよびＢ間の境界に対応するＶref1b_max すなわちＶ’ref1b_max ＋Ｖthp のレベルを記録し、Ｖref1b のステップ・サイズがΔＶの場合、ＶＤＤmax が（Ｖref1b_max ＋ΔＶ−Ｖthp ）と（Ｖref1b_max −Ｖthp ）との平均＝［Ｖref1b_max −Ｖthp ＋（ΔＶ／２）］に近似する上記（８）記載のシステム。
（１２）ＶＤＤmin を検出するために、Ｖ’ref1＜＜ＶＤＤmin でありＮＰが領域Ｃで常に０である０（ロー）へ前記基準電圧Ｖref1が最初にセットされ、Ｖ’ref1が段階的に上方へ調整されてＶＤＤmin をちょうど上回るとき、最初の１パルスが前記出力ノードＮＰ上に現れ、１の最初の出現はラッチイネーブル信号をトリガして前記領域ＢおよびＣ間の境界に対応するＶref1b_min すなわちＶ’ref1b_min ＋Ｖthp のレベルを記録し、Ｖref1のステップ・サイズがΔＶの場合、ＶＤＤmin は（Ｖref1b_min −ΔＶ−Ｖthp ）と（Ｖref1b_min −Ｖthp ）との平均＝［Ｖref1b_min −Ｖthp −（ΔＶ／２）］に近似する上記（８）記載のシステム。
（１３）前記接地ノイズ・モニタＧＮＭはインバータとして接続された強ｎＭＯＳデバイスおよび弱ｐＭＯＳデバイスを有し、前記ｐＭＯＳデバイスのソースおよびボディがＶＤＤへ接続され、前記ｎＭＯＳデバイスのソースおよびボディがＶref2へ接続され、前記ｐＭＯＳデバイスおよびｎＭＯＳデバイスのゲートがＧＮＤへ接続され、前記ｐＭＯＳデバイスおよびｎＭＯＳデバイスのドレインがノイズ・パルス出力ＮＰへ接続され、前記ｎＭＯＳデバイスは前記ｐＭＯＳデバイスより強い駆動電力を有するよう構成され、Ｖ’ref2＝Ｖref2＋Ｖthn でありＶthn は前記ｎＭＯＳデバイスのしきい電圧であると定義することにより、前記ＧＮＤ入力がＶ’ref2より低い場合、前記ｎＭＯＳデバイスがオフになり、前記ｐＭＯＳデバイスがオンになり、前記ＮＰ出力がＶＤＤになり、ＧＮＤがＶ’ref2を超える場合、前記ｎＭＯＳデバイスが弱反転から強反転へ切り換わることによってオンになり、前記ｎＭＯＳデバイスが前記ｐＭＯＳデバイスに対してオーバーパワーになるように構成されているために前記ＮＰ出力がＶref2に変わる上記（６）記載のシステム。
（１４）前記基準電圧Ｖref2のレベルが調整されるとき、ＮＰは領域Ａでは常に１（ハイ）であり、領域Ｃでは常に０（ロー）であり、領域Ｂでは０および１間を変動するという３つの異なった領域Ａ，Ｂ，Ｃのうちの１つの領域において前記ＧＮＭ出力ＮＰが生成され、Ｖ’ref2＝Ｖref2＋Ｖthn が最大接地電圧ＧＮＤmax より大きいとき、前記出力ＮＰは領域Ａにとどまって１であり、Ｖ’ref2が最小接地電圧ＧＮＤmin より小さいとき、前記出力ＮＰは領域Ｃにとどまって０であり、前記領域Ａおよび領域Ｂ間の境界を通過してＶref2を掃引させることによってＧＮＤmax が確認され、前記領域Ｂおよび領域Ｃ間の境界を通過してＶref2を掃引させることによってＧＮＤmin が確認され、前記領域Ｂの幅すなわちＧＮＤmax −ＧＮＤmin は、ＧＮＤノイズ変動の範囲を定める上記（１３）記載のシステム。
（１５）ＧＮＤmax を検出するために、Ｖ’ref2＞＞ＧＮＤmax でありＮＰが領域Ａで常に１である１（ハイ）へ前記基準電圧Ｖref2が最初にセットされ、Ｖ’ref2が段階的に下方へ調整されてＧＮＤmax をちょうど下回るときに最初の０パルスが前記出力ノードＮＰ上に現れ、０の最初の出現は、ラッチイネーブル信号をトリガして前記領域ＡおよびＢ間の境界に対応するＶref2b_max すなわちＶ’ref2b_max −Ｖthn のレベルを記録し、Ｖref2のステップ・サイズがΔＶの場合、ＧＮＤmax が（Ｖref2b_max ＋ΔＶ＋Ｖthn ）と（Ｖref2b_max ＋Ｖthn ）との平均＝［Ｖref2b_max ＋Ｖthn ＋（ΔＶ／２）］に近似する上記（１４）記載のシステム。
（１６）ＧＮＤmin を検出するために、Ｖ’ref2＜＜ＧＮＤmin でありＮＰが領域Ｃで常に０である０（ロー）へ前記基準電圧Ｖref2が最初にセットされ、Ｖ’ref2が段階的に上方へ調整されてＧＮＤmin をちょうど上回るとき、最初の１パルスが前記出力ノードＮＰ上に現れ、１の最初の出現はラッチイネーブル信号をトリガして前記領域ＢおよびＣ間の境界に対応するＶref2b_min すなわちＶ’ref2b_min −Ｖthn のレベルを記録し、Ｖref2のステップ・サイズがΔＶの場合、ＧＮＤmin は（Ｖref2b_min −ΔＶ＋Ｖthn ）と（Ｖref2b_min ＋Ｖthn ）との平均＝［Ｖref2b_min ＋Ｖthn −（ΔＶ／２）］に近似する上記（１４）記載のシステム。
（１７）ノイズ・モニタ・コントローラと、基準電圧ジェネレータと、電圧モニタおよびノイズレベル・ラッチと、メモリとをさらに備え、前記ノイズ・モニタ・コントローラはハイレベルＢＩＳＴまたは外部テスタから信号を受信して制御信号を前記基準電圧ジェネレータおよび前記電圧モニタへ送り、前記基準電圧ジェネレータは一組の基準電圧を前記電圧モニタへ供給してＶＤＤおよびＧＮＤのノイズ・レベルを決定し、ノイズ・データがラッチされて前記メモリへ格納される上記（１）記載のシステム。
（１８）測定周期がクロック・サイクル・タイムの倍数で調整されて中間周波ノイズ・データおよび低周波ノイズ・データを収集する上記（１７）記載のシステム。
（１９）制御線およびデータ線がコア内のそれぞれのＮＡＵへ経路指定され、測定されたノイズ・データがそれぞれのＮＡＵにラッチされて順次スキャンされる上記（１）記載のシステム。
（２０）複数のＮＡＵがローカル電源ノイズを測定し、基準電圧がローカル組込自己診断テスト・ユニットＬＢＩＳＴによって生成される、コアのためのメモリ内ノイズ監視システムを含む上記（１）記載のシステム。
（２１）オンチップに製造され、前記チップのマクロまたはコア内部の前記チップ上のノイズを測定する、前記チップ上のＶＬＳＩ回路のためのノイズ・アナライザ・ユニット（ＮＡＵ）であって、前記オンチップ・ノイズ・アナライザ・ユニット（ＮＡＵ）は、前記チップ上の信号線または電源電圧線または接地電圧線のノイズ特性を測定し、より高いレベルの組込自己診断テスト（ＢＩＳＴ）ユニットもしくは外部テスタによって制御され、
基準電圧源と、ノイズ監視デバイスと、ノイズ・データ・ラッチとを備え、前記電源電圧（ＶＤＤ）および接地電圧（ＧＮＤ）は前記ノイズ監視デバイスによって監視されて前記基準電圧と比較され、前記基準電圧は第１の制御信号によって制御され、出力データは第２の制御信号の受信と同時にラッチされるノイズ・アナライザ・ユニット。
（２２）前記基準電圧を供給する基準電圧ジェネレータをさらに備える上記（２１）記載のノイズ・アナライザ・ユニット。
（２３）前記ＮＡＵはＶＤＤおよび接地間の電圧差を測定する上記（２１）記載のノイズ・アナライザ・ユニット。
（２４）前記ノイズ監視デバイスは、ノイズ・パルス出力ＮＰを生成する電源ノイズ・モニタ（ＳＮＭ）と、接地ノイズ・モニタ（ＧＮＭ）と、２つの電圧基準レベル（Ｖref1およびＶref2）と、２つのサンプリング・ラッチ（Ｓ／Ｌ１およびＳ／Ｌ２）とを有し、前記電源電圧ＶＤＤは前記ＳＮＭによって監視されて前記基準電圧Ｖref1と比較評価され、前記接地電圧ＧＮＤは前記ＧＮＭによって監視されて前記基準電圧Ｖref2と比較評価され、前記ＳＮＭによって生成された電源電圧ノイズ・パルスが前記ラッチＳ／Ｌ１によってサンプリングされ、前記ＧＮＭによって生成された接地ノイズ・パルスが前記ラッチＳ／Ｌ２によってサンプリングされる上記（２１）記載のノイズ・アナライザ・ユニット。
１０ ノイズ・アナライザ・ユニット（ＮＡＵ）
１２ 基準電圧ジェネレータ
１４ ノイズ監視デバイス
１６ ノイズ・データ・ラッチ
１８ 調整電源
３２ ｐＭＯＳデバイス
３４ ｎＭＯＳデバイス
３００，４００ ＳＯＣノイズ・アナライザ・プロトコル
３１０，４１０ データ線
３２０，４２０ 制御線
３３０，４３０ グローバルＢＩＳＴユニットＧＢＩＳＴ
３４０ メモリ・バッファ
３５０，４５０ ローカル組込自己診断テスト・ユニットＬＢＩＳＴ
４６０ メモリ・コア
１２ 基準電圧ジェネレータ
１４ ノイズ監視デバイス
１６ ノイズ・データ・ラッチ
１８ 調整電源
３２ ｐＭＯＳデバイス
３４ ｎＭＯＳデバイス
３００，４００ ＳＯＣノイズ・アナライザ・プロトコル
３１０，４１０ データ線
３２０，４２０ 制御線
３３０，４３０ グローバルＢＩＳＴユニットＧＢＩＳＴ
３４０ メモリ・バッファ
３５０，４５０ ローカル組込自己診断テスト・ユニットＬＢＩＳＴ
４６０ メモリ・コア
Claims (24)
- チップ上のＶＬＳＩ回路のための階層電源ノイズ監視システムであって、
オンチップに製造され、前記チップ上のノイズを測定し、前記チップ中のマクロおよびコアの内部に効果的に分散された複数のノイズ・アナライザ・ユニット（ＮＡＵ）を備え、
それぞれのオンチップ・ノイズ・アナライザ・ユニット（ＮＡＵ）は前記チップ上の信号線または電源電圧線または接地電圧のノイズ特性を測定し、それぞれのＮＡＵはより高いレベルの組込自己診断テスト（ＢＩＳＴ）ユニットもしくは外部テスタによって制御されるシステム。 - それぞれのＮＡＵは基準電圧源と、ノイズ監視デバイスと、ノイズ・データ・ラッチとを有し、前記電源電圧（ＶＤＤ）および接地電圧（ＧＮＤ）は前記ノイズ監視デバイスによって監視されて前記基準電圧と比較され、前記基準電圧は第１の制御信号によって制御され、出力データは第２の制御信号の受信と同時にラッチされる請求項１記載のシステム。
- それぞれのＮＡＵが前記基準電圧を供給する基準電圧ジェネレータを有する請求項２記載のシステム。
- 複数のＮＡＵ間で共用され、前記基準電圧を供給する外部共用基準電圧ジェネレータを有する請求項２記載のシステム。
- ＶＤＤおよび接地間の電圧差が測定される請求項２記載のシステム。
- それぞれのノイズ監視デバイスは、ノイズ・パルス出力ＮＰを生成する電源ノイズ・モニタ（ＳＮＭ）と、接地ノイズ・モニタ（ＧＮＭ）と、２つの電圧基準レベル（Ｖref1およびＶref2）と、２つのサンプリング・ラッチ（Ｓ／Ｌ１およびＳ／Ｌ２）とを有し、前記電源電圧ＶＤＤは前記ＳＮＭによって監視されて前記基準電圧Ｖref1と比較評価され、前記接地電圧ＧＮＤは前記ＧＮＭによって監視されて前記基準電圧Ｖref2と比較評価され、前記ＳＮＭによって生成された電源電圧ノイズ・パルスが前記ラッチＳ／Ｌ１によってサンプリングされ、前記ＧＮＭによって生成された接地ノイズ・パルスが前記ラッチＳ／Ｌ２によってサンプリングされる請求項２記載のシステム。
- 前記電源ノイズ・モニタＳＮＭはインバータとして接続された強ｐＭＯＳデバイスおよび弱ｎＭＯＳデバイスを有し、前記ｐＭＯＳデバイスのソースおよびボディがＶref1へ接続され、前記ｎＭＯＳデバイスのソースおよびボディがＧＮＤへ接続され、前記ｐＭＯＳデバイスおよびｎＭＯＳデバイスのゲートがＶＤＤへ接続され、前記ｐＭＯＳデバイスおよびｎＭＯＳデバイスのドレインが前記ノイズ・パルス出力ＮＰへ接続され、Ｖ’ref1＝Ｖref1−Ｖthp でありＶthp は前記ｐＭＯＳデバイスのしきい電圧であると定義することにより、前記ＶＤＤ入力がＶ’ref1より高い場合、前記ｐＭＯＳデバイスがオフになり、前記ｎＭＯＳデバイスがオンになり、前記ＮＰ出力がＧＮＤになり、ＶＤＤがＶ’ref1以下に降下する場合、前記ｐＭＯＳデバイスが弱反転から強反転へ切り換わることによってオンになり、前記ｐＭＯＳデバイスが前記ｎＭＯＳデバイスに対してオーバーパワーとなるように構成されているために前記ＮＰ出力がＶref1に変わる請求項６記載のシステム。
- 前記基準電圧Ｖref1のレベルが調整されるとき、ＮＰは領域Ａでは常に１（ハイ）であり、領域Ｃでは常に０（ロー）であり、領域Ｂでは０および１間を変動するという３つの異なった領域Ａ，Ｂ，Ｃのうちの１つの領域において前記ＳＮＭ出力ＮＰが生成され、Ｖ’ref1＝Ｖref1−Ｖthp が最大電源電圧ＶＤＤmax より大きいとき、前記出力ＮＰは領域Ａにとどまって常に１であり、Ｖ’ref1が最小電源電圧ＶＤＤmin より小さいとき、前記出力ＮＰは領域Ｃにとどまって常に０であり、前記領域Ａおよび領域Ｂ間の境界を通過してＶref1を掃引させることによってＶＤＤmax が確認され、前記領域Ｂおよび領域Ｃ間の境界を通過してＶref1を掃引させることによってＶＤＤmin が確認され、前記領域Ｂの幅すなわちＶＤＤmax −ＶＤＤmin は、ＶＤＤノイズ変動の範囲を定める請求項７記載のシステム。
- 前記電源ノイズ・モニタＳＮＭからのノイズ・パルス出力信号ＮＰは前記サンプリング・ラッチＳ／Ｌ１への入力であり、前記サンプリング・ラッチＳ／Ｌ１は、前記領域Ａ，Ｂ，およびＣ間の境界に達したときに書込許可信号をトリガし、前記書込許可信号は前記境界での対応するＶref1レベルに基づいてメモリへＶＤＤmax 値およびＶＤＤmin 値を記録することを可能にする請求項８記載のシステム。
- 前記領域ＡおよびＢ間の境界と、前記領域ＢおよびＣ間の境界とを検出して記録するセット−リセット・サンプリング・ラッチを有し、前記電源ノイズ・モニタＳＮＭの出力ＮＰは２つのセット−リセット・サンプリング・ラッチＳＲ−１，ＳＲ−２へのＳＥＴ入力を構成し、前記２つのセット−リセット・サンプリング・ラッチの出力は２つのＡＮＤゲートＡＮＤ１，ＡＮＤ２への入力であり、第１のＡＮＤゲートＡＮＤ１への第２の入力は、段階的に上方へ調整される第１の基準信号であり、第２のＡＮＤゲートＡＮＤ２への第２の入力は、段階的に下方へ調整される第２の基準信号であり、前記第１のＡＮＤゲートＡＮＤ１はＶＤＤmin 書込許可信号を生成し、前記第２のＡＮＤゲートＡＮＤ２はＶＤＤmax 書込許可信号を生成する請求項９記載のシステム。
- ＶＤＤmax を検出するために、Ｖ’ref1＞＞ＶＤＤmax でありＮＰが領域Ａで常に１である１（ハイ）へ前記基準電圧Ｖref1が最初にセットされ、Ｖ’ref1が段階的に下方へ調整されてＶＤＤmax をちょうど下回るときに最初の０パルスが前記出力ＮＰ上に現れ、０の最初の出現は、ラッチイネーブル信号をトリガして前記領域ＡおよびＢ間の境界に対応するＶref1b_max すなわちＶ’ref1b_max ＋Ｖthp のレベルを記録し、Ｖref1b のステップ・サイズがΔＶの場合、ＶＤＤmax が（Ｖref1b_max ＋ΔＶ−Ｖthp ）と（Ｖref1b_max −Ｖthp ）との平均＝［Ｖref1b_max −Ｖthp ＋（ΔＶ／２）］に近似する請求項８記載のシステム。
- ＶＤＤmin を検出するために、Ｖ’ref1＜＜ＶＤＤmin でありＮＰが領域Ｃで常に０である０（ロー）へ前記基準電圧Ｖref1が最初にセットされ、Ｖ’ref1が段階的に上方へ調整されてＶＤＤmin をちょうど上回るとき、最初の１パルスが前記出力ノードＮＰ上に現れ、１の最初の出現はラッチイネーブル信号をトリガして前記領域ＢおよびＣ間の境界に対応するＶref1b_min すなわちＶ’ref1b_min ＋Ｖthp のレベルを記録し、Ｖref1のステップ・サイズがΔＶの場合、ＶＤＤmin は（Ｖref1b_min −ΔＶ−Ｖthp ）と（Ｖref1b_min −Ｖthp ）との平均＝［Ｖref1b_min −Ｖthp −（ΔＶ／２）］に近似する請求項８記載のシステム。
- 前記接地ノイズ・モニタＧＮＭはインバータとして接続された強ｎＭＯＳデバイスおよび弱ｐＭＯＳデバイスを有し、前記ｐＭＯＳデバイスのソースおよびボディがＶＤＤへ接続され、前記ｎＭＯＳデバイスのソースおよびボディがＶref2へ接続され、前記ｐＭＯＳデバイスおよびｎＭＯＳデバイスのゲートがＧＮＤへ接続され、前記ｐＭＯＳデバイスおよびｎＭＯＳデバイスのドレインがノイズ・パルス出力ＮＰへ接続され、前記ｎＭＯＳデバイスは前記ｐＭＯＳデバイスより強い駆動電力を有するよう構成され、Ｖ’ref2＝Ｖref2＋Ｖthn でありＶthn は前記ｎＭＯＳデバイスのしきい電圧であると定義することにより、前記ＧＮＤ入力がＶ’ref2より低い場合、前記ｎＭＯＳデバイスがオフになり、前記ｐＭＯＳデバイスがオンになり、前記ＮＰ出力がＶＤＤになり、ＧＮＤがＶ’ref2を超える場合、前記ｎＭＯＳデバイスが弱反転から強反転へ切り換わることによってオンになり、前記ｎＭＯＳデバイスが前記ｐＭＯＳデバイスに対してオーバーパワーになるように構成されているために前記ＮＰ出力がＶref2に変わる請求項６記載のシステム。
- 前記基準電圧Ｖref2のレベルが調整されるとき、ＮＰは領域Ａでは常に１（ハイ）であり、領域Ｃでは常に０（ロー）であり、領域Ｂでは０および１間を変動するという３つの異なった領域Ａ，Ｂ，Ｃのうちの１つの領域において前記ＧＮＭ出力ＮＰが生成され、Ｖ’ref2＝Ｖref2＋Ｖthn が最大接地電圧ＧＮＤmax より大きいとき、前記出力ＮＰは領域Ａにとどまって１であり、Ｖ’ref2が最小接地電圧ＧＮＤmin より小さいとき、前記出力ＮＰは領域Ｃにとどまって０であり、前記領域Ａおよび領域Ｂ間の境界を通過してＶref2を掃引させることによってＧＮＤmax が確認され、前記領域Ｂおよび領域Ｃ間の境界を通過してＶref2を掃引させることによってＧＮＤmin が確認され、前記領域Ｂの幅すなわちＧＮＤmax −ＧＮＤmin は、ＧＮＤノイズ変動の範囲を定める請求項１３記載のシステム。
- ＧＮＤmax を検出するために、Ｖ’ref2＞＞ＧＮＤmax でありＮＰが領域Ａで常に１である１（ハイ）へ前記基準電圧Ｖref2が最初にセットされ、Ｖ’ref2が段階的に下方へ調整されてＧＮＤmax をちょうど下回るときに最初の０パルスが前記出力ノードＮＰ上に現れ、０の最初の出現は、ラッチイネーブル信号をトリガして前記領域ＡおよびＢ間の境界に対応するＶref2b_max すなわちＶ’ref2b_max −Ｖthn のレベルを記録し、Ｖref2のステップ・サイズがΔＶの場合、ＧＮＤmax が（Ｖref2b_max ＋ΔＶ＋Ｖthn ）と（Ｖref2b_max ＋Ｖthn ）との平均＝［Ｖref2b_max ＋Ｖthn ＋（ΔＶ／２）］に近似する請求項１４記載のシステム。
- ＧＮＤmin を検出するために、Ｖ’ref2＜＜ＧＮＤmin でありＮＰが領域Ｃで常に０である０（ロー）へ前記基準電圧Ｖref2が最初にセットされ、Ｖ’ref2が段階的に上方へ調整されてＧＮＤmin をちょうど上回るとき、最初の１パルスが前記出力ノードＮＰ上に現れ、１の最初の出現はラッチイネーブル信号をトリガして前記領域ＢおよびＣ間の境界に対応するＶref2b_min すなわちＶ’ref2b_min −Ｖthn のレベルを記録し、Ｖref2のステップ・サイズがΔＶの場合、ＧＮＤmin は（Ｖref2b_min −ΔＶ＋Ｖthn ）と（Ｖref2b_min ＋Ｖthn ）との平均＝［Ｖref2b_min ＋Ｖthn −（ΔＶ／２）］に近似する請求項１４記載のシステム。
- ノイズ・モニタ・コントローラと、基準電圧ジェネレータと、電圧モニタおよびノイズレベル・ラッチと、メモリとをさらに備え、前記ノイズ・モニタ・コントローラはハイレベルＢＩＳＴまたは外部テスタから信号を受信して制御信号を前記基準電圧ジェネレータおよび前記電圧モニタへ送り、前記基準電圧ジェネレータは一組の基準電圧を前記電圧モニタへ供給してＶＤＤおよびＧＮＤのノイズ・レベルを決定し、ノイズ・データがラッチされて前記メモリへ格納される請求項１記載のシステム。
- 測定周期がクロック・サイクル・タイムの倍数で調整されて中間周波ノイズ・データおよび低周波ノイズ・データを収集する請求項１７記載のシステム。
- 制御線およびデータ線がコア内のそれぞれのＮＡＵへ経路指定され、測定されたノイズ・データがそれぞれのＮＡＵにラッチされて順次スキャンされる請求項１記載のシステム。
- 複数のＮＡＵがローカル電源ノイズを測定し、基準電圧がローカル組込自己診断テスト・ユニットＬＢＩＳＴによって生成される、コアのためのメモリ内ノイズ監視システムを含む請求項１記載のシステム。
- オンチップに製造され、前記チップのマクロまたはコア内部の前記チップ上のノイズを測定する、前記チップ上のＶＬＳＩ回路のためのノイズ・アナライザ・ユニット（ＮＡＵ）であって、
前記オンチップ・ノイズ・アナライザ・ユニット（ＮＡＵ）は、前記チップ上の信号線または電源電圧線または接地電圧のノイズ特性を測定し、より高いレベルの組込自己診断テスト（ＢＩＳＴ）ユニットもしくは外部テスタによって制御され、
基準電圧源と、ノイズ監視デバイスと、ノイズ・データ・ラッチとを備え、前記電源電圧（ＶＤＤ）および接地電圧（ＧＮＤ）は前記ノイズ監視デバイスによって監視されて前記基準電圧と比較され、前記基準電圧は第１の制御信号によって制御され、出力データは第２の制御信号の受信と同時にラッチされるノイズ・アナライザ・ユニット。 - 前記基準電圧を供給する基準電圧ジェネレータをさらに備える請求項２１記載のノイズ・アナライザ・ユニット。
- 前記ＮＡＵはＶＤＤおよび接地間の電圧差を測定する請求項２１記載のノイズ・アナライザ・ユニット。
- 前記ノイズ監視デバイスは、ノイズ・パルス出力ＮＰを生成する電源ノイズ・モニタ（ＳＮＭ）と、接地ノイズ・モニタ（ＧＮＭ）と、２つの電圧基準レベル（Ｖref1およびＶref2）と、２つのサンプリング・ラッチ（Ｓ／Ｌ１およびＳ／Ｌ２）とを有し、前記電源電圧ＶＤＤは前記ＳＮＭによって監視されて前記基準電圧Ｖref1と比較評価され、前記接地電圧ＧＮＤは前記ＧＮＭによって監視されて前記基準電圧Ｖref2と比較評価され、前記ＳＮＭによって生成された電源電圧ノイズ・パルスが前記ラッチＳ／Ｌ１によってサンプリングされ、前記ＧＮＭによって生成された接地ノイズ・パルスが前記ラッチＳ／Ｌ２によってサンプリングされる請求項２１記載のノイズ・アナライザ・ユニット。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/334,312 US6823293B2 (en) | 2002-12-31 | 2002-12-31 | Hierarchical power supply noise monitoring device and system for very large scale integrated circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004212387A true JP2004212387A (ja) | 2004-07-29 |
| JP3953459B2 JP3953459B2 (ja) | 2007-08-08 |
Family
ID=32655020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003413983A Expired - Fee Related JP3953459B2 (ja) | 2002-12-31 | 2003-12-11 | 階層電源ノイズ監視システムおよびノイズ・アナライザ・ユニット |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6823293B2 (ja) |
| JP (1) | JP3953459B2 (ja) |
| CN (1) | CN100411173C (ja) |
| TW (1) | TWI240173B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005020324A1 (ja) * | 2003-08-22 | 2005-03-03 | The New Industry Reserch Organization | 半導体集積回路の雑音検出及び測定回路 |
| JP2008198868A (ja) * | 2007-02-14 | 2008-08-28 | Fujitsu Ltd | 半導体集積回路 |
| JP2008283122A (ja) * | 2007-05-14 | 2008-11-20 | Nec Electronics Corp | ノイズ検出回路 |
| EP2128635A1 (en) | 2008-05-30 | 2009-12-02 | Fujitsu Ltd. | Semiconductor integrated circuit, control method, and information processing apparatus |
| CN109828192A (zh) * | 2017-11-22 | 2019-05-31 | 瑞萨电子株式会社 | 半导体器件和半导体系统 |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6906531B2 (en) * | 2002-10-11 | 2005-06-14 | Dell Products L.P. | Adaptive reference voltage method and system |
| KR20060019556A (ko) * | 2003-05-28 | 2006-03-03 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 집적 회로 디바이스 테스트 방법 및 장치, 집적 회로디바이스 |
| US7000214B2 (en) * | 2003-11-19 | 2006-02-14 | International Business Machines Corporation | Method for designing an integrated circuit having multiple voltage domains |
| JP3902185B2 (ja) * | 2004-03-01 | 2007-04-04 | 日本電気株式会社 | 電源ノイズ測定装置 |
| GB0425800D0 (en) * | 2004-11-24 | 2004-12-22 | Koninkl Philips Electronics Nv | Montoring physical operating parameters of an integrated circuit |
| US7355429B2 (en) * | 2005-03-24 | 2008-04-08 | International Business Machines Corporation | On-chip power supply noise detector |
| US7359811B1 (en) | 2005-06-16 | 2008-04-15 | Altera Corporation | Programmable logic device with power supply noise monitoring |
| US7365548B2 (en) * | 2005-06-16 | 2008-04-29 | Broadcom Corporation | System and method for measuring on-chip supply noise |
| US7250784B2 (en) | 2005-06-29 | 2007-07-31 | Marvell International Ltd. | Integrated systems testing |
| US7439729B2 (en) * | 2005-07-26 | 2008-10-21 | Marvell International Ltd. | Integrated systems testing |
| WO2007091129A1 (en) * | 2006-02-09 | 2007-08-16 | Freescale Semiconductor, Inc. | Device and method for testing a noise immunity characteristic of analog circuits |
| KR100718042B1 (ko) * | 2006-04-06 | 2007-05-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 테스트 방법 |
| JP4769675B2 (ja) * | 2006-09-25 | 2011-09-07 | 富士通株式会社 | 電源ノイズ測定装置，集積回路，および半導体装置 |
| JP5141052B2 (ja) * | 2007-03-08 | 2013-02-13 | 日本電気株式会社 | 電源ノイズ測定回路および測定方法 |
| US7656182B2 (en) * | 2007-03-21 | 2010-02-02 | International Business Machines Corporation | Testing method using a scalable parametric measurement macro |
| JP2009105221A (ja) * | 2007-10-23 | 2009-05-14 | Nec Electronics Corp | 半導体集積回路装置 |
| US7719299B2 (en) * | 2008-04-02 | 2010-05-18 | Texas Instruments Incorporated | Process and temperature insensitive flicker noise monitor circuit |
| CN101377791B (zh) * | 2008-10-10 | 2010-06-02 | 电子科技大学 | 三维NoC噪声仿真系统及其仿真方法 |
| CN101465766B (zh) * | 2008-12-27 | 2011-08-03 | 华为终端有限公司 | 检测网口辐射的方法和装置 |
| JP2011035271A (ja) * | 2009-08-04 | 2011-02-17 | Renesas Electronics Corp | 電圧変動削減回路および半導体装置 |
| JP5538838B2 (ja) * | 2009-11-25 | 2014-07-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8513957B2 (en) | 2010-06-02 | 2013-08-20 | International Business Machines Corporation | Implementing integral dynamic voltage sensing and trigger |
| US8521500B2 (en) * | 2010-08-24 | 2013-08-27 | International Business Machines Corporation | Method and device for measuring integrated circuit power supply noise and calibration of power supply noise analysis models |
| US8866504B2 (en) | 2010-12-13 | 2014-10-21 | International Business Machines Corporation | Determining local voltage in an electronic system |
| CN102590647A (zh) * | 2012-02-22 | 2012-07-18 | 中国电力科学研究院 | 一种电晕笼内的高压直流输电线路可听噪声测量方法 |
| US8953364B2 (en) | 2012-09-18 | 2015-02-10 | Micron Technology, Inc. | Voltage rail noise sensing circuit and method |
| US9530469B2 (en) | 2013-03-15 | 2016-12-27 | Sony Semiconductor Solutions Corporation | Integrated circuit system with non-volatile memory stress suppression and method of manufacture thereof |
| CN104569632B (zh) * | 2013-10-16 | 2017-03-29 | 上海华虹宏力半导体制造有限公司 | 最佳噪声系数的测试方法 |
| CN103546126B (zh) * | 2013-10-28 | 2016-02-03 | 无锡中感微电子股份有限公司 | 一种低噪声延迟电路 |
| US9490808B2 (en) * | 2014-12-01 | 2016-11-08 | Mediatek Inc. | Sensing circuit |
| CN105044623B (zh) * | 2015-08-13 | 2017-09-05 | 北京航空航天大学 | 一种适用于集成电路芯片的片上电源噪声峰值测量系统及其测量方法 |
| KR102342851B1 (ko) | 2015-08-17 | 2021-12-23 | 삼성전자주식회사 | 반도체 칩, 테스트 시스템 및 반도체 칩의 테스트 방법 |
| CN105675045B (zh) * | 2016-01-27 | 2018-03-02 | 安徽容知日新科技股份有限公司 | 一种设备数据的分层采集方法和装置 |
| CN106055831A (zh) * | 2016-06-20 | 2016-10-26 | 张升泽 | 电子芯片的信号绘制方法及系统 |
| WO2017219194A1 (zh) * | 2016-06-20 | 2017-12-28 | 张升泽 | 电子芯片的信号绘制方法及系统 |
| CN106096174A (zh) * | 2016-06-22 | 2016-11-09 | 张升泽 | 电子芯片的噪声绘制方法及系统 |
| WO2017219277A1 (zh) * | 2016-06-22 | 2017-12-28 | 张升泽 | 电子芯片的噪声绘制方法及系统 |
| WO2018000124A1 (zh) * | 2016-06-27 | 2018-01-04 | 张升泽 | 电子芯片的噪声报警方法及系统 |
| CN106055841A (zh) * | 2016-06-30 | 2016-10-26 | 张升泽 | 电子芯片的噪声预处理方法及系统 |
| WO2018014183A1 (zh) * | 2016-07-19 | 2018-01-25 | 张升泽 | 电子芯片的噪声调制方法及系统 |
| CN106597249A (zh) * | 2016-10-10 | 2017-04-26 | 中国电子科技集团公司第五十五研究所 | W波段低噪声功率放大芯片的在片测试系统及测试方法 |
| KR102660729B1 (ko) * | 2016-10-28 | 2024-04-26 | 삼성전자주식회사 | 전원 잡음을 검출하는 불휘발성 메모리 장치 및 그것의 동작 방법 |
| JP6835573B2 (ja) * | 2016-12-27 | 2021-02-24 | 日本電気株式会社 | 電圧調整回路、及び電圧調整方法 |
| CN106990367B (zh) * | 2017-05-22 | 2019-08-06 | 中国电子产品可靠性与环境试验研究所 | SoC片上电源噪声监测系统 |
| US10281527B2 (en) | 2017-06-16 | 2019-05-07 | International Business Machines Corporation | On-chip hardware-controlled window strobing |
| CN111239565B (zh) * | 2020-02-26 | 2022-05-24 | 国网陕西省电力公司电力科学研究院 | 基于分层式去噪模型的充油套管局部放电脉冲信号处理方法及系统 |
| US11637587B2 (en) * | 2021-07-29 | 2023-04-25 | Dell Products L.P. | In situ common-mode noise measurement in high-speed data communication interfaces |
| CN115144664B (zh) * | 2022-09-02 | 2022-11-25 | 苏州纳芯微电子股份有限公司 | 芯片高阻节点噪声测量方法及测量系统 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3774053A (en) * | 1971-12-17 | 1973-11-20 | North American Rockwell | Clamping arrangement for reducing the effects of noise in field effect transistor logic circuits |
| US4857765A (en) * | 1987-11-17 | 1989-08-15 | International Business Machines Corporation | Noise control in an integrated circuit chip |
| US5453713A (en) * | 1992-07-06 | 1995-09-26 | Digital Equipment Corporation | Noise-free analog islands in digital integrated circuits |
| US5550840A (en) * | 1994-01-12 | 1996-08-27 | Lsi Logic Corporation | Noise suppression in large three state busses during test |
| US6628135B2 (en) * | 2001-09-18 | 2003-09-30 | Sun Microsystems, Inc. | Analog-based on-chip voltage sensor |
-
2002
- 2002-12-31 US US10/334,312 patent/US6823293B2/en not_active Expired - Lifetime
-
2003
- 2003-10-30 TW TW092130323A patent/TWI240173B/zh not_active IP Right Cessation
- 2003-12-11 JP JP2003413983A patent/JP3953459B2/ja not_active Expired - Fee Related
- 2003-12-29 CN CNB2003101215943A patent/CN100411173C/zh not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005020324A1 (ja) * | 2003-08-22 | 2005-03-03 | The New Industry Reserch Organization | 半導体集積回路の雑音検出及び測定回路 |
| JP2008198868A (ja) * | 2007-02-14 | 2008-08-28 | Fujitsu Ltd | 半導体集積回路 |
| US7734433B2 (en) | 2007-02-14 | 2010-06-08 | Fujitsu Limited | Semiconductor integrated circuit |
| JP2008283122A (ja) * | 2007-05-14 | 2008-11-20 | Nec Electronics Corp | ノイズ検出回路 |
| EP2128635A1 (en) | 2008-05-30 | 2009-12-02 | Fujitsu Ltd. | Semiconductor integrated circuit, control method, and information processing apparatus |
| JP2009289106A (ja) * | 2008-05-30 | 2009-12-10 | Fujitsu Ltd | 半導体集積回路及びその制御方法、並びに情報処理装置 |
| US7800396B2 (en) | 2008-05-30 | 2010-09-21 | Fujitsu Limited | Semiconductor integrated circuit, control method, and information processing apparatus |
| CN109828192A (zh) * | 2017-11-22 | 2019-05-31 | 瑞萨电子株式会社 | 半导体器件和半导体系统 |
| US11125628B2 (en) | 2017-11-22 | 2021-09-21 | Renesas Electronics Corporation | Semiconductor device and semiconductor system |
| CN109828192B (zh) * | 2017-11-22 | 2023-09-15 | 瑞萨电子株式会社 | 半导体器件和半导体系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040128115A1 (en) | 2004-07-01 |
| TW200422848A (en) | 2004-11-01 |
| TWI240173B (en) | 2005-09-21 |
| CN1514491A (zh) | 2004-07-21 |
| JP3953459B2 (ja) | 2007-08-08 |
| CN100411173C (zh) | 2008-08-13 |
| US6823293B2 (en) | 2004-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3953459B2 (ja) | 階層電源ノイズ監視システムおよびノイズ・アナライザ・ユニット | |
| US10671784B2 (en) | Transient IR-drop waveform measurement system and method for high speed integrated circuit | |
| JP4174167B2 (ja) | 半導体集積回路の故障解析方法および故障解析装置 | |
| US9057761B2 (en) | Sensing supply voltage swings within an integrated circuit | |
| Favalli et al. | Novel design for testability schemes for CMOS ICs | |
| Ghosh et al. | A novel delay fault testing methodology using low-overhead built-in delay sensor | |
| US7768848B2 (en) | On-chip characterization of noise-margins for memory arrays | |
| De Venuto et al. | On-chip test for mixed-signal ASICs using two-mode comparators with bias-programmable reference voltages | |
| US7659749B2 (en) | Pulsed dynamic logic environment metric measurement circuit | |
| US7779376B2 (en) | Operation analysis method of semiconductor integrated circuit | |
| US20150177304A1 (en) | Efficient power supply noise measurement based on timing uncertainty | |
| Singh et al. | Power-aware testing for maximum fault coverage in analog and digital circuits simultaneously | |
| Sehgal et al. | On-chip real-time power supply noise detector | |
| Petrescu et al. | A signal-integrity self-test concept for debugging nanometer CMOS ICs | |
| Hsiao et al. | A built-in parametric timing measurement unit | |
| US8866504B2 (en) | Determining local voltage in an electronic system | |
| JP2009236627A (ja) | 電圧測定装置、集積回路基板、及び、電圧測定方法 | |
| Vrignon et al. | On-chip sampling sensors for high frequency signals measurement: evolution and improvements | |
| CN113113073A (zh) | 一种sram电磁抗扰度的片上测量方法和系统 | |
| JP4592670B2 (ja) | 集積回路素子 | |
| US20230299760A1 (en) | On-die techniques for asynchnorously comparing voltages | |
| KR100614646B1 (ko) | 내장형 전류 감지 회로 및 그것의 전류 테스팅 방법 | |
| Raychowdhury et al. | A novel delay fault testing methodology using on-chip low-overhead delay measurement hardware at strategic probe points | |
| KR20050060902A (ko) | 센스 앰프를 이용한 칩 내부의 전압 강하 측정 회로 | |
| CN106249034A (zh) | 一种用于协同动态电压频率调整系统的片上电压降报警器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20070216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070424 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |