CN1514491A - 超大规模集成电路的分层电源噪声监视器件和系统 - Google Patents

超大规模集成电路的分层电源噪声监视器件和系统 Download PDF

Info

Publication number
CN1514491A
CN1514491A CNA2003101215943A CN200310121594A CN1514491A CN 1514491 A CN1514491 A CN 1514491A CN A2003101215943 A CNA2003101215943 A CN A2003101215943A CN 200310121594 A CN200310121594 A CN 200310121594A CN 1514491 A CN1514491 A CN 1514491A
Authority
CN
China
Prior art keywords
noise
reference voltage
voltage
output
nau
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101215943A
Other languages
English (en)
Other versions
CN100411173C (zh
Inventor
H��H����ʩ��
H·H·陈
L·L-C·许
B·L·季
汪礼康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1514491A publication Critical patent/CN1514491A/zh
Application granted granted Critical
Publication of CN100411173C publication Critical patent/CN100411173C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Dram (AREA)

Abstract

本发明提出了一种用于超大规模集成电路的分层电源噪声监视器件。这种噪声监视器件制作在芯片上，用来测量芯片上的噪声。噪声监视系统包括多个分布在芯片上各个关键之处的片上噪声监视器件。用一噪声分析算法根据这些噪声监视器件采集的噪声数据分析噪声特性，而由一分层噪声监视系统将每个内核的噪声映射给片上系统。

Description

超大规模集成电路的分层电源噪声监视器件和系统
技术领域
本发明一般涉及用于超大规模集成电路的分层电源噪声监视器件和系统。这种噪声监视器件制作在芯片上，用来测量芯片上的噪声。噪声监视系统包括多个分布在芯片上各个关键之处的片上噪声监视器件。一噪声分析算法根据这些噪声监视器件采集的噪声数据分析噪声特性，而一分层噪声监视系统将每个内核(core)的噪声映射给片上系统。
背景技术
低亚微米技术(deep sub-micron technology)的出现已使噪声和信号完整性问题成为关注的焦点。可论证的是抗噪声性问题比其他诸如面积、定时和功率之类的度量标准更为重要，因为如果一个电路有故障，那么无论这个电路多小、运行多快或功耗多小都没有用。因此，为了保持信号完整性，每个电路必须具有一个固有的噪声容限，以允许可能出现的信号恶化。
VLSI系统的噪声问题包括泄漏噪声、电荷共享噪声、串扰噪声、反射噪声和电源噪声。泄漏噪声是由于晶体管的亚阈值电流引起的。电荷共享噪声是由于电荷在电路的内节点和外节点之间重新分配产生的。串扰噪声是相邻布线之间的耦合噪声。反射噪声出现在传输线的每个阻抗不连续点。最后，电源噪声是电源线上的开关噪声，这种噪声随后会耦合给电路的赋值节点(evaluation node)。对于弱阻尼低损耗的网络，电源噪声问题本身可以呈现为慢衰减的瞬态噪声的形式，或者呈现为可能更有害的谐振噪声的形式。随着在低亚微米设计中电源电压和阈值电压不断按比例降低，噪声容限将会变得很小，因此控制电源噪声对于决定超大规模集成(VLSI)电路的性能和可靠性将是关键性的。
电源噪声可以通过对配电网络的电感、电阻和电容建模来模拟[见H.Chen和D.Ling的“低亚微米VLSI芯片设计的电源噪声分析方法”(“Power supply noise analysis methodology for deep-submicron VLSIchip design”，Design Automation Conference，June 1997，pp.638-643)]。然而，没有实际的硬件测量数据很难验证模拟结果的精确性。此外，对于片上系统设计来说，对噪声更为敏感的模拟电路可能具有多个供电电压，这些供电电压必须与数字电路隔离，并且分别分析[见Y.Kashima等人的“AD混合信号LSI内基片噪声的评估方法”(“An evaluation method forsubstrate noise in AD mixed-signal LSIs”，Technical report of IEICE，IDC97-110，August 1997)]。
为了校准模拟模型和提供对电源噪声的更好的估计，可以执行硬件测量，用一个放大电路使模拟噪声波形从芯片内发送到外面的一个外部测试器[见Hamid Partovi和Andrew J.Barber的“数字集成电路内的无噪声的模拟岛”(“Noise-free analog islands in digital integrated circuits”，US PatentNo.5453713)]。然而，这种方法很难实现，因为测量高频噪声所要求的分辨率(resolution)很高以及需要监视的噪声源很多。为了使模拟电路内可能的噪声干扰最小，可用一种采样方法和多个电压比较器将输出发送给一个数字测试器[见H.Aoki、M.Ikeda和K.Asada的“用数字测试器测量电源线内电压波动的片上电压噪声监视器”(“On-chip voltage noise monitorfor measuring voltage bounce in power supply lines using a digital tester”，International Conference on Microelectronic Test Structures，March 2000，pp.112-117)]。
不幸的是，由于使用的是采样电路内的时钟，因此限制了噪声测量的时间分辨率。使用电压比较器也可能由于附加的电压降而引起参考电压的不可靠。
发明内容
因此，本发明的主要目的是提供一种用于超大规模集成电路的分层电源噪声监视器件和系统。该噪声监视器件制作在芯片上，用来测量芯片上的噪声。该噪声监视系统包括多个分布在芯片上各个关键之处的片上噪声监视器件。一噪声分析算法根据这些噪声监视器件采集的噪声数据分析噪声特性，而一分层噪声监视系统将每个内核的噪声映射给片上系统。
附图说明
本领域的技术人员从下面结合附图对本发明的一些实施例的详细说明中可以很容易地理解本发明的超大规模集成电路的分层电源噪声监视器件和系统的上述目的和优点。在这些附图中类似的部分用同样的标号，其中：
图1A为一个噪声分析单元(NAU)的高级电路方框图，包括一个提供参考电压Vref的参考电压发生器、一个噪声监视器件、一个噪声数据锁存器和一个任选的稳压电源。
图1B为另一个噪声分析单元NAU的实施例的高级电路方框图，该单元由一个外部共享参考电压发生器提供共享参考电压Vref。
图1C为第三个噪声分析单元的实施例的高级电路方框图，其中对VDD与GND之间的电压差进行测量。
图2为一个集成噪声监视器件的高级电路方框图，包括一个电源噪声监视器(SNM)、一个接地噪声监视器(GNM)、一个时钟信号和两个电压参考电平(Vref1和Vref2)和两个采样锁存器(S/L1和S/L2)。
图3为电源噪声监视器SNM的电路图和例示波形。
图4例示了在调整参考电压Vref1的电平时在三个不同的区域A、B、C中的一个区域内产生SNM反相器输出NP的情况，NP在区域A内始终为1(高电平)，在区域C内始终为0(低电平)，而在区域B内在0和1之间交替改变。
图5为一个检测和记录区域A与B之间的边界以及区域B与C之间的边界的置位复位(SR)采样锁存器(S/L)的电路图。
图6示出了两个检测VDD噪声边界的参考电压扫描机制。
图7为一个接地噪声监视器GNM的高级电路方框图。
图8为一个噪声监视系统的高级电路方框图，包括一个噪声监视控制器、一个参考电压发生器、一个电压监视器和噪声电平锁存器、一个存储器存储单元。
图9A示出了一个内核A的核内噪声监视系统，其中有多个噪声分析单元NAU测量本地电源噪声。
图9B示出了另一个内核B的核内噪声监视系统的实施例，其中有多个噪声分析单元NAU测量本地电源噪声。
图10A示出了包括6个内核和一个全局内部自测试单元GBIST的片上系统(SOC)噪声分析器草案(protocol)。
图10B示出了SOC噪声分析器草案的另一个实施例，它用一个现有的存储器内核存储噪声数据。
具体实施方式
在本发明中，噪声监视器件制作在芯片上，用来测量芯片上的噪声。一个噪声监视系统包括多个分布在芯片上各个关键之处的这种片上噪声监视器件。一噪声分析算法根据这些噪声监视器件采集的噪声数据分析噪声特性，而一分层噪声监视系统将每个内核的噪声映射给片上系统。
每个宏(macro)的内部设计有一个高分辨率的片上噪声监视器件。并行或依次监视各个宏的噪声，以测量不同的宏之间的噪声干扰。分层噪声监视系统监视和存储每个内核和每个芯片的电源噪声信息，作为内部自测试(BIST)系统的一部分。这种方法可以从芯片级系统进一步扩展到封装级系统，以提供分层式全频谱噪声测试。
(A)片上噪声分析单元和噪声监视器件
片上噪声分析单元(NAU)用来监视芯片上的电源和接地噪声的特性。每个NAU由一个较高级的内部自测试(BIST)单元或一个外部测试器控制，每个NAU测量信号或电源总线中的噪声。
图1A为一个噪声分析单元(NAU)的高级电路方框图，包括一个提供参考电压Vref的参考电压发生器、一个噪声监视器件、一个噪声数据锁存器和一个任选的稳压电源。噪声监视器件14监视电源电压(VDD)和地电压(GND)，将它们与稳压电源18提供的参考电压相比较。这些参考电压由第一控制信号C1控制，而输出数据在接收到第二控制信号C2时锁存。图1B为噪声分析单元NAU的另一个实施例的高级电路方框图，该单元由外部共享参考电压发生器提供一个共享参考电压Vref，从而节约了电路面积和功率。
图1C为噪声分析单元的第三个实施例的高级电路方框图，其中对VDD与GND之间的电压差进行测量。
图2为一个集成噪声监视器件的高级电路方框图，包括一个电源噪声监视器(SNM)、一个接地噪声监视器(GNM)、一个时钟信号、两个电压参考电平(Vref1和Vref2)和两个采样锁存器(S/L1和S/L2)。SNM监视电源电压VDD并且对照参考电压Vref1进行测量。GNM监视地电压GND并且对照参考电压Vref2进行测量。SNM产生的电源噪声脉冲由噪声监视系统内的锁存器S/L1采样，而由GNM产生的接地噪声脉冲由锁存器S/L2采样。
图3为电源噪声监视器SNM的电路示意图和例示性的波形，该电源噪声监视器SNM包括一个强pMOS器件和一个弱nMOS器件，二者连接成一个反相器，其中，pMOS器件的源极和本体接到Vref1上，nMOS器件的源极和本体接到GND上，pMOS和nMOS器件的栅极接到VDD上，而pMOS和nMOS器件的漏极接到噪声脉冲输出NP上。为了提供较强的驱动功率，所述较强的pMOS器件设计成与所述nMOS器件相比具有较宽的沟道、较低的阈值电压或较薄的栅极氧化层。
在定义V’ref1＝Vref1-Vthp的情况下，其中Vthp为该pMOS器件的阈值电压，如果VDD输入高于V’ref1，该pMOS器件就截止，而该nMOS器件导通，因此该NP输出为GND。另一方面，如果VDD降低到低于V’ref1，则该pMOS器件通过从弱反相切换到强反相而导通，并且该NP输出改变为Vref1，因为该pMOS器件设计成能压倒该nMOS器件。
在调整参考电压Vref1的电平时，在图4所示的三个不同的区域A、B、C中的一个区域内产生SNM反相器输出NP，其中，NP在区域A内始终为1(高)，在区域C内始终为0(低)，而在区域B内在0和1之间交替改变。在V’ref1＝Vref1-Vthp大于最大电源电压VDDmax时，输出NP保持在区域A内，并且始终为1。在V’ref1小、于最小电源电压VDDmin时，输出NP保持在区域C内，并且始终为0。这样，VDDmax可以通过穿过区域A与区域B之间的边界扫描Vref1而被识别，而VDDmin可以通过穿过区域B与区域C之间的边界扫描Vref1而被识别。因此，区域B的宽度(图4中的高度)，或者VDDmax-VDDmin，就确定了VDD噪声波动的范围。
电源噪声监视器SNM的噪声脉冲输出信号NP为采样锁存器S/L1的输入(图2和5)，从而在到达区域A、B和C之间的边界时触发写允许信号Enable Write VDDmin和Enable Write VDDmax(图5)。这两个写允许信号还允许根据在边界处的相应的Vre1电平将VDDmax和VDDmin值记录到存储器中。
图5为一个检测和记录区域A和B之间的边界以及区域B和C之间的边界的置位复位(SR)采样锁存器(S/L)的电路图。电源噪声监视器SNM的输出NP形成两个置位复位采样锁存器SR-1、SR-2的SET输入，而它们的输出分别是两个AND门AND1、AND2的输入。第一AND门AND1的第二输入是逐步向上调整的参考信号Increase_Vref1。第二AND门AND2的第二输入是逐步向下调整的参考信号Decrease_Vref1。第一AND门AND1产生写允许信号Enable Write VDDmin，而第二AND门AND2产生写允许信号EnableWrite VDDmax。该SR采样锁存器包括如在下部的放大视图(其中还示出了操作真值表)中所示那样连接的两个NOR门，这个锁存器由SET信号的正边缘触发。
图6示出了检测VDD噪声边界的两个参考电压扫描机制。为了检测VDDmax，参考电压Vref1首先设置为1(高)，其中V’ref1＞＞VDDmax，使得NP始终处在区域A内，为1。随着V’ref1逐步向下调整到刚低于VDDmax，在输出节点NP上就会出现第一个0脉冲。这第一个0的出现触发一个记录与区域A与B之间的边界相应的Vref1b_max或V’ref1b_max+Vthp的电平的锁存器允许信号。如果Vref1的步长为ΔV，则VDDmax可以近似表示为(Vref1b_max+ΔV-Vthp)和(Vref1b_max-Vthp)的平均值，等于[Vref1b_max-Vthp+(ΔV/2)]。
另一方面，为了检测VDDmin，参考电压Vref1首先设置为0(低)，其中V’ref1＜＜VDDmin，使得NP始终处在区域C内，为0。随着V’ref1逐步向上地调整到刚高于VDDmin，在输出节点NP上就会出现第一个1脉冲。这第一个1的出现触发一个记录与区域B与C之间的边界相应的Vref1b_min或V’ref1b_min+Vthp的电平的锁存器允许信号。如果Vref1的步长为ΔV，则VDDmin可以近似表示为(Vref1b_min-ΔV-Vthp)和(Vref1b_min-Vthp)的平均值，等于[Vref1b_min-Vthp-(ΔV/2)]。最后得到的VDD噪声波动的范围可以根据(VDDmax-VDDmin)计算得出，等于(Vref1b_max-Vref1b_min+ΔV)。
类似地，图7为接地噪声监视器GNM的高级电路方框图，接地噪声监视器GNM包括一个强nMOS器件和一个弱pMOS器件，二者连接成一个反相器，其中，该pMOS器件的源极和本体接到VDD上，该nMOS器件的源极和本体接到Vref2上，该pMOS和nMOS器件的栅极接到GND上，而该pMOS和nMOS器件的漏极接到噪声脉冲输出NP上。该nMOS器件设计成具有比该pMOS器件强的驱动功率。
在定义V’ref2＝Vref2+Vthn的情况下，其中Vthn为该nMOS器件的阈值电压，如果GND输入低于V’ref2，则该nMOS器件就截止，该pMOS器件导通，因此NP输出为VDD。另一方面，如果GND上升到高于V’ref2，则该nMOS器件通过从弱反相切换到强反相而导通，从而NP输出改变为Vref2，因为该nMOS器件设计成能压倒该pMOS器件。
在调整参考电压Vref2的电平时，在三个不同的区域中的一个区域内也产生GNM反相器的输出NP，其中，NP在区域A内始终为1(高)，在区域C内始终为0(低)，而在区域B内在0和1之间交替改变。在V’ref2＝Vref2+Vthn大于最大地电压GNDmax时，输出NP保持在区域A内，并且为1。在V’ref2小于最小地电压GNDmin时，输出NP保持在区域C内，并且为0。这样，GNDmax可以通过穿过区域A与区域B之间的边界扫描Vref2而被识别，而GNDmin可以通过穿过区域B与区域C之间的边界扫描Vref2而被识别。因此，区域B的宽度，或GNDmax-GNDmin，确定了GND噪声波动的范围。
为了检测GNDmax，参考电压Vref2首先设置为1(高)，其中V’ref2＞＞GNDmax，使得NP始终处在区域A内，为1。随着V’ref2逐步向下调整到刚低于GNDmax，在输出节点NP上就会出现第一个0脉冲。这第一个0的出现触发一个记录与区域A与B之间的边界相应的Vref2b_max或V’ref2b_max-Vthn的电平的锁存器允许信号。如果Vref2的步长为ΔV，则GNDmax可以近似表示为(Vref2b_max+ΔV+Vthn)和(Vref2b_max+Vthn)的平均值，等于[Vref2b_max+Vthn+(ΔV/2)]。
另一方面，为了检测GNDmin，参考电压Vref2首先设置为0(低)，其中V’ref2＜＜GNDmin，使得NP始终处在区域C内，为0。随着V’ref2逐步向上调整到刚高于GNDmin，在输出节点NP上就会出现第一个1脉冲。这第一个1的出现触发一个记录与区域B与C之间的边界相应的Vref2b_min或V’ref2b_min-Vthn的电平的锁存器允许信号。如果Vref2的步长为ΔV，则GNDmin可以近似表示为(Vref2b_min-ΔV+Vthn)和(Vref2b_min+Vthn)的平均值，等于[Vref2b_min+Vthn-(ΔV/2)]。GND噪声波动的范围可以根据(GNDmax-GNDmin)计算得出，等于(Vref2b_max-Vref2b_min+ΔV)。
(B)分层噪声监视系统
图8为一个噪声监视系统的高级电路方框图，包括一个噪声监视控制器、一个参考电压发生器、一个电压监视器和噪声电平锁存器、一个存储器存储单元。该噪声监视控制器接收来自高级的BIST和外部测试器的信号，并向该参考电压发生器和该电压监视器发送控制信号。该参考电压发生器为该电压监视器提供一组确定VDD和GND的噪声电平的参考电压。然后，噪声数据经锁存后存储在存储器内，以便被扫描输出。根据开关状况和噪声的周期性，可以将测量周期调整成多个时钟周期，以便不仅采集高频噪声数据，而且采集中频和低频噪声数据。
该噪声监视系统也能够以片上系统结构的分层方式实现。图9A示出了内核A的核内噪声监视系统，其中有多个噪声分析单元NAU测量本地电源噪声。与一扫描链的情况类似，控制和数据线通达内核中的每个NAU。然后，测得的噪声数据锁存在本地NAU内，并且被顺序地扫描输出。图9B示出了另一个内核B的核内噪声监视系统的实施例，其中有多个噪声分析单元NAU测量本地电源噪声。参考电压由一个本地的内部自测试单元LBIST产生，以减小NAU的电路尺寸和功率消耗。
图10A示出了包括6个内核和一个全局内部自测试单元GBIST的片上系统(SOC)噪声分析器草案。全局BIST单元GBIST通过控制线320将控制信号发送给每个内核的本地内部自测试单元LBIST。噪声数据从数据线310扫描输出后存储在GBIST内的存储器缓冲器340内。图10B示出了另一个SOC噪声分析器草案的实施例，它用一个现有的存储器内核450存储噪声数据。
虽然在这里详细说明了本发明的超大规模集成电路的分层电源噪声监视器件和系统的一些实施例和变形，但对于本领域的技术人员显然可以根据本发明的公开内容和教导设计出许多其他可供选择的替换方案。

Claims (24)

1.一种用于一芯片上的超大规模集成电路的分层电源噪声监视系统，所述系统包括：
多个制造在芯片上的噪声监视单元(NAU)，用于测量芯片上的噪声并且被分布在芯片上的宏和内核中的关键之处；
每个片上噪声分析单元(NAU)测量芯片上的信号线或电源电压线或地电压的噪声特性，而每个NAU由一较高级的内部自测试(BIST)单元或一外部测试器控制。
2.权利要求1的系统，其中每个NAU包括一参考电压源、一噪声监视器件和一噪声数据锁存器，电源电压(VDD)和地电压(GND)由该噪声监视器件监视并与所述参考电压相比较，该参考电压由第一控制信号控制，输出数据在接收到第二控制信号时被锁存。
3.权利要求2的系统，其中每个NAU包括参考电压发生器，用来提供所述参考电压。
4.权利要求2的系统，所述系统包括一个外部共享参考电压发生器，用于提供在多个NAU之间共享的参考电压。
5.权利要求2的系统，其中测量VDD与地线之间的电压差。
6.权利要求2的系统，其中每个噪声监视器件包括产生噪声脉冲输出NP的一电源噪声监视器(SNM)、一接地噪声监视器(GNM)、两个电压基准电平(Vref1和Vref2)和两个采样锁存器(S/L1和S/L2)，该电源电压VDD由该SNM监视，并且对照参考电压Vref1进行测量，该地电压GND由该GNM监视，并且对照参考电压Vref2进行测量，该SNM产生的电源噪声脉冲由锁存器S/L1采样，而该GNM产生的接地噪声脉冲由锁存器S/L2采样。
7.权利要求6的系统，其中该电源噪声监视器SNM包括一个强pMOS器件和一个弱nMOS器件，二者连接成一个反相器，其中，该pMOS器件的源极和本体接到Vref1上，该nMOS器件的源极和本体接到GND上，该pMOS和nMOS器件的栅极接到VDD上，该pMOS和nMOS器件的漏极接到所述噪声脉冲输出NP上，在定义V’re1＝Vref1-Vthp的情况下，其中Vthp为该pMOS器件的阈值电压，如果VDD输入高于V’ref1，则该pMOS器件就截止，该nMOS器件导通，从而该NP输出为GND，而如果VDD降低到低于V’ref1，则该pMOS器件通过从弱反相切换到强反相而导通，从而该NP输出变为Vref1，因为该pMOS器件设计成能压倒该nMOS器件。
8.权利要求7的系统，其中随着调整参考电压Vref1的电平，产生处在三个不同区域A、B、C的一个区域中的SNM输出NP，其中，NP在区域A内始终为1(高)，在区域C内始终为0(低)，而在区域B内在0与1之间交替改变，在V’ref1＝Vref1-Vthp大于最大电源电压VDDmax时，输出NP保持在区域A内并且始终为1，在V’ref1小于最小电源电压VDDmin时，输出NP保持在区域C内并且始终为0，VDDmax通过穿过区域A与区域B之间的边界扫描Vref1而被识别，VDDmin通过穿过区域B与区域C之间的边界扫描Vref1而被识别，而区域B的宽度VDDmax-VDDmin确定了VDD噪声波动的范围。
9.权利要求8的系统，其中该电源噪声监视器SNM的噪声脉冲输出信号NP是该采样锁存器S/L1的输入，在到达区域A、B和C之间的边界时触发写允许信号，根据在边界处的相应Vref1电平，该写允许信号允许将VDDmax和VDDmin值记录到存储器中。
10.权利要求9的系统，所述系统包括置位复位采样锁存器，用于检测和记录区域A与B之间的边界和区域B与C之间的边界，电源噪声监视器SNM的输出NP形成两个置位复位采样锁存器SR-1、SR-2的SET输入，它们的输出是两个AND门AND1、AND2的输入，第一AND门AND1的第二输入是逐步向上调整的第一参考信号，第二AND门AND2的第二输入是逐步向下调整的第二参考信号，第一AND门AND1产生一VDDmin写允许信号，而第二AND门AND2产生一VDDmax写允许信号。
11.权利要求8的系统，其中为了检测VDDmax，参考电压Vref1首先设置为1(高)，其中V’ref1＞＞VDDmax，使得NP始终处在区域A内，为1，随着将V’ref1逐步向下调整到刚低于VDDmax，在输出端NP上就会出现第一个0脉冲，第一个0的出现触发一记录与区域A与B之间的边界相应的Vref1b max或V’ref1b max+Vthp的电平的锁存允许信号，如果Vref1的步长为ΔV，则VDDmax近似表示为(Vref1b_max+ΔV-Vthp)和(Vre1b_max-Vthp)的平均值，等于[Vre1b_max-Vthp+(ΔV/2)]。
12.权利要求8的系统，其中为了检测VDDmin，参考电压Vref1首先设置为0(低)，其中V’ref1＜＜VDDmin，使得NP始终处在区域C内，为0，随着将V’ref1逐步向上调整到刚高于VDDmin，在输出节点NP上就会出现第一个1脉冲，第一个1的出现触发一个记录与区域B与C之间的边界相应的Vre1b_min或V’re1b_min+Vthp的电平的锁存允许信号，如果Vref1的步长为ΔV，则VDDmin近似表示为(Vref1b_min-ΔV-Vthp)和(Vref1b_min-Vthp)的平均值，等于[Vref1b_min-Vthp-(ΔV/2)]。
13.权利要求6的系统，其中该接地噪声监视器GNM包括一个强nMOS器件和一个弱pMOS器件，二者连接成一个反相器，其中，该pMOS器件的源极和本体接到VDD上，该nMOS器件的源极和本体接到Vref2上，该pMOS和nMOS器件的栅极接到GND上，该pMOS和nMOS器件的漏极接到噪声脉冲输出NP上，该nMOS器件设计成具有比该pMOS器件强的驱动功率，在定义V’ref2＝Vref2+Vthn的情况下，其中Vthn为该nMOS器件的阈值电压，如果GND输入低于V’ref2，则该nMOS器件就截止，该pMOS器件导通，从而NP输出为VDD，而如果GND上升到高于V’ref2，则该nMOS器件通过从弱反相切换到强反相而导通，从而NP输出改变为Vref2，因为该nMOS器件设计成能压倒该pMOS器件。
14.权利要求13的系统，其中随着调整参考电压Vref2的电平，产生处在三个不同区域中的一个区域内的GNM输出NP，其中，NP在区域A内始终为1(高)，在区域C内始终为0(低)，而在区域B内在0和1之间交替改变，在V’ref2＝Vref2+Vthn大于最大地电压GNDmax时，输出NP保持在区域A内并且为1，在V’ref2小于最小电源电压GNDmin时，输出NP保持在区域C内并且为0，GNDmax通过穿过区域A与区域B之间的边界扫描Vref2而被识别，GNDmin通过穿过区域B与区域C之间的边界扫描Vref2而被识别，而区域B的宽度GNDmax-GNDmin确定了GND噪声波动的范围。
15.权利要求14的系统，其中为了检测GNDmax，参考电压Vref2首先设置为1(高)，其中V’ref2＞＞GNDmax，使得NP始终处在区域A内，为1，随着V’ref2逐步向下调整到刚低于GNDmax，在输出节点NP上就会出现第一个0脉冲，第一个0的出现触发一个记录与区域A与B之间的边界相应的Vref2b_max或V’ref2b_max-Vthn的电平的锁存允许信号，如果Vref2的步长为ΔV，则GNDmax近似表示为(Vref2b_max+ΔV+Vthn)和(Vref2b_max+Vthn)的平均值，等于[Vref2b_max+Vthn+(ΔV/2)]。
16.权利要求14的系统，其中为了检测GNDmin，参考电压Vref2首先设置为0(低)，其中V’ref2＜＜GNDmin，使得NP始终处在区域C内，为0，随着V’ref2逐步向上调整到刚高于GNDmin，在输出节点NP上就会出现第一个1脉冲，第一个1的出现触发一个记录与区域B与C之间的边界相应的Vref2b_min或V’ref2b_min-Vthn的电平的锁存允许信号，如果Vref2的步长为ΔV，则GNDmin近似表示为(Vref2b_min-ΔV+Vthn)和(Vref2b_min+Vthn)的平均值，等于[Vref2b_min+Vthn-(ΔV/2)]。
17.权利要求1的系统，所述系统还包括一噪声监视控制器、一参考电压发生器、一电压监视器和噪声电平锁存器、一存储器，该噪声监视控制器接收来自一高级的BIST或一外部测试器的信号，并向该参考电压发生器和该电压监视器发送控制信号，该参考电压发生器为该电压监视器提供一组确定VDD和GND的噪声电平的参考电压，然后，噪声数据经锁存后存储在该存储器内。
18.权利要求17的系统，其中测量周期调整成多个时钟周期，以采集中频和低频噪声数据。
19.权利要求1的系统，其中控制和数据线通达内核中的每个NAU，测得的噪声数据锁存在每个NAU内，并且被顺序地扫描输出。
20.权利要求1的系统，所述系统包括用于一内核的核内噪声监视系统，其中多个NAU测量本地电源噪声，而参考电压由一个本地内部自测试单元LBIST产生。
21.一种用于一芯片上的超大规模集成电路的噪声监视单元(NAU)，所述NAU制作在该芯片上，用于测量该芯片的宏或内核中的片上噪声，所述NAU包括：
其中片上噪声分析单元(NAU)测量芯片上的信号线或者电源电压线或地电压，并且由一较高级的内部自测试(BIST)单元或一外部测试器控制；
一参考电压源、一噪声监视器件和一噪声数据锁存器，电源电压(VDD)和地电压(GND)由该噪声监视器件监视并且与参考电压相比较，所述参考电压由第一控制信号控制，输出数据在接收到第二控制信号时被锁存。
22.权利要求21的NAU，还包括一参考电压发生器，用于提供所述参考电压。
23.权利要求21的NAU，其中NAU测量VDD与地线之间的电压差。
24.权利要求21的系统，其中该噪声监视器件包括一产生噪声脉冲输出NP的电源噪声监视器(SNM)、一接地噪声监视器(GNM)、两个电压参考电平(Vref1和Vref2)和两个采样锁存器(S/L1和S/L2)，该电源电压VDD由该SNM监视，并且对照参考电压Vref1进行测量，该地电压GND由该GNM监视，并且对照参考电压Vref2进行测量，该SNM产生的电压电源噪声脉冲由锁存器S/L1采样，而该GNM产生的接地噪声脉冲由锁存器S/L2采样。
CNB2003101215943A 2002-12-31 2003-12-29 超大规模集成电路的分层电源噪声监视器件和系统 Expired - Lifetime CN100411173C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/334,312 2002-12-31
US10/334,312 US6823293B2 (en) 2002-12-31 2002-12-31 Hierarchical power supply noise monitoring device and system for very large scale integrated circuits

Publications (2)

Publication Number Publication Date
CN1514491A true CN1514491A (zh) 2004-07-21
CN100411173C CN100411173C (zh) 2008-08-13

Family

ID=32655020

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101215943A Expired - Lifetime CN100411173C (zh) 2002-12-31 2003-12-29 超大规模集成电路的分层电源噪声监视器件和系统

Country Status (4)

Country Link
US (1) US6823293B2 (zh)
JP (1) JP3953459B2 (zh)
CN (1) CN100411173C (zh)
TW (1) TWI240173B (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101377791B (zh) * 2008-10-10 2010-06-02 电子科技大学 三维NoC噪声仿真系统及其仿真方法
CN101465766B (zh) * 2008-12-27 2011-08-03 华为终端有限公司 检测网口辐射的方法和装置
CN103546126A (zh) * 2013-10-28 2014-01-29 无锡中星微电子有限公司 一种低噪声延迟电路
CN104569632A (zh) * 2013-10-16 2015-04-29 上海华虹宏力半导体制造有限公司 最佳噪声系数的测试方法
CN105044623A (zh) * 2015-08-13 2015-11-11 北京航空航天大学 一种适用于集成电路芯片的片上电源噪声峰值测量系统及其测量方法
CN105652102A (zh) * 2014-12-01 2016-06-08 联发科技股份有限公司 感测电路
CN106055831A (zh) * 2016-06-20 2016-10-26 张升泽 电子芯片的信号绘制方法及系统
CN106096174A (zh) * 2016-06-22 2016-11-09 张升泽 电子芯片的噪声绘制方法及系统
CN106597249A (zh) * 2016-10-10 2017-04-26 中国电子科技集团公司第五十五研究所 W波段低噪声功率放大芯片的在片测试系统及测试方法
CN106990367A (zh) * 2017-05-22 2017-07-28 中国电子产品可靠性与环境试验研究所 SoC片上电源噪声监测系统
WO2017219194A1 (zh) * 2016-06-20 2017-12-28 张升泽 电子芯片的信号绘制方法及系统
WO2017219277A1 (zh) * 2016-06-22 2017-12-28 张升泽 电子芯片的噪声绘制方法及系统
WO2018000124A1 (zh) * 2016-06-27 2018-01-04 张升泽 电子芯片的噪声报警方法及系统
WO2018014183A1 (zh) * 2016-07-19 2018-01-25 张升泽 电子芯片的噪声调制方法及系统
CN111239565A (zh) * 2020-02-26 2020-06-05 国网陕西省电力公司电力科学研究院 基于分层式去噪模型的充油套管局部放电脉冲信号处理方法及系统
CN115144664A (zh) * 2022-09-02 2022-10-04 苏州纳芯微电子股份有限公司 芯片高阻节点噪声测量方法及测量系统

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906531B2 (en) * 2002-10-11 2005-06-14 Dell Products L.P. Adaptive reference voltage method and system
WO2004106957A2 (en) * 2003-05-28 2004-12-09 Koninklijke Philips Electronics N.V. Signal integrity self-test architecture
EP1662569A4 (de) * 2003-08-22 2010-05-05 New Ind Res Organization Schaltung zum feststellen und messen von geräuschen in integrierten halbleiterschaltungen
US7000214B2 (en) * 2003-11-19 2006-02-14 International Business Machines Corporation Method for designing an integrated circuit having multiple voltage domains
JP3902185B2 (ja) * 2004-03-01 2007-04-04 日本電気株式会社 電源ノイズ測定装置
GB0425800D0 (en) * 2004-11-24 2004-12-22 Koninkl Philips Electronics Nv Montoring physical operating parameters of an integrated circuit
US7355429B2 (en) * 2005-03-24 2008-04-08 International Business Machines Corporation On-chip power supply noise detector
US7359811B1 (en) 2005-06-16 2008-04-15 Altera Corporation Programmable logic device with power supply noise monitoring
US7365548B2 (en) * 2005-06-16 2008-04-29 Broadcom Corporation System and method for measuring on-chip supply noise
US7250784B2 (en) * 2005-06-29 2007-07-31 Marvell International Ltd. Integrated systems testing
US7253652B2 (en) * 2005-07-26 2007-08-07 Marvell International Ltd. Integrated systems testing
WO2007091129A1 (en) * 2006-02-09 2007-08-16 Freescale Semiconductor, Inc. Device and method for testing a noise immunity characteristic of analog circuits
KR100718042B1 (ko) * 2006-04-06 2007-05-14 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 테스트 방법
JP4769675B2 (ja) * 2006-09-25 2011-09-07 富士通株式会社 電源ノイズ測定装置，集積回路，および半導体装置
JP5228332B2 (ja) * 2007-02-14 2013-07-03 富士通株式会社 半導体集積回路
JP5141052B2 (ja) * 2007-03-08 2013-02-13 日本電気株式会社 電源ノイズ測定回路および測定方法
US7656182B2 (en) * 2007-03-21 2010-02-02 International Business Machines Corporation Testing method using a scalable parametric measurement macro
JP2008283122A (ja) * 2007-05-14 2008-11-20 Nec Electronics Corp ノイズ検出回路
JP2009105221A (ja) * 2007-10-23 2009-05-14 Nec Electronics Corp 半導体集積回路装置
US7719299B2 (en) * 2008-04-02 2010-05-18 Texas Instruments Incorporated Process and temperature insensitive flicker noise monitor circuit
JP5292925B2 (ja) * 2008-05-30 2013-09-18 富士通株式会社 半導体集積回路及びその制御方法、並びに情報処理装置
JP2011035271A (ja) * 2009-08-04 2011-02-17 Renesas Electronics Corp 電圧変動削減回路および半導体装置
JP5538838B2 (ja) * 2009-11-25 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8513957B2 (en) 2010-06-02 2013-08-20 International Business Machines Corporation Implementing integral dynamic voltage sensing and trigger
US8521500B2 (en) * 2010-08-24 2013-08-27 International Business Machines Corporation Method and device for measuring integrated circuit power supply noise and calibration of power supply noise analysis models
US8866504B2 (en) 2010-12-13 2014-10-21 International Business Machines Corporation Determining local voltage in an electronic system
CN102590647A (zh) * 2012-02-22 2012-07-18 中国电力科学研究院 一种电晕笼内的高压直流输电线路可听噪声测量方法
US8953364B2 (en) 2012-09-18 2015-02-10 Micron Technology, Inc. Voltage rail noise sensing circuit and method
US9530469B2 (en) 2013-03-15 2016-12-27 Sony Semiconductor Solutions Corporation Integrated circuit system with non-volatile memory stress suppression and method of manufacture thereof
KR102342851B1 (ko) 2015-08-17 2021-12-23 삼성전자주식회사 반도체 칩, 테스트 시스템 및 반도체 칩의 테스트 방법
CN105675045B (zh) * 2016-01-27 2018-03-02 安徽容知日新科技股份有限公司 一种设备数据的分层采集方法和装置
CN106055841A (zh) * 2016-06-30 2016-10-26 张升泽 电子芯片的噪声预处理方法及系统
KR102660729B1 (ko) * 2016-10-28 2024-04-26 삼성전자주식회사 전원 잡음을 검출하는 불휘발성 메모리 장치 및 그것의 동작 방법
JP6835573B2 (ja) * 2016-12-27 2021-02-24 日本電気株式会社 電圧調整回路、及び電圧調整方法
US10281527B2 (en) 2017-06-16 2019-05-07 International Business Machines Corporation On-chip hardware-controlled window strobing
JP6962795B2 (ja) * 2017-11-22 2021-11-05 ルネサスエレクトロニクス株式会社 半導体装置および半導体システム
US11637587B2 (en) * 2021-07-29 2023-04-25 Dell Products L.P. In situ common-mode noise measurement in high-speed data communication interfaces

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3774053A (en) * 1971-12-17 1973-11-20 North American Rockwell Clamping arrangement for reducing the effects of noise in field effect transistor logic circuits
US4857765A (en) * 1987-11-17 1989-08-15 International Business Machines Corporation Noise control in an integrated circuit chip
US5453713A (en) * 1992-07-06 1995-09-26 Digital Equipment Corporation Noise-free analog islands in digital integrated circuits
US5550840A (en) * 1994-01-12 1996-08-27 Lsi Logic Corporation Noise suppression in large three state busses during test
US6628135B2 (en) * 2001-09-18 2003-09-30 Sun Microsystems, Inc. Analog-based on-chip voltage sensor

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101377791B (zh) * 2008-10-10 2010-06-02 电子科技大学 三维NoC噪声仿真系统及其仿真方法
CN101465766B (zh) * 2008-12-27 2011-08-03 华为终端有限公司 检测网口辐射的方法和装置
CN104569632B (zh) * 2013-10-16 2017-03-29 上海华虹宏力半导体制造有限公司 最佳噪声系数的测试方法
CN104569632A (zh) * 2013-10-16 2015-04-29 上海华虹宏力半导体制造有限公司 最佳噪声系数的测试方法
CN103546126A (zh) * 2013-10-28 2014-01-29 无锡中星微电子有限公司 一种低噪声延迟电路
CN103546126B (zh) * 2013-10-28 2016-02-03 无锡中感微电子股份有限公司 一种低噪声延迟电路
CN105652102A (zh) * 2014-12-01 2016-06-08 联发科技股份有限公司 感测电路
CN105044623A (zh) * 2015-08-13 2015-11-11 北京航空航天大学 一种适用于集成电路芯片的片上电源噪声峰值测量系统及其测量方法
WO2017219194A1 (zh) * 2016-06-20 2017-12-28 张升泽 电子芯片的信号绘制方法及系统
CN106055831A (zh) * 2016-06-20 2016-10-26 张升泽 电子芯片的信号绘制方法及系统
CN106096174A (zh) * 2016-06-22 2016-11-09 张升泽 电子芯片的噪声绘制方法及系统
WO2017219277A1 (zh) * 2016-06-22 2017-12-28 张升泽 电子芯片的噪声绘制方法及系统
WO2018000124A1 (zh) * 2016-06-27 2018-01-04 张升泽 电子芯片的噪声报警方法及系统
WO2018014183A1 (zh) * 2016-07-19 2018-01-25 张升泽 电子芯片的噪声调制方法及系统
CN106597249A (zh) * 2016-10-10 2017-04-26 中国电子科技集团公司第五十五研究所 W波段低噪声功率放大芯片的在片测试系统及测试方法
CN106990367A (zh) * 2017-05-22 2017-07-28 中国电子产品可靠性与环境试验研究所 SoC片上电源噪声监测系统
CN106990367B (zh) * 2017-05-22 2019-08-06 中国电子产品可靠性与环境试验研究所 SoC片上电源噪声监测系统
CN111239565A (zh) * 2020-02-26 2020-06-05 国网陕西省电力公司电力科学研究院 基于分层式去噪模型的充油套管局部放电脉冲信号处理方法及系统
CN115144664A (zh) * 2022-09-02 2022-10-04 苏州纳芯微电子股份有限公司 芯片高阻节点噪声测量方法及测量系统

Also Published As

Publication number Publication date
US20040128115A1 (en) 2004-07-01
US6823293B2 (en) 2004-11-23
JP3953459B2 (ja) 2007-08-08
CN100411173C (zh) 2008-08-13
JP2004212387A (ja) 2004-07-29
TW200422848A (en) 2004-11-01
TWI240173B (en) 2005-09-21

Similar Documents

Publication Publication Date Title
CN100411173C (zh) 超大规模集成电路的分层电源噪声监视器件和系统
CN101241166B (zh) 测量装置特性变化的可扫描虚拟轨道方法与环形振荡器电路
Agostinelli et al. Erratic fluctuations of SRAM cache Vmin at the 90nm process technology node
US7332916B2 (en) On-chip signal waveform measurement apparatus for measuring signal waveforms at detection points on IC chip
US7474974B2 (en) Embedded time domain analyzer for high speed circuits
US9057761B2 (en) Sensing supply voltage swings within an integrated circuit
JP2023532942A (ja) 構造試験のための集積回路マージン測定
US6593765B1 (en) Testing apparatus and testing method for semiconductor integrated circuit
CN101013888A (zh) 锁存电路以及具有锁存电路的半导体集成电路器件
CN101149977A (zh) 半导体存储器件中的电压监视装置
US20050024075A1 (en) IDDQ testing of CMOS mixed-signal integrated circuits
Singh et al. Power-aware testing for maximum fault coverage in analog and digital circuits simultaneously
JP2006276010A (ja) 信号波形測定装置、信号波形測定システム及びサンプリングタイミング信号発生器
US20090116325A1 (en) On-chip characterization of noise-margins for memory arrays
Righter et al. High resolution I/sub DDQ/characterization and testing-practical issues
De Venuto et al. On-chip test for mixed-signal ASICs using two-mode comparators with bias-programmable reference voltages
Sawada et al. An Evaluation of I/sub DDQ/Versus Conventional Testing for CMOS Sea-of-Gate IC's
Agarwal et al. Rapid characterization of threshold voltage fluctuation in MOS devices
US8866504B2 (en) Determining local voltage in an electronic system
EP1977261A2 (en) Method of evaluating a delay of an input/output circuit and corresponding device
Aigner Embedded at-speed test probe
KR20050060902A (ko) 센스 앰프를 이용한 칩 내부의 전압 강하 측정 회로
Keane et al. On-chip silicon odometers and their potential use in medical electronics
Chen et al. Circuit design techniques for on-chip power supply noise monitoring system
CN1347144A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171101

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171101

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20080813

CX01 Expiry of patent term