CN113641545A - 一种数字测试向量自动学习方法及系统 - Google Patents

一种数字测试向量自动学习方法及系统 Download PDF

Info

Publication number
CN113641545A
CN113641545A CN202111196378.XA CN202111196378A CN113641545A CN 113641545 A CN113641545 A CN 113641545A CN 202111196378 A CN202111196378 A CN 202111196378A CN 113641545 A CN113641545 A CN 113641545A
Authority
CN
China
Prior art keywords
output pin
time sequence
state
graphic file
file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111196378.XA
Other languages
English (en)
Other versions
CN113641545B (zh
Inventor
刘万超
毛国梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Hongtai Semiconductor Technology Co ltd
Original Assignee
Nanjing Hongtai Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Hongtai Semiconductor Technology Co ltd filed Critical Nanjing Hongtai Semiconductor Technology Co ltd
Priority to CN202111196378.XA priority Critical patent/CN113641545B/zh
Publication of CN113641545A publication Critical patent/CN113641545A/zh
Application granted granted Critical
Publication of CN113641545B publication Critical patent/CN113641545B/zh
Priority to US17/801,525 priority patent/US12061529B1/en
Priority to PCT/CN2022/087321 priority patent/WO2023060863A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种数字测试向量自动学习方法及系统，包括上位机、图形发生器PG、驱动器DRIVER、比较器COMPARE、历史存储器HRAM，编写图形文件，图形文件包括输入脚时序和输出脚时序，其中，输入脚时序由被测器件给出，输出脚时序设置为学习状态；运行图形文件，对运行状态进行记录；读取记录的运行状态数据，获取运行状态数据中某个时间内记录的输出管脚状态；将获取的输出管脚状态对运行的图形文件中的输出脚时序进行修正，得到修正后的输出时序，进而得到修正后的图形文件。本发明极大的提升了开发效率，也减少了对芯片输出脚特性的编写，降低了编写难度。

Description

一种数字测试向量自动学习方法及系统
技术领域
本发明涉及一种数字向量的编写和调试方法及系统，属于电子学技术领域。
背景技术
IC测试中按功能区分的话，分为数字集成电路、模拟集成电路和数/模混合集成电路。其中数字集成电路测试中，测试程序编写的复杂度和任务量是比较大的，然而其中数字向量的编写和调试又占了其最重要的一部分。
由于当前的芯片逻辑功能越来越复杂，所以要编写的测试case越来越多，不仅需要将被测器件的驱动脚逻辑编写出来，还需要将对应的输出逻辑编写出来。当面临新产品特性待验证的情况下，对芯片输出脚的功能验证就更复杂了，只能通过被测器件的理论状态编写对应的CLK、Driver和理论输出状态信号等的pattern，但是当输出时时序上存在一些波动时，在变化的附近时是非常难调试的,需要多次进行修改和调试，重复工作任务量非常大，其操作方法如图1所示，撰写pattern图形文件，运行，如果没用通过，在人工进行修改调试，直至运行通过。
由于现在技术中依赖测试人员手动的去反复的修改和验证，在这个过程中存在大量的重复工作，并且由于pattern时序比较复杂，及其容易出现错误，大大降低了开发效率。
发明内容
发明目的：为了克服现有技术中存在的不足，本发明提供一种数字测试向量自动学习方法及系统，本发明改进pattern向量的编写和调试效率，解决了复杂逻辑芯片的向量编写难度大，调试效率低的问题。极大提升了数字向量的编写效率、降低调试难度。
技术方案：为实现上述目的，本发明采用的技术方案为：
一种数字测试向量自动学习方法，包括以下步骤：
步骤1，编写图形文件，图形文件包括输入脚时序和输出脚时序，其中，输入脚时序由被测器件给出，输出脚时序设置为学习状态。
步骤2，运行图形文件，对运行状态进行记录。
步骤3，读取记录的运行状态数据，获取运行状态数据中某个时间内记录的输出管脚状态。
步骤4，将步骤3获取的输出管脚状态对步骤2运行的图形文件中的输出脚时序进行修正，得到修正后的输出时序，进而得到修正后的图形文件。
步骤5，将步骤4得到的修正后的图形文件执行步骤2-4，直至修正后的图形文件在设定的阈值范围内，完成图形文件的修正，得到最终的图形文件。
优选的：将输出脚时序设置为学习状态的方法，将输出脚时序的数据位用“E”描述。
优选的：步骤4中对步骤2运行的图形文件中的输出脚时序进行修正的方法，将步骤3获取的输出管脚状态对图形文件中的输出脚时序相应的数据位上的“E”进行替换，得到修正后的输出脚时序。
优选的：步骤1中输入脚时序包括时钟时序、驱动数据时序、使能信号时序。
一种数字测试向量自动学习系统，包括上位机、图形发生器PG、驱动器DRIVER、比较器COMPARE、历史存储器HRAM，其中：
所述上位机用于图形文件的编写，并将编写后的图形文件信息发送给图形发生器PG。图形文件包括输入脚时序和输出脚时序。用于产生信息读取控制信号，通过信息读取控制信号读取历史存储器HRAM中记录的基于输出管脚状态的输出脚时序，根据基于输出管脚状态的输出脚时序对图形文件中的输出脚时序进行修正，得到修正后的输出脚时序，进而得到修正后的图形文件。
所述图形发生器PG用于根据上位机发送的图形文件进行解析，得到输入脚时序和输出脚时序，并将输入脚时序和输出脚时序发送给驱动器DRIVER和比较器COMPARE。
所述驱动器DRIVER根据输入脚时序和输出脚时序产生驱动信号对被测器件进行驱动。
所述比较器COMPARE采集被测器件此时产生的输出管脚状态，将输出管脚状态与输出脚时序进行比较，将输出管脚状态填充在输出脚时序中相应位置，得到基于输出管脚状态的输出脚时序，将输入脚时序和基于输出管脚状态的输出脚时序给历史存储器HRAM。
历史存储器HRAM用于存储输入脚时序和基于输出管脚状态的输出脚时序。
优选的：所述上位机为PC上位机。
本发明相比现有技术，具有以下有益效果：
1.本发明采用pattern图形文件的自验证，极大了降低了开发难度和效率。用户只需要编写芯片的输入时序，输出管脚编写特定的比较信号，然后通过运行该pattern图形文件，即可得出被测器件的输出特性，然后对照被测器件的说明手册检查其功能检查即可，从而极大的提升了开发效率，也减少了对芯片输出脚特性的编写，降低了编写难度。
2.芯片输出管脚特性在编写pattern图形文件时，可以不用关心，大大节省了pattern图形文件的编写时间和效率。
3.新产品特性观察，通过学习输出管脚特性，来了解新产品的特性。
4.减少了用户对pattern图形文件的调试任务，可通过输出pattern图形文件进行少量修改以到达预期效果。
附图说明
图1为现有的pattern图形文件调试流程。
图2为改进后的pattern图形文件调试流程。
图3为pattern图形文件自学习结构原理图。
图4为pattern图形文件结构说明。
图5为pattern图形文件改进示意图。
图6为pattern图形文件编写结构示意图。
图7为pattern图形文件编写流程图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，应理解这些实例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
一种数字测试向量自动学习方法，如图2-7所示，包括以下步骤：
步骤1，编写图形文件，图形文件包括输入脚时序和输出脚时序，其中，输入脚时序由被测器件给出，输入脚时序包括时钟时序、驱动数据时序、使能信号时序。输出脚时序设置为学习状态。Pattern图形文件编写时用户只用关心被测器件的输入时序即可，即只编写Driver、Clk等管脚数据，输出管脚数据可以不用关心，只需在需要关心的某个时间内，对输出管脚编写学习状态即可；通过运行pattern图形文件，然后通过History Ram记录的管脚状态，对pattern源文件进行修正，以达到符合实际运行逻辑的pattern文件供用户使用，大大降低了开发难度和调试时间。此外，大部分情况下，硬件支持的History Ram的深度是有限的，为了突破硬件的限制，在软件中进行软算法处理，使得用户不需要手动的去频繁设置参数以达到对cycle个数较大的pattern的学习。将输出脚时序设置为学习状态的方法，将输出脚时序的数据位用“E”描述。
步骤2，运行图形文件，对运行状态进行记录。
步骤3，读取记录的运行状态数据，获取运行状态数据中某个时间内记录的输出管脚状态。
步骤4，将步骤3获取的输出管脚状态对步骤2运行的图形文件中的输出脚时序进行修正，得到修正后的输出时序，进而得到修正后的图形文件。将步骤3获取的输出管脚状态对图形文件中的输出脚时序相应的数据位上的“E”进行替换，得到修正后的输出脚时序。
步骤5，将步骤4得到的修正后的图形文件执行步骤2-4，直至修正后的图形文件在设定的阈值范围内，完成图形文件的修正，得到最终的图形文件。
如图4所示，Pattern图形文件结构说明如下：
①为Pattern Head命令，用于定义Pattern文件所引用的外部文件信息（如：TsetMap, Pin Map等）。
②是每行Pattern的指令名称。该指令控制PG执行的执行顺序。
③是每行Pattern的时序代号，每个时序代号定义了一组信息，包括： 周期、时沿、波形等。
④是每行Pattern的通道数据，每列代表一个通道，每个符号代表通道电平，1为drive高电平，0为drive低电平，用于被测器件DUT输入；H为compare 高电平，L为compare低电平，用于和DUT输出进行比较；X为不关心。
如图5所示，pattern文件改进示意图说明如下：
图5左测示意图是传统pattern文件描述，每列分别为时钟、数据、使能管脚，逐行表示各自当前时刻的电平值，可以发现，由于数据的不同，在一个重复的串行时序内需要反复的填写不同数据的bit位。
图5右测示意图本次发明改进后的方法，沿用传统pattern文件描述的方式同时加以改进。数据位用统一的“E”描述，使得pattern图形文件的描述的一个完整的串行时序具有复用性。Pattern文件新增装载、移入和移出指令，测试设备解析pattern文件后，在对应时刻装载、移入和移出上位机图形化控制的数据。同时可以使用循环指令，串行时序循环使用，仅需通过图形化控制不同数据输入和比较。
如图6所示， Pattern图形文件编写，用户在编写pattern图形文件的时候，只需要编写特定的时钟时序、驱动数据、使能信号，不需要关心芯片输出的特性。通过自学习功能，运行完pattern图形文件后，可以到的在目标的输入情况下，芯片的输出特性，大大降低了向量的编写和调试难度。
一种数字测试向量自动学习系统，如图3所示，包括上位机、图形发生器PG、驱动器DRIVER、比较器COMPARE、历史存储器HRAM，所述上位机为PC上位机，其中：
所述上位机用于图形文件的编写，并将编写后的图形文件信息发送给图形发生器PG。图形文件包括输入脚时序和输出脚时序。用于产生信息读取控制信号，通过信息读取控制信号读取历史存储器HRAM中记录的基于输出管脚状态的输出脚时序，根据基于输出管脚状态的输出脚时序对图形文件中的输出脚时序进行修正，得到修正后的输出脚时序，进而得到修正后的图形文件。
所述图形发生器PG用于根据上位机发送的图形文件进行解析，得到输入脚时序和输出脚时序，并将输入脚时序和输出脚时序发送给驱动器DRIVER和比较器COMPARE。图形发生器PG全称为pattern generator，主要职责为产生pattern图形文件信号。
所述驱动器DRIVER根据输入脚时序和输出脚时序产生驱动信号对被测器件进行驱动。
所述比较器COMPARE采集被测器件此时产生的输出管脚状态，将输出管脚状态与输出脚时序进行比较，将输出管脚状态填充在输出脚时序中相应位置，得到基于输出管脚状态的输出脚时序，将输入脚时序和基于输出管脚状态的输出脚时序给历史存储器HRAM。
历史存储器HRAM用于存储输入脚时序和基于输出管脚状态的输出脚时序HRAM全称为History Random Access Memory,主要作用是对pattern实际运行的结果记录，将每个周期cycle的实际数据存储下来，供上位机读取。
用户编写被测器件的输入逻辑信号后，输出状态不需要按照特定逻辑编写，只需将输出管脚数据编写为“E”即可，然后运行pattern图形文件时勾选自学习功能，就可以生产该被测器件特定逻辑的pattern图形文件。可以将生成pattern图形文件作为被测器件的测试标准
Pattern图形文件自学习使用HRAM中捕获的结果来纠正失败向量。可以使用学习向量更新失败向量，通过更改expect数据以匹配从HRAM检索到的值，以便expect数据与比较器数据匹配，或者将expect数据更改为X，以便忽略失败。
一般情况下硬件板卡存储空间有限，为了支持时序个数特别多，存储空间限制的问题，软件内部采用了分段处理。对于用户来讲，看到的是一次性将整个pattern图形文件学习完成。大大简化了用户的操作流程。
通过该方式实现的自学习功能，大大降低了pattern图形文件编写的复杂度已经相关的调试复杂度。并且在使用上也非常的便利，用户只需选择是否开始改功能，即可完成相应的功能。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (6)

1.一种数字测试向量自动学习方法，其特征在于，包括以下步骤：
步骤1，编写图形文件，图形文件包括输入脚时序和输出脚时序，其中，输入脚时序由被测器件给出，输出脚时序设置为学习状态；
步骤2，运行图形文件，对运行状态进行记录；
步骤3，读取记录的运行状态数据，获取运行状态数据中某个时间内记录的输出管脚状态；
步骤4，将步骤3获取的输出管脚状态对步骤2运行的图形文件中的输出脚时序进行修正，得到修正后的输出时序，进而得到修正后的图形文件；
步骤5，将步骤4得到的修正后的图形文件执行步骤2-4，直至修正后的图形文件在设定的阈值范围内，完成图形文件的修正，得到最终的图形文件。
2.根据权利要求1所述数字测试向量自动学习方法，其特征在于：将输出脚时序设置为学习状态的方法，将输出脚时序的数据位用“E”描述。
3.根据权利要求2所述数字测试向量自动学习方法，其特征在于：步骤4中对步骤2运行的图形文件中的输出脚时序进行修正的方法，将步骤3获取的输出管脚状态对图形文件中的输出脚时序相应的数据位上的“E”进行替换，得到修正后的输出脚时序。
4.根据权利要求3所述数字测试向量自动学习方法，其特征在于：步骤1中输入脚时序包括时钟时序、驱动数据时序、使能信号时序。
5.一种基于权利要求1所述数字测试向量自动学习方法的自动学习系统，其特征在于：包括上位机、图形发生器PG、驱动器DRIVER、比较器COMPARE、历史存储器HRAM，其中：
所述上位机用于图形文件的编写，并将编写后的图形文件信息发送给图形发生器PG；图形文件包括输入脚时序和输出脚时序；用于产生信息读取控制信号，通过信息读取控制信号读取历史存储器HRAM中记录的基于输出管脚状态的输出脚时序，根据基于输出管脚状态的输出脚时序对图形文件中的输出脚时序进行修正，得到修正后的输出脚时序，进而得到修正后的图形文件；
所述图形发生器PG用于根据上位机发送的图形文件进行解析，得到输入脚时序和输出脚时序，并将输入脚时序和输出脚时序发送给驱动器DRIVER和比较器COMPARE；
所述驱动器DRIVER根据输入脚时序和输出脚时序产生驱动信号对被测器件进行驱动；
所述比较器COMPARE采集被测器件此时产生的输出管脚状态，将输出管脚状态与输出脚时序进行比较，将输出管脚状态填充在输出脚时序中相应位置，得到基于输出管脚状态的输出脚时序，将输入脚时序和基于输出管脚状态的输出脚时序给历史存储器HRAM；
历史存储器HRAM用于存储输入脚时序和基于输出管脚状态的输出脚时序。
6.根据权利要求5所述自动学习系统，其特征在于：所述上位机为PC上位机。
CN202111196378.XA 2021-10-14 2021-10-14 一种数字测试向量自动学习方法及系统 Active CN113641545B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111196378.XA CN113641545B (zh) 2021-10-14 2021-10-14 一种数字测试向量自动学习方法及系统
US17/801,525 US12061529B1 (en) 2021-10-14 2022-04-18 Automatic learning method and system for digital test vector
PCT/CN2022/087321 WO2023060863A1 (zh) 2021-10-14 2022-04-18 一种数字测试向量自动学习方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111196378.XA CN113641545B (zh) 2021-10-14 2021-10-14 一种数字测试向量自动学习方法及系统

Publications (2)

Publication Number Publication Date
CN113641545A true CN113641545A (zh) 2021-11-12
CN113641545B CN113641545B (zh) 2022-02-08

Family

ID=78426862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111196378.XA Active CN113641545B (zh) 2021-10-14 2021-10-14 一种数字测试向量自动学习方法及系统

Country Status (3)

Country Link
US (1) US12061529B1 (zh)
CN (1) CN113641545B (zh)
WO (1) WO2023060863A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114637638A (zh) * 2022-05-18 2022-06-17 南京宏泰半导体科技有限公司 一种模板化的存储器测试图形发生器及方法
WO2023060863A1 (zh) * 2021-10-14 2023-04-20 南京宏泰半导体科技有限公司 一种数字测试向量自动学习方法及系统
CN118501676A (zh) * 2024-06-20 2024-08-16 南京宏泰半导体科技股份有限公司 一种图形化扫描数字向量参数的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117669441B (zh) * 2024-01-31 2024-05-10 苏州联芸科技有限公司 待测设计的接口时序检查方法、装置和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101029918A (zh) * 2007-01-23 2007-09-05 北京芯技佳易微电子科技有限公司 一种基于可编程器件的可控集成电路测试系统及方法
CN101614788A (zh) * 2009-07-17 2009-12-30 中国人民解放军63908部队 一种数字电路板自动生成向量的测试方法
CN102540060A (zh) * 2010-12-27 2012-07-04 北京中电华大电子设计有限责任公司 一种数字集成电路芯片测试系统
CN102928772A (zh) * 2012-11-20 2013-02-13 上海宏力半导体制造有限公司 时序测试系统及其测试方法
CN106154144A (zh) * 2016-06-23 2016-11-23 湖北航天技术研究院计量测试技术研究所 Cpu器件测试图形向量的生成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5295091A (en) * 1991-08-22 1994-03-15 Texas Instruments Incorporated Analog implementation of a pattern classifier
US7480334B2 (en) 2003-12-23 2009-01-20 Genesis Microchip Inc. Temporal motion vector filtering
US7873634B2 (en) 2007-03-12 2011-01-18 Hitlab Ulc. Method and a system for automatic evaluation of digital files
EP2344897B1 (en) * 2008-11-14 2015-06-17 Teradyne, Inc. Method and apparatus for testing electrical connections on a printed circuit board
EP3343386B1 (en) * 2016-12-30 2020-02-05 GN Audio A/S Apparatus with inter-communicating processors
US10101390B2 (en) * 2016-12-30 2018-10-16 Prometheus Electronics LLC Boundary scan test system
US10768232B2 (en) * 2017-07-14 2020-09-08 International Business Machines Corporation ATE compatible high-efficient functional test
US11041894B2 (en) 2017-08-18 2021-06-22 Rohde & Schwarz Gmbh & Co. Kg Vector network analyzer with digital interface
CN112630622B (zh) * 2020-12-17 2022-05-31 珠海芯业测控有限公司 ATE设备的pattern编译下载测试的方法及系统
CN113190394B (zh) * 2021-07-02 2021-09-28 南京宏泰半导体科技有限公司 一种面向soc芯片的多时钟域并发测试系统及其测试方法
CN113641545B (zh) * 2021-10-14 2022-02-08 南京宏泰半导体科技有限公司 一种数字测试向量自动学习方法及系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101029918A (zh) * 2007-01-23 2007-09-05 北京芯技佳易微电子科技有限公司 一种基于可编程器件的可控集成电路测试系统及方法
CN101614788A (zh) * 2009-07-17 2009-12-30 中国人民解放军63908部队 一种数字电路板自动生成向量的测试方法
CN102540060A (zh) * 2010-12-27 2012-07-04 北京中电华大电子设计有限责任公司 一种数字集成电路芯片测试系统
CN102928772A (zh) * 2012-11-20 2013-02-13 上海宏力半导体制造有限公司 时序测试系统及其测试方法
CN106154144A (zh) * 2016-06-23 2016-11-23 湖北航天技术研究院计量测试技术研究所 Cpu器件测试图形向量的生成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023060863A1 (zh) * 2021-10-14 2023-04-20 南京宏泰半导体科技有限公司 一种数字测试向量自动学习方法及系统
CN114637638A (zh) * 2022-05-18 2022-06-17 南京宏泰半导体科技有限公司 一种模板化的存储器测试图形发生器及方法
CN118501676A (zh) * 2024-06-20 2024-08-16 南京宏泰半导体科技股份有限公司 一种图形化扫描数字向量参数的方法

Also Published As

Publication number Publication date
US12061529B1 (en) 2024-08-13
US20240248820A1 (en) 2024-07-25
WO2023060863A1 (zh) 2023-04-20
CN113641545B (zh) 2022-02-08

Similar Documents

Publication Publication Date Title
CN113641545B (zh) 一种数字测试向量自动学习方法及系统
CN115202947B (zh) 基于调试接口的芯片测试向量生成方法
US6295623B1 (en) System for testing real and simulated versions of an integrated circuit
CN109524055B (zh) 基于soc ate定位存储器失效位的方法及测试系统
CN112630622B (zh) ATE设备的pattern编译下载测试的方法及系统
CN115656792B (zh) 芯片可测性设计的测试方法及测试平台
CN114662427B (zh) 一种逻辑系统设计的调试方法及设备
CN115656791B (zh) 芯片可测性设计的测试方法及测试平台
US7096397B2 (en) Dft technique for avoiding contention/conflict in logic built-in self-test
CN116362198A (zh) 一种提高芯片验证效率的方法、系统、存储介质及计算设备
CN115684896A (zh) 芯片可测性设计测试方法、测试平台及其生成方法及装置
CN116580757A (zh) 一种虚拟ate测试方法及系统
CN117787155A (zh) 一种芯片可测性代码动态仿真测试系统及测试方法
US6012157A (en) System for verifying the effectiveness of a RAM BIST controller's ability to detect faults in a RAM memory using states indicating by fault severity information
JP4206431B2 (ja) 被検査デバイスに対する刺激データの再構成方法および検査装置
US6842712B2 (en) Method for testing an electronic component; computer program product, computer readable medium, and computer embodying the method; and method for downloading the program embodying the method
CN111221692B (zh) 一种Nor Flash的数模混合验证方法及装置
US11815554B2 (en) Identifying data valid windows
US20010003209A1 (en) Efficient generation of optimum test data
JP2007248374A (ja) Ｉｃソケット及び半導体集積回路試験装置
CN117607657B (zh) 基于交织多路模式的芯片自动化测试用alpg测试系统及方法
CN112597002A (zh) 一种基于Python脚本生成测试向量的方法
CN111177014A (zh) 软件自动测试方法、系统及存储介质
JP4729179B2 (ja) メモリ試験方法・メモリ試験装置
CN116973736B (zh) 一种基于fail周期的ATE测试方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 210000 floor 2, building 26, South Park, Jiangsu Kecheng science and Technology Industrial Park, No. 19, Lanhua Road, Pukou District, Nanjing, Jiangsu Province

Patentee after: Nanjing Hongtai Semiconductor Technology Co.,Ltd.

Address before: 210000 floor 2, building 26, South Park, Jiangsu Kecheng science and Technology Industrial Park, No. 19, Lanhua Road, Pukou District, Nanjing, Jiangsu Province

Patentee before: Nanjing Hongtai Semiconductor Technology Co.,Ltd.

CP01 Change in the name or title of a patent holder