CN101614788A - 一种数字电路板自动生成向量的测试方法 - Google Patents
一种数字电路板自动生成向量的测试方法 Download PDFInfo
- Publication number
- CN101614788A CN101614788A CN200910074895A CN200910074895A CN101614788A CN 101614788 A CN101614788 A CN 101614788A CN 200910074895 A CN200910074895 A CN 200910074895A CN 200910074895 A CN200910074895 A CN 200910074895A CN 101614788 A CN101614788 A CN 101614788A
- Authority
- CN
- China
- Prior art keywords
- test
- circuit
- under
- vector
- testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
一种数字电路板自动生成向量的测试方法,解决对任意数字电路板都可以测试、提高测试的可靠性与效率的技术问题,采用的技术方案是,本方法是在安装有配套测试程序和自动测试生成系统的上位机与执行测试程序的下位机的配合下实现的,以上测试方法首先对被测电路进行自动测试并生成得到相应测试向量表,其次根据所生成的向量表编写测试程序、并按此程序的时序关系执行测试过程,最后读取被测电路的响应信息并与标准向量信息比较,判断被测电路的故障。本发明的优点是测试能力强、测试生成系统得到的测试向量可以自动转化为被测电路的测试程序,提高了系统的执行效率,使系统可以十分方便地应用于新型电路板的试验测试。
Description
技术领域
本发明涉及电子测试系统领域,主要用于数字电路板的测试与故障诊断需要,具体涉及一种数字电路板自动生成向量的测试方法。
背景技术
随着装备信息化程度的不断加强,数字电路已经成为电子装备的重要组成部分。其质量直接影响到装备整机的质量,其生产、维修和检验周期,直接影响到整机的研制速度和综合指标。因此,对数字电路的测试和故障诊断技术进行研究已经成为现代测试技术研究的重要领域。但是,大多数的测试系统都是针对整台设备或系统设计的,针对电路板进行测试的自动测试方法还不多见。
许多测试系统中的测试向量生成主要依靠工程测试人员凭借自己的丰富经验和理论知识完成,这不仅对测试人员的素质要求较高,而且测试速度慢、可信度低,尤其是随着系统的日趋复杂,测试周期长,无法排除测试结果中的人为因素,无法实现集成电路大批量自动测试。基于计算机自动测试生成方法是从Eldred于1959年提议采用推导测试的技术开始,目前国际上已经在数字电路测试生成方面提出了许多算法。其中,有代表的主要有:一维敏化法、布尔差分法、D算法、九值D算法、PODEM和FAN算法。上述方法都是建立在SSA模型基础上的,而且都沿用了通路敏化的思想。而且对于时序电路来说,其主要由存储元件(如触发器)和组合逻辑电路(如组合逻辑门)组成,电路的输出不仅与当前的输入有关,还与电路的历史状态有关,因此其测试生成远比组合电路的测试生成复杂。目前对时序电路而言,比较有效的测试生成方法主要有扩展的向后驱赶(Extended Back-Trace,EBT)算法、FASTEST算法、CONTEST算法等。不过,这些算法实现起来较困难,很多都是停留在理论研究层面,实际系统并没有得到应用。
发明内容
为解决对任意数字电路板都可以测试、提高测试的可靠性与效率的技术问题,本发明设计了一种数字电路板自动生成向量的测试方法,可以根据被测电路的不同自动生成向量进行测量,可以十分方便地实现测试端口方向的任意配置,满足不同类型电路板的测试需求。
本发明实现发明目的采用的技术方案是,一种数字电路板自动生成向量的测试方法,以上方法是在安装有配套测试程序和自动测试生成系统的上位机中实现的,测试方法首先对被测电路进行自动测试生成并得到相应测试向量表,其次根据所生成的向量表编写测试程序、并按此程序的时序关系执行测试过程,最后读取被测电路的响应信息并与标准向量信息比较,判断被测电路的故障,其中所说的对被测电路进行自动测试生成并得到相应测试向量表的具体过程是:
A)、将被测电路的数据信息文件以编码形式存入指定的系统数据库中;
B)、根据编码文件进行D通路敏化处理,找到一个D故障传播路径,并将故障响应信息以测试向量表的形式通过D故障传播路径存储到电路端口地址;
C)、对找出的D通路进行一致性检查,删除错误向量和冗余向量的真值表,将符合要求的测试向量真值表存入系统数据库中;
D)、重复步骤B和步骤C,控制每次生成的符合要求的测试向量真值表的个数;
E)、得到所有符合被测电路的测试向量,按照时序、顺序关系存入系统数据库,等待下位机执行测试程序。
本发明的有益效果是测试能力强、测试生成系统得到的测试向量可以自动转化为被测电路的测试程序,提高了系统的执行效率,使系统可以十分方便地应用于新型电路板的试验测试。
下面结合附图对本发明进行详细说明。
附图说明
图1是本发明的方法流程图。
具体实施方式
参看图1,一种数字电路板自动生成向量的测试方法,以上方法是在安装有配套测试程序和自动测试生成系统的上位机中实现的,上述的测试方法首先对被测电路进行自动测试生成并得到相应测试向量表,其次根据所生成的向量表编写测试程序、并按此程序的时序关系执行测试过程,最后读取被测电路的响应信息并与标准向量信息比较,判断被测电路的故障,其中所说的对被测电路进行自动测试生成并得到相应测试向量表的具体过程是:
A)、将被测电路的数据信息文件以编码形式存入指定的系统数据库中;
B)、根据编码文件进行D通路敏化处理,找到一个D故障传播路径,并将故障响应信息以测试向量表的形式通过D故障传播路径存储到电路端口地址;
C)、对找出的D通路进行一致性检查,删除错误向量和冗余向量的真值表,将符合要求的测试向量真值表存入系统数据库中;
D)、重复步骤B和步骤C,控制每次生成的符合要求的测试向量真值表的个数;
E)、得到所有符合被测电路的测试向量,按照时序、顺序关系存入系统数据库,等待下位机编写并执行测试程序。
上述的步骤B中将故障响应信息以测试向量表的形式存储到电路端口地址的过程是从输出端向输入端进行信息传输的。
上述的步骤A中的数据信息文件可以来自计算机辅助设计软件生成的文件,也可以根据定义好的数据格式进行手动输入。
上述的步骤D中重复步骤B和步骤C的次数是根据被测电路D通路故障的数目和实际电路中逻辑门的数量共同决定的。
本发明的测试方法的完整过程是:首先对被测电路进行自动测试并生成,根据得到的测试向量自动编写测试程序。根据测试程序,上位机首先对测试端口进行方向配置,然后按照时序关系执行测试,并读取来自被测电路的响应信息,通过与标准向量信息进行对比,判断被测电路的故障。
其中数字电路板自动测试向量生成方法主要表现在:首先对被测电路进行D路通路敏化,找到电路的D通路,然后对D通路进行一致性检查,删除错误向量和冗余向量,最后得到被测电路的测试向量,并存入系统模型数据库,经过格式转换后送到自动测试系统用以执行测试任务。
如果按照传统D算法思想,先敏化路径然后再统一进行一致性检查的话,产生的敏化路径的数量将达到天文数字,测试向量生成将变成一个“不可能完成”的任务。因此必须在每一步回溯时,进行一致性检查,及时删除不符合要求的D立方(D立方是一个压缩的真值表,可以作为电路的测试向量),减少计算机的计算量,加快测试向量生成的速度。
本发明的测试方法的可测对象包含多时钟、含有复杂功能的时序电路。本测试方法的算法思想在传统D算法的基础上进行很大的改进。主要表现在以下四个方面:
(1)、D通路不再是从输入端开始向输出端敏化,而是从输出端向输入端进行回溯敏化。生成的敏化通路较长,测试向量覆盖的测试路径多,可以在满足同样故障覆盖率的要求下,尽量减少测试中间节点的个数。
(2)、采用每完成一步敏化,立即进行一致性检查的策略。另外,在每一步敏化后,进行一致性检查过程中添加选择策略,控制每次生成的D立方的个数,降低敏化路径的计算量,提高测试向量生成速度。
(3)、为了实现时序电路测试生成,让D立方携带时序信息。在每次路径敏化时,只要将D方程中的延时信息与本次敏化所需的D立方中的延时信息叠加即可。
(4)、采用多个时钟栈,解决电路的多时钟问题。
Claims (4)
1、一种数字电路板自动生成向量的测试方法,以上方法是在安装有配套测试程序和自动测试生成系统的上位机与执行测试程序的下位机的配合下实现的,其特征在于:所述的测试方法首先对被测电路进行自动测试生成并得到相应测试向量表,其次根据所生成的向量表编写测试程序、并按此程序的时序关系执行测试过程,最后读取被测电路的响应信息并与标准向量信息比较,判断被测电路的故障,其中所说的对被测电路进行自动测试生成并得到相应测试向量表的具体过程是:
A)、将被测电路的数据信息文件以编码形式存入指定的系统数据库中;
B)、根据编码文件进行D通路敏化处理,找到一个D故障传播路径,并将故障响应信息以测试向量表的形式通过D故障传播路径存储到电路端口地址;
C)、对找出的D通路进行一致性检查,删除错误向量和冗余向量的真值表,将符合要求的测试向量真值表存入系统数据库中;
D)、重复步骤B和步骤C,控制每次生成的符合要求的测试向量真值表的个数;
E)、得到所有符合被测电路的测试向量,按照时序、顺序关系存入系统数据库,等待下位机编写并执行测试程序。
2、根据权利要求1所述的一种数字电路板自动生成向量的测试方法,其特征在于:所述的步骤B中将故障响应信息以测试向量表的形式存储到电路端口地址的过程是从输出端向输入端进行信息传输的。
3、根据权利要求1所述的一种数字电路板自动生成向量的测试方法,其特征在于:所述的步骤A中的数据信息文件可以来自计算机辅助设计软件生成的文件,也可以根据定义好的数据格式进行手动输入。
4、根据权利要求1所述的一种数字电路板自动生成向量的测试方法,其特征在于:所述的步骤D中重复步骤B和步骤C的次数是根据被测电路D通路故障的数目和实际电路中逻辑门的数量共同决定的。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100748952A CN101614788B (zh) | 2009-07-17 | 2009-07-17 | 一种数字电路板自动生成向量的测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100748952A CN101614788B (zh) | 2009-07-17 | 2009-07-17 | 一种数字电路板自动生成向量的测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101614788A true CN101614788A (zh) | 2009-12-30 |
CN101614788B CN101614788B (zh) | 2011-06-08 |
Family
ID=41494535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100748952A Expired - Fee Related CN101614788B (zh) | 2009-07-17 | 2009-07-17 | 一种数字电路板自动生成向量的测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101614788B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104346982A (zh) * | 2013-07-24 | 2015-02-11 | 何文辉 | 可靠性试验教学装置 |
CN104535917A (zh) * | 2014-12-23 | 2015-04-22 | 宁波大学 | 一种数字电路故障的快速检测方法 |
CN112597002A (zh) * | 2020-12-08 | 2021-04-02 | 北京中电华大电子设计有限责任公司 | 一种基于Python脚本生成测试向量的方法 |
CN113608786A (zh) * | 2021-10-09 | 2021-11-05 | 苏州浪潮智能科技有限公司 | 一种向量读写方法、向量寄存器系统、设备及介质 |
CN113641545A (zh) * | 2021-10-14 | 2021-11-12 | 南京宏泰半导体科技有限公司 | 一种数字测试向量自动学习方法及系统 |
CN114217209A (zh) * | 2021-12-14 | 2022-03-22 | 厦门芯阳科技股份有限公司 | 多工位pcba板检测方法 |
-
2009
- 2009-07-17 CN CN2009100748952A patent/CN101614788B/zh not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104346982A (zh) * | 2013-07-24 | 2015-02-11 | 何文辉 | 可靠性试验教学装置 |
CN104346982B (zh) * | 2013-07-24 | 2017-09-26 | 何文辉 | 可靠性试验教学装置 |
CN104535917A (zh) * | 2014-12-23 | 2015-04-22 | 宁波大学 | 一种数字电路故障的快速检测方法 |
CN104535917B (zh) * | 2014-12-23 | 2017-02-22 | 宁波大学 | 一种数字电路故障的快速检测方法 |
CN112597002A (zh) * | 2020-12-08 | 2021-04-02 | 北京中电华大电子设计有限责任公司 | 一种基于Python脚本生成测试向量的方法 |
CN113608786A (zh) * | 2021-10-09 | 2021-11-05 | 苏州浪潮智能科技有限公司 | 一种向量读写方法、向量寄存器系统、设备及介质 |
CN113608786B (zh) * | 2021-10-09 | 2022-02-18 | 苏州浪潮智能科技有限公司 | 一种向量读写方法、向量寄存器系统、设备及介质 |
US11907716B1 (en) | 2021-10-09 | 2024-02-20 | Inspur Suzhou Intelligent Technology Co., Ltd. | Vector reading and writing method, vector register system, device, and medium |
CN113641545A (zh) * | 2021-10-14 | 2021-11-12 | 南京宏泰半导体科技有限公司 | 一种数字测试向量自动学习方法及系统 |
CN113641545B (zh) * | 2021-10-14 | 2022-02-08 | 南京宏泰半导体科技有限公司 | 一种数字测试向量自动学习方法及系统 |
CN114217209A (zh) * | 2021-12-14 | 2022-03-22 | 厦门芯阳科技股份有限公司 | 多工位pcba板检测方法 |
CN114217209B (zh) * | 2021-12-14 | 2023-06-30 | 厦门芯阳科技股份有限公司 | 多工位pcba板检测方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101614788B (zh) | 2011-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101614788B (zh) | 一种数字电路板自动生成向量的测试方法 | |
CN101329638B (zh) | 程序代码的并行性的分析方法和系统 | |
CN101539958B (zh) | 一种标准单元库和集成电路的设计方法和装置 | |
CN103076559B (zh) | 一种针对扫描测试中移位功耗的优化方法 | |
US20080098271A1 (en) | System and Method for Verification and Generation of Timing Exceptions | |
US20090271750A1 (en) | Timing constraint merging in hierarchical soc designs | |
CN110083492B (zh) | 一种电路关键寄存器三模冗余加固方法及装置 | |
JPS63145549A (ja) | 論理回路シミユレ−シヨン方法 | |
CN117077588B (zh) | 硬件加速仿真调试系统 | |
Abramovici et al. | Concurrent fault simulation and functional level modeling | |
US20120166168A1 (en) | Methods and systems for fault-tolerant power analysis | |
JP2006139729A (ja) | ハードウェア検証用プログラミング言語モデル生成装置、ハードウェア検証用プログラミング言語モデル生成方法、コンピュータシステム、ハードウェアシミュレーション方法、制御プログラムおよび可読記憶媒体 | |
CN111624475B (zh) | 大规模集成电路的测试方法及系统 | |
CN115952755B (zh) | 同步器标准单元的atpg库模型生成系统 | |
Beerel et al. | Estimation of energy consumption in speed-independent control circuits | |
CN104063526A (zh) | 一种集成电路仿真波形比较方法 | |
Zhang et al. | Path delay test generation toward activation of worst case coupling effects | |
US20050278664A1 (en) | Predicting power consumption for a chip | |
CN104636509A (zh) | 门级仿真中验证时序问题的方法 | |
Kol et al. | Statechart methodology for the design, validation, and synthesis of large scale asynchronous systems | |
CN113919256A (zh) | 一种布尔可满足性验证方法、系统、cnf生成方法及存储装置 | |
Safarpour et al. | Trace compaction using SAT-based reachability analysis | |
US20050086566A1 (en) | System and method for building a test case including a summary of instructions | |
Jia et al. | Modeling and Verification of Circuit with Stable-Event | |
CN115587555B (zh) | 集成时钟门控标准单元的atpg库模型生成系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110608 Termination date: 20150717 |
|
EXPY | Termination of patent right or utility model |