CN112630622B - ATE设备的pattern编译下载测试的方法及系统 - Google Patents

ATE设备的pattern编译下载测试的方法及系统 Download PDF

Info

Publication number
CN112630622B
CN112630622B CN202011495260.2A CN202011495260A CN112630622B CN 112630622 B CN112630622 B CN 112630622B CN 202011495260 A CN202011495260 A CN 202011495260A CN 112630622 B CN112630622 B CN 112630622B
Authority
CN
China
Prior art keywords
circuit information
pin
data
pattern
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011495260.2A
Other languages
English (en)
Other versions
CN112630622A (zh
Inventor
张华赞
刘元才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Xinye Measurement And Control Co ltd
Original Assignee
Zhuhai Xinye Measurement And Control Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Xinye Measurement And Control Co ltd filed Critical Zhuhai Xinye Measurement And Control Co ltd
Priority to CN202011495260.2A priority Critical patent/CN112630622B/zh
Publication of CN112630622A publication Critical patent/CN112630622A/zh
Application granted granted Critical
Publication of CN112630622B publication Critical patent/CN112630622B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了ATE设备的pattern编译下载测试的方法及系统，该方法包括：编译步骤，解析Pattern序列文件，获取使用到的板卡插槽及ATE设备上对应Pin脚，根据Pin脚定义文件，对电路行为序列进行对接换算，将数据分区块为输入电路信息、输出电路信息、控制电路信息及对比电路信息，生成相应的编译文件；测试步骤，Pattern板根据编译文件，读取输入电路信息及对比电路信息中的数据，经PE芯片处理后发送给被测芯片；PE芯片通过数据管脚通道读取被测芯片的管脚输出，处理后输出至Pattern板，Pattern板根据输出电路信息及对比电路信息中的数据，获取测试结果，存入管脚测试寄存器；上位机统计芯片良率。本发明无Pin脚范围限制，提高了板卡测试通道资源的利用率以及并行测试的效率。

Description

ATE设备的pattern编译下载测试的方法及系统
技术领域
本发明涉及ATE设备的芯片测试的技术领域，特别涉及一种ATE设备的pattern编译下载测试的方法及系统。
背景技术
在半导体自动测试设备(Automatic Test Equipment，简称ATE)的测试领域中，通常将芯片引脚的测试结果与引脚目标结果进行对比，在半导体器件制造后进行测试，或帮助确定故障原因；但现有的比对不够精确，现有的芯片引脚的测试结果与引脚目标结果的比对不够精准，通过数字通道板卡的测试结果只能以板卡为单位返回，无法返回准确引脚的结果到上位机，难以对单板卡多芯片进行同时测试。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种ATE设备的pattern编译下载测试的方法，能够同时对单板卡多芯片进行测试，降低并行测试资源占用。
本发明还提出一种具有上述方法的ATE设备的pattern编译下载测试的系统。
根据本发明的第一方面实施例的ATE设备的pattern编译下载测试的方法，包括：编译步骤，解析Pattern序列文件，获取使用到的板卡插槽及ATE设备上对应Pin脚，根据Pin脚定义文件，将所述Pattern序列文件中的电路行为序列进行对接换算，将数据分区块为输入电路信息、输出电路信息、控制电路信息及对比电路信息，得到每个数据区块对应的代表数据，生成相应的编译文件；测试步骤，上位机根据所述编译文件，将所述代表数据存入所述数据区块对应的RAM中，由Pattern板读取所述输入电路信息及所述控制电路信息对应的RAM中的数据，发送给PE芯片，经所述PE芯片处理后发送给被测芯片；所述PE芯片通过数据管脚通道与所述被测芯片连接，读取所述被测芯片的管脚输出，处理后通过OPINS_H及OPINS_L输出至所述Pattern板，所述Pattern板根据所述输出电路信息及所述对比电路信息对应的RAM中的数据，获取测试结果，并存入相应的管脚测试寄存器；上位机根据所述管脚测试寄存器，获取ATE设备上对应的每个Pin脚的测试结果，统计芯片良率。
根据本发明实施例的ATE设备的pattern编译下载测试的方法，至少具有如下有益效果：通过解析Pattern序列文件，在pattern测试时可以任意规划Pin脚，ATE设备的每个测试通道可以任意分配到任意芯片，没有同一个Site的Pin脚范围限制，板卡测试通道资源不浪费，从而提高并行测试效率；同时，Pattern的编译分成四个区块进行测试控制运算，逻辑关系更加清晰，测试效率更高。
根据本发明的一些实施例，其特征在于，所述输入电路信息存放输入管脚的pattern值，若pattern值为输入高则被配置为1，若pattern值为输入低则被配置为0，若pattern值为输入Z则被配置为0；所述输出电路信息存放输出管脚的pattern值，若pattern值为输出H则被配置为1，若pattern值为输出L则被配置为0，若pattern值为输出X则被配置为0；所述控制电路信息存放控制输入或输出的pattern值，若pattern值为输入则被配置为1，若pattern值为输出则被配置为0；所述对比电路信息存放允许输出比较值，若pattern值为H/L，则被配置1，否则被配置为0。
根据本发明的一些实施例，所述编译步骤包括：S110，获取根据datasheet的正确电路行为编写的repA文件，提取配置信息及所述电路行为序列；S120，根据所述配置信息获取使用到的所述板卡插槽及所述ATE设备上对应Pin脚，根据所述Pin脚定义文件，将所述电路行为序列进行对接换算，将每个数据转换为所述输入电路信息、所述输出电路信息、所述控制电路信息及所述对比电路信息对应的十六进制的所述代表数据；S130，根据十六进制的所述代表数据，生成相应的ptd文件。
根据本发明的一些实施例，所述编译步骤还包括：链接所述输入电路信息、所述输出电路信息、所述控制电路信息及所述对比电路信息对应的十六进制的所述代表数据，生成数据下载文件，所述数据下载文件在执行下载测试时被下载至所述上位机。
根据本发明的一些实施例，所述测试步骤还包括：读取所述数据下载文件中16K的数据，一次写入所述上位机中相应的RAM中，直至下载完成。
根据本发明的一些实施例，所述配置信息包括：所述ATE设备上对应Pin脚的芯片测试时钟周期、输入高电平的电压值、输入低电平的电压值、输出高电平的电压值、输出低电平的电压值以及使用到的所述板卡插槽。
根据本发明的第二方面实施例的ATE设备的pattern编译下载测试的系统，编译模块，用于解析Pattern序列文件，获取使用到的板卡插槽及ATE设备上对应Pin脚，根据Pin脚定义文件，将所述Pattern序列文件中的电路行为序列进行对接换算，将数据分区块为输入电路信息、输出电路信息、控制电路信息及对比电路信息，得到每个数据区块对应的代表数据，生成相应的编译文件；ATE测试装置，包括上位机、Pattern板及PE芯片，其中，所述Pattern根据所述编译文件，将所述代表数据存入所述数据区块对应的RAM中，读取所述输入电路信息及所述控制电路信息中的数据，发送给所述PE芯片，以及，接收所述PE芯片输出的OPINS_H与OPINS_L，根据所述输出电路信息及所述对比电路信息中的数据，获取测试结果，并存入相应的管脚测试寄存器；所述PE芯片通过数据管脚通道与被测芯片连接，发送数据给所述被测芯片，读取所述被测芯片的管脚输出，处理后通过OPINS_H与OPINS_L输出至所述Pattern板；所述上位机根据所述管脚测试寄存器，获取ATE设备上对应每个Pin脚的测试结果，统计芯片良率。
根据本发明实施例的ATE设备的pattern编译下载测试的系统，至少具有如下有益效果：通过解析Pattern序列文件，在pattern测试时可以任意规划Pin脚，ATE设备的每个测试通道可以任意分配到任意芯片，没有同一个Site的Pin脚范围限制，板卡测试通道资源不浪费，从而提高并行测试效率；同时，Pattern的编译分成四个区块进行测试控制运算，逻辑关系更加清晰，测试效率更高。
根据本发明的一些实施例，所述编译模块包括：解析模块，获取根据datasheet的正确电路行为编写的repA文件，获取配置信息及所述电路行为序列；换算模块，根据所述配置信息获取使用到的所述板卡插槽及所述ATE设备上对应Pin脚，根据所述Pin脚定义文件，将所述电路行为序列进行对接换算，将每个数据转换为对应所述输入电路信息、所述输出电路信息、所述控制电路信息及所述对比电路信息对应的十六进制的所述代表数据；文件生成模块，根据十六进制的所述代表数据，生成对应的ptd文件。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例的方法的流程示意图；
图2为本发明实施例的方法中的pattern数据对应的memory值；
图3为本发明实施例的系统的模块示意图；
图4为本发明实施例的系统的测试过程中的数据交互示意图。
附图标记：
编译模块100、ATE测试装置200；
解析模块110、换算模块120、文件生成模块130；
上位机210、Pattern板220、PE芯片230。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个及两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
参照图1，本发明的实施例的方法包括：编译步骤，解析Pattern序列文件，获取使用到的板卡插槽及ATE设备上对应Pin脚，根据Pin脚定义文件，将Pattern序列文件中的电路行为序列进行对接换算，将数据分区块为输入电路信息、输出电路信息、控制电路信息及对比电路信息，得到每个数据区块对应的代表数据，生成相应的编译文件；测试步骤，上位机根据编译文件，将代表数据存入数据区块对应的RAM中，Pattern板读取输入电路信息及控制电路信息对应的RAM中的数据，发送给PE芯片，经PE芯片处理后发送给被测芯片；PE芯片通过数据管脚通道与被测芯片连接，读取被测芯片的管脚输出，处理后通过OPINS_H及OPINS_L输出至Pattern板，Pattern板根据输出电路信息及对比电路信息中的数据，获取测试结果，并存入相应的管脚测试寄存器；上位机根据管脚测试寄存器，获取每个ATE设备上对应Pin脚的测试结果，统计芯片良率。
本发明的实施例的编译过程包括：
S110，获取根据datasheet的正确电路行为编写的repA文件，获取头信息，并提取配置信息及电路行为序列，其中配置信息包括：芯片测试时钟周期、输入高电平的电压值、输入低电平的电压值、输出高电平的电压值、输出低电平的电压值，以及，使用到的所有板卡插槽。芯片测试时钟周期表示ATE设备上对应Pin脚的被测芯片被测试时的时钟周期。输入高电平的电压值、输入低电平的电压值表示：在给ATE设备上对应Pin脚输出高低电平序列时，高电平应该给到的电压具体值和低电平电压的具体值；输出高电平的电压值、输出低电平的电压值表示：在获取ATE设备上对应Pin脚的输出结果时，对应的高电平识别比较值和低电平识别比较值，即将比输出高电平高的电压识别为高电平，比输出低电平低的电压识别为低电平。
S120，根据配置信息获取使用到的板卡插槽及ATE设备上对应Pin脚，根据Pin脚定义文件(PinDefine文件)，将电路行为序列进行对接换算，将每个数据转换为对应输入电路信息、输出电路信息、控制电路信息及对比电路信息对应的十六进制的代表数据。其中，输入电路信息存放输入管脚的pattern值，若pattern值为输入高则被配置为1，若pattern值为输入低则被配置为0，若pattern值为输入Z则被配置为0；输出电路信息存放输出管脚的pattern值，若pattern值为输出H则被配置为1，若pattern值为输出L则被配置为0，若pattern值为输出X则被配置为0；控制电路信息存放控制输入或输出的pattern值，若pattern值为输入则被配置为1，若pattern值为输出则被配置为0；对比电路信息存放允许输出比较值，若pattern值为H/L，则被配置1，否则被配置为0。输入电路信息、输出电路信息、控制电路信息及对比电路信息对应的RAM依次为：INPUT RAM、IOCONR RAM、OUTPUT RAM、MPEN RAM。逐行读取repA文件中的对应电路行为序列，进行换算的过程参照图2，若pattern值为0，即为输入低电平，则依次在输入电路信息、输出电路信息、控制电路信息及对比电路信息对应的RAM中写入0，0，1，0，即图2的第2列；若pattern值为H，则依次在INPUT RAM、IOCONR RAM、OUTPUT RAM、MPEN RAM写入0，1，0，1，即图2中的第5列。最终得到四个数据块。
S130，将S110中获取到的头信息，使用到的ATE设备上对应Pin脚信息，Pattern文件中电路行为序列的换算后的十六进制数信息，写入到创建好的ptb文件中。该编译文件将被按照pattern序列和配置信息下载至Pattern板的RAM中操控Pattern板的FPGA进行电路行为，是电路行为的参照。
写入PatBin文件时，本发明的实施例中，还会链接上述四个数据块，生成数据下载文件，该数据下载文件在执行下载测试时被下载至测试用上位机中。读取所述数据下载文件中16K的数据，一次写入用作测试的上位机相应的RAM中，直至下载完成。
本发明实施例的系统，参照图3，包括：编译模块100，用于解析Pattern序列文件，获取使用到的板卡插槽及ATE设备上对应Pin脚，根据Pin脚定义文件，将Pattern序列文件中的电路行为序列进行对接换算，将数据分区块为输入电路信息、输出电路信息、控制电路信息及对比电路信息，得到每个数据区块对应的代表数据，生成相应的编译文件；ATE测试装置200，包括上位机210、Pattern板220及PE芯片230。参照图3，编译模块100包括：解析模块110，获取根据datasheet的正确电路行为编写的repA文件，获取配置信息及电路行为序列；换算模块120，根据配置信息获取使用到的板卡插槽及ATE设备上对应Pin脚，根据Pin脚定义文件，将电路行为序列进行对接换算，将每个数据转换为对应输入电路信息、输出电路信息、控制电路信息及对比电路信息对应的十六进制的代表数据；文件生成模块130，根据十六进制的代表数据，生成对应的ptd文件。参照图4，PE芯片230通过数据管脚通道与被测芯片连接，发送数据给被测芯片，读取被测芯片的管脚输出，处理后通过OPINS_H与OPINS_L输出至Pattern板220；Pattern板220分别与PE芯片230及上位机210相连接，读取输入电路信息及对比电路信息中的数据，发送给PE芯片230，以及，接收PE芯片230输出的OPINS_H与OPINS_L，根据输出电路信息及对比电路信息中的数据，获取测试结果，并存入相应的管脚测试寄存器；上位机210用于上位机210根据编译文件，将代表数据存入数据区块对应的RAM中，以及，获取ATE设备上每个Pin脚的测试结果，统计芯片良率。
参照图4，本发明实施例中的测试过程包括：
1)上位机下载编译好的ptb文件，通过数据总线、FPGA逻辑，将输入电路信息、输出电路信息、控制电路信息及对比电路信息对应的代表数据，分别写入到相应的INPUT RAM(存放输入电路信息)/IOCONR RAM(存放输出电路信息)/OUTPUT RAM(存放控制电路信息)/CMPEN RAM(存放对比电路信息)；
2)FPGA根据设计好的时序，将INPUT RAM，IOCNTR RAM中的数据依次读出，然后发送给PE芯片的DRAM_DATA,DRIVER_EN等引脚，PE芯片内部处理后，从数据管脚通道(digitalpin channel)输出到被测芯片；
3)被测芯片的输出管脚，接到digital pin channel，经PE芯片内部处理后，输出OPINS_H及OPINS_L到FPGA；
4)FPGA按设计的时序，读出OUTPUT RAM及CMPEN RAM中的数据，与OPINS_H,OPENS_L做逻辑处理后，判断测试结果是通过或失败,并将结果存入相应的管脚结果寄存器中，一个管脚比对结果对应一个寄存器
5)上位机读管脚结果寄存器的内容，来判断各个管脚通道的测试结果，并根据各个管脚通道的结果，来判断每个测试site的测试结果。
在本发明的实施例中，由于每个管脚Pin都可以按需求设置为输入或输出，其测试资源都是独立的，且每个pin测试结果都是可单独读出的，因此，各个pin都可以配置到任意一个site，不受限制。
尽管本文描述了具体实施方案，但是本领域中的普通技术人员将认识到，许多其它修改或另选的实施方案同样处于本公开的范围内。例如，结合特定设备或组件描述的功能和/或处理能力中的任一项可以由任何其它设备或部件来执行。另外，虽然已根据本公开的实施方案描述了各种例示性具体实施和架构，但是本领域中的普通技术人员将认识到，对本文所述的例示性具体实施和架构的许多其它修改也处于本公开的范围内。
上文参考根据示例性实施方案所述的系统、方法、系统和/或计算机程序产品的框图和流程图描述了本公开的某些方面。应当理解，框图和流程图中的一个或多个块以及框图和流程图中的块的组合可分别通过执行计算机可执行程序指令来实现。同样，根据一些实施方案，框图和流程图中的一些块可能无需按示出的顺序执行，或者可以无需全部执行。另外，超出框图和流程图中的块所示的那些部件和/或操作以外的附加部件和/或操作可存在于某些实施方案中。
因此，框图和流程图中的块支持用于执行指定功能的装置的组合、用于执行指定功能的元件或步骤的组合以及用于执行指定功能的程序指令装置。还应当理解，框图和流程图中的每个块以及框图和流程图中的块的组合可以由执行特定功能、元件或步骤的专用硬件计算机系统或者专用硬件和计算机指令的组合来实现。
本文所述的程序模块、应用程序等可包括一个或多个软件组件，包括例如软件对象、方法、数据结构等。每个此类软件组件可包括计算机可执行指令，所述计算机可执行指令响应于执行而使本文所述的功能的至少一部分(例如，本文所述的例示性方法的一种或多种操作)被执行。
软件组件可以用各种编程语言中的任一种来编码。一种例示性编程语言可以为低级编程语言，诸如与特定硬件体系结构和/或操作系统平台相关联的汇编语言。包括汇编语言指令的软件组件可能需要在由硬件架构和/或平台执行之前由汇编程序转换为可执行的机器代码。另一种示例性编程语言可以为更高级的编程语言，其可以跨多种架构移植。包括更高级编程语言的软件组件在执行之前可能需要由解释器或编译器转换为中间表示。编程语言的其它示例包括但不限于宏语言、外壳或命令语言、作业控制语言、脚本语言、数据库查询或搜索语言、或报告编写语言。在一个或多个示例性实施方案中，包含上述编程语言示例中的一者的指令的软件组件可直接由操作系统或其它软件组件执行，而无需首先转换成另一种形式。
软件组件可存储为文件或其它数据存储构造。具有相似类型或相关功能的软件组件可一起存储在诸如特定的目录、文件夹或库中。软件组件可为静态的(例如，预设的或固定的)或动态的(例如，在执行时创建或修改的)。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。

Claims (8)

1.一种ATE设备的pattern编译下载测试方法，其特征在于，包括：
编译步骤，解析Pattern序列文件，获取使用到的板卡插槽及ATE设备上对应Pin脚，根据Pin脚定义文件，将所述Pattern序列文件中的电路行为序列进行对接换算，将数据分区块为输入电路信息、输出电路信息、控制电路信息及对比电路信息，得到每个数据区块对应的代表数据，生成相应的编译文件；
测试步骤，上位机根据所述编译文件，将所述代表数据存入所述数据区块对应的RAM中，Pattern板读取所述输入电路信息及所述控制电路信息对应的RAM中的数据，发送给PE芯片，经所述PE芯片处理后发送给被测芯片；所述PE芯片通过数据管脚通道与所述被测芯片连接，读取所述被测芯片的管脚输出，处理后通过OPINS_H及OPINS_L输出至所述Pattern板，所述Pattern板根据所述输出电路信息及所述对比电路信息中对应的RAM中的数据，获取测试结果，并存入相应的管脚测试寄存器；上位机根据所述管脚测试寄存器，获取ATE设备上对应的每个Pin脚的测试结果，统计芯片良率。
2.根据权利要求1所述的ATE设备的pattern编译下载测试方法，其特征在于，
所述输入电路信息存放输入管脚的pattern值，若pattern值为输入高则被配置为1，若pattern值为输入低则被配置为0，若pattern值为输入Z则被配置为0；
所述输出电路信息存放输出管脚的pattern值，若pattern值为输出H则被配置为1，若pattern值为输出L则被配置为0，若pattern值为输出X则被配置为0；
所述控制电路信息存放控制输入或输出的pattern值，若pattern值为输入则被配置为1，若pattern值为输出则被配置为0；
所述对比电路信息存放允许输出比较值，若pattern值为H/L，则被配置1，否则被配置为0。
3.根据权利要求1所述的ATE设备的pattern编译下载测试方法，其特征在于，所述编译步骤包括：
S110，获取根据datasheet的正确电路行为编写的repA文件，提取配置信息及所述电路行为序列；
S120，根据所述配置信息获取使用到的所述板卡插槽及所述ATE设备上对应Pin脚，根据所述Pin脚定义文件，将所述电路行为序列进行对接换算，将每个数据转换为所述输入电路信息、所述输出电路信息、所述控制电路信息及所述对比电路信息对应的十六进制的所述代表数据；
S130，根据十六进制的所述代表数据，生成相应的ptd文件。
4.根据权利要求3所述的ATE设备的pattern编译下载测试方法，其特征在于，所述编译步骤还包括：链接所述输入电路信息、所述输出电路信息、所述控制电路信息及所述对比电路信息对应的十六进制的所述代表数据，生成数据下载文件，所述数据下载文件在执行下载测试时被下载至所述上位机。
5.根据权利要求4所述的ATE设备的pattern编译下载测试方法，其特征在于，所述测试步骤还包括：读取所述数据下载文件中16K的数据，一次写入所述上位机中相应的RAM中，直至下载完成。
6.根据权利要求3所述的ATE设备的pattern编译下载测试方法，其特征在于，所述配置信息包括：所述ATE设备上对应Pin脚的芯片测试时钟周期、输入高电平的电压值、输入低电平的电压值、输出高电平的电压值、输出低电平的电压值及使用到的所述板卡插槽。
7.一种ATE设备的pattern编译下载测试系统，其特征在于，包括：
编译模块，用于解析Pattern序列文件，获取使用到的板卡插槽及ATE设备上对应Pin脚，根据Pin脚定义文件，将所述Pattern序列文件中的电路行为序列进行对接换算，将数据分区块为输入电路信息、输出电路信息、控制电路信息及对比电路信息，得到每个数据区块对应的代表数据，生成相应的编译文件；
ATE测试装置，包括上位机、Pattern板及PE芯片，其中，所述Pattern板读取所述输入电路信息及所述控制电路信息中的数据，发送给所述PE芯片，以及，接收所述PE芯片输出的OPINS_H与OPINS_L，根据所述输出电路信息及所述对比电路信息中的数据，获取测试结果，并存入相应的管脚测试寄存器；所述PE芯片通过数据管脚通道与被测芯片连接，发送数据给所述被测芯片，读取所述被测芯片的管脚输出，处理后通过OPINS_H与OPINS_L输出至所述Pattern板；所述上位机根据所述编译文件，将所述代表数据存入所述数据区块对应的RAM中，根据所述管脚测试寄存器，获取ATE设备上对应的每个Pin脚的测试结果，统计芯片良率。
8.根据权利要求7所述的ATE设备的pattern编译下载测试系统，其特征在于，所述编译模块包括：
解析模块，获取根据datasheet的正确电路行为编写的repA文件，获取配置信息及所述电路行为序列；
换算模块，根据所述配置信息获取使用到的所述板卡插槽及所述ATE设备上对应Pin脚，根据所述Pin脚定义文件，将所述电路行为序列进行对接换算，将每个数据转换为对应所述输入电路信息、所述输出电路信息、所述控制电路信息及所述对比电路信息对应的十六进制的所述代表数据；
文件生成模块，根据十六进制的所述代表数据，生成对应的ptd文件。
CN202011495260.2A 2020-12-17 2020-12-17 ATE设备的pattern编译下载测试的方法及系统 Active CN112630622B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011495260.2A CN112630622B (zh) 2020-12-17 2020-12-17 ATE设备的pattern编译下载测试的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011495260.2A CN112630622B (zh) 2020-12-17 2020-12-17 ATE设备的pattern编译下载测试的方法及系统

Publications (2)

Publication Number Publication Date
CN112630622A CN112630622A (zh) 2021-04-09
CN112630622B true CN112630622B (zh) 2022-05-31

Family

ID=75316366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011495260.2A Active CN112630622B (zh) 2020-12-17 2020-12-17 ATE设备的pattern编译下载测试的方法及系统

Country Status (1)

Country Link
CN (1) CN112630622B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113533936A (zh) * 2021-07-13 2021-10-22 上海矽昌微电子有限公司 一种芯片扫描链测试方法和系统
CN113641545B (zh) * 2021-10-14 2022-02-08 南京宏泰半导体科技有限公司 一种数字测试向量自动学习方法及系统
CN114461579B (zh) * 2021-12-13 2022-09-06 杭州加速科技有限公司 Pattern文件并行读取和动态调度的处理方法、系统及ATE设备
CN115291082B (zh) * 2022-08-04 2023-06-13 北京京瀚禹电子工程技术有限公司 芯片的高效测试方法、装置和存储介质
CN116910160B (zh) * 2023-09-13 2023-11-14 天津普智芯网络测控技术有限公司 一种老练测试一体机用的pattern文件快速下发方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102236068A (zh) * 2010-04-30 2011-11-09 无锡中星微电子有限公司 一种芯片测试的方法和装置
CN102540060A (zh) * 2010-12-27 2012-07-04 北京中电华大电子设计有限责任公司 一种数字集成电路芯片测试系统
CN104298590A (zh) * 2013-07-16 2015-01-21 爱德万测试(新加坡)私人有限公司 用于按管脚apg的快速语义处理器
CN105760268A (zh) * 2016-02-23 2016-07-13 大唐微电子技术有限公司 一种片上随机存取存储器内建自测试方法和装置
CN106771982A (zh) * 2017-01-20 2017-05-31 珠海全志科技股份有限公司 芯片自动测试方法及系统
CN107229542A (zh) * 2016-03-25 2017-10-03 中兴通讯股份有限公司 一种测试方法及装置
CN109143038A (zh) * 2018-09-25 2019-01-04 珠海欧比特宇航科技股份有限公司 一种s698-t芯片的ate测试方法及装置
CN111025127A (zh) * 2019-12-05 2020-04-17 上海御渡半导体科技有限公司 一种Pattern静态编译链接的方法
CN111930386A (zh) * 2020-09-24 2020-11-13 武汉精鸿电子技术有限公司 一种pattern文件编译方法、装置及电子设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8935583B2 (en) * 2012-05-22 2015-01-13 Cisco Technology, Inc. Removing scan channel limitation on semiconductor devices

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102236068A (zh) * 2010-04-30 2011-11-09 无锡中星微电子有限公司 一种芯片测试的方法和装置
CN102540060A (zh) * 2010-12-27 2012-07-04 北京中电华大电子设计有限责任公司 一种数字集成电路芯片测试系统
CN104298590A (zh) * 2013-07-16 2015-01-21 爱德万测试(新加坡)私人有限公司 用于按管脚apg的快速语义处理器
CN105760268A (zh) * 2016-02-23 2016-07-13 大唐微电子技术有限公司 一种片上随机存取存储器内建自测试方法和装置
CN107229542A (zh) * 2016-03-25 2017-10-03 中兴通讯股份有限公司 一种测试方法及装置
CN106771982A (zh) * 2017-01-20 2017-05-31 珠海全志科技股份有限公司 芯片自动测试方法及系统
CN109143038A (zh) * 2018-09-25 2019-01-04 珠海欧比特宇航科技股份有限公司 一种s698-t芯片的ate测试方法及装置
CN111025127A (zh) * 2019-12-05 2020-04-17 上海御渡半导体科技有限公司 一种Pattern静态编译链接的方法
CN111930386A (zh) * 2020-09-24 2020-11-13 武汉精鸿电子技术有限公司 一种pattern文件编译方法、装置及电子设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Applications of Mixed-Signal Technology in Digital Testing;Li, BH 等;《JOURNAL OF ELECTRONIC TESTING-THEORY AND APPLICATIONS》;20160427;第32卷(第2期);全文 *
低测试成本芯片的ATE和板级测试研究;董婷婷;《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》;20160315(第3期);全文 *

Also Published As

Publication number Publication date
CN112630622A (zh) 2021-04-09

Similar Documents

Publication Publication Date Title
CN112630622B (zh) ATE设备的pattern编译下载测试的方法及系统
US7895575B2 (en) Apparatus and method for generating test driver
EP1089172A2 (en) Compiler and method for compiling specification language into implementation language
US20100162217A1 (en) Debugging System Using Static Analysis
CN111428431A (zh) 一种支持eda软件的自动化测试并记录的方法及系统
CN113721927B (zh) 基于fpga的ate测试向量编译加速方法及ate系统
CN115684896B (zh) 芯片可测性设计测试方法、测试平台及其生成方法及装置
CN115656791B (zh) 芯片可测性设计的测试方法及测试平台
CN107622017B (zh) 一种通用自动化软件测试的解析方法
CN112444731A (zh) 芯片测试方法、装置、处理器芯片及服务器
US6351455B1 (en) System test metacontroller
CN117787155A (zh) 一种芯片可测性代码动态仿真测试系统及测试方法
CN117194230A (zh) 不同版本板卡的fct匹配测试方法、装置、设备及介质
US20060074625A1 (en) Program development suport device, program execution device, compile method and debug method
CN115684894B (zh) 芯片可测性设计的测试方法及测试平台
CN116150020A (zh) 一种测试用例的转换方法及装置
US6434503B1 (en) Automated creation of specific test programs from complex test programs
CN109359039A (zh) 一种提升Sahi自动化测试效率的方法
US6536020B2 (en) Efficient generation of optimum test data
CN113574511A (zh) 测试用例生成装置、测试用例生成方法和测试用例生成程序
CN113254027B (zh) 一种半导体设备控制程序转换方法、系统、设备和存储介质
CN112463164B (zh) SoC程序执行的显示定位方法、装置、计算机设备及存储介质
CN111078548B (zh) 测试用例解析方法、装置、存储介质及验证平台
CN114756463A (zh) 一种测试环境开发方法、系统、设备以及介质
CN111258838B (zh) 验证组件生成方法、装置、存储介质及验证平台

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 519000 room 202-206, second floor, 1 teaching area, No. 1, Software Park Road, Tangjiawan Town, high tech Zone, Zhuhai City, Guangdong Province

Applicant after: Zhuhai Xinye measurement and Control Co.,Ltd.

Address before: 519000 room 202-206, second floor, 1 teaching area, No. 1, Software Park Road, Tangjiawan Town, high tech Zone, Zhuhai City, Guangdong Province

Applicant before: Zhuhai core network measurement and Control Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant