CN111221692B - 一种Nor Flash的数模混合验证方法及装置 - Google Patents

一种Nor Flash的数模混合验证方法及装置 Download PDF

Info

Publication number
CN111221692B
CN111221692B CN201911407925.7A CN201911407925A CN111221692B CN 111221692 B CN111221692 B CN 111221692B CN 201911407925 A CN201911407925 A CN 201911407925A CN 111221692 B CN111221692 B CN 111221692B
Authority
CN
China
Prior art keywords
flash
circuit model
verification
data
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911407925.7A
Other languages
English (en)
Other versions
CN111221692A (zh
Inventor
张新展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xtx Technology Inc
Original Assignee
XTX Technology Shenzhen Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XTX Technology Shenzhen Ltd filed Critical XTX Technology Shenzhen Ltd
Priority to CN201911407925.7A priority Critical patent/CN111221692B/zh
Publication of CN111221692A publication Critical patent/CN111221692A/zh
Application granted granted Critical
Publication of CN111221692B publication Critical patent/CN111221692B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明涉及非易失性存储器技术领域，公开了一种Nor Flash的数模混合验证方法及装置，方法包括：获取Nor Flash的pump电路模型；获取Nor Flash的memory Cell电路模型；根据获取的pump电路模型以及memory Cell电路模型，通过UVM验证平台进行数据验证比对；输出比对结果并将其反馈至仿真结果日志中。可以自动比对数据，实现了验证的自动化，验证人员只需要添加激励、仿真、检查仿真日志文件便可，大大提高了验证效率；还具有高度的可移植性，开展新的Nor Flash项目时可迅速继承，大大缩短了项目周期，降低项目成本。

Description

一种Nor Flash的数模混合验证方法及装置
技术领域
本发明涉及非易失性存储器技术领域，尤其涉及一种Nor Flash的数模混合验证方法及装置。
背景技术
随着电子信息技术的发展，电子可编程可擦除的非易失性存储器技术广泛应用于各种电子产品中。常见的种类为EEPROM和闪存，而NOR Flash是目前市场上主要的非易失闪存技术。
现有技术中，Nor Flash中一般包含数字电路及模拟电路两部分，传统的验证方法一般是数字验证与模拟验证分开。数字电路部分一般使用断言验证，根据Nor Flash模拟电路的需求，定义好时序图，验证工程师再根据时序图编写断言，来验证数字部分输出信号是否正确、是否符合时序要求。模拟电路部分，工程师一般使用spice或者混合仿真工具去验证模拟电路部分。这样的验证方式不论数字还是模拟验证都会存在一些缺陷。首先，这种验证方式模拟电路验证不够完善，因为模拟仿真速度极慢，且不易构造随机复杂的仿真激励因此验证不够完备，很多模拟的电路逻辑并未得到充分验证。另一方面，Nor Flash存在众多指令、及内部算法逻辑，需要编写相当繁多的断言，数字验证工作量大且效率较低,很难保证验证的覆盖率及完备性，除此之外，基于断言的验证方法可移植性、可继承性较差，不方便项目之间的继承。
因此，如何提供一种基于模拟电路建模的混合验证方法成为亟待解决的技术问题。
发明内容
本发明要解决的技术问题在于如何提供一种基于模拟电路建模的混合验证方法。
为此，根据第一方面，本发明实施例公开了一种Nor Flash的数模混合验证方法，包括：获取Nor Flash的pump电路模型；获取Nor Flash的memory Cell电路模型；根据获取的pump电路模型以及memory Cell电路模型，通过UVM验证平台进行数据验证比对；输出比对结果并将其反馈至仿真结果日志中。
可选地，所述获取Nor Flash的pump电路模型包括：根据实际模拟仿真结果绘制pump时序图；根据实际仿真结果获取trim值的对应电压表；根据pump时序图以及trim值的对应电压表，编写Verilog模型，以获取Nor Flash的pump电路模型。
可选地，所述根据获取的pump电路模型以及memory Cell电路模型，通过UVM验证平台进行数据比对包括：将pump电路模型以及memory Cell电路模型实例化至DUT中，与数字设计接口连接，以组成Nor Flash的待测设计；通过driver对DUT进行仿真激励；通过scoreboard获取实际接收数据与期望数据；对获取的实际接收数据与期望数据进行对比，并将对比结果反馈至结果日志中。
可选地，所述通过scoreboard获取实际接收数据与期望数据包括：通过monitor对DUT的输出数据进行采集处理，并将处理后的数据发送至scoreboard，以获取实际接收数据；通过refer model对DUT的输出数据进行采集处理，以获取期望数据。
根据第二方面，本发明实施例公开了一种Nor Flash的数模混合验证装置，包括：pump电路模块，用于获取Nor Flash的pump电路模型；memory Cell电路模块，用于获取NorFlash的memory Cell电路模型；验证比对模块，用于根据获取的pump电路模型以及memoryCell电路模型，通过UVM验证平台进行数据验证比对；输出模块，用于输出比对结果并将其反馈至仿真结果日志中。
可选地，所述pump电路模块包括：时序单元，用于根据实际模拟仿真结果绘制pump时序图；电压表单元，用于根据实际仿真结果给出trim值的对应电压表；编写单元，用于根据pump时序图以及trim值的对应电压表，编写Verilog模型，以获取Nor Flash的pump电路模型。
可选地，所述验证比对模块包括：DUT处理单元，用于将pump电路模型以及memoryCell电路模型实例化至DUT中，与数字设计接口连接，以组成Nor Flash的待测设计；仿真激励单元，用于通过driver对DUT进行仿真激励；数据接收单元，用于通过scoreboard获取实际接收数据与期望数据；数据对比单元，用于对获取的实际接收数据与期望数据进行对比，并将对比结果反馈至结果日志中。
根据第三方面，本发明实施例公开了一种计算机装置，包括处理器，处理器用于执行存储器中存储的计算机程序实现上述第一方面任一项的Nor Flash的数模混合验证方法。
根据第四方面，本发明实施例公开了一种计算机可读存储介质，其上存储有计算机程序，处理器用于执行存储介质中存储的计算机程序实现上述第一方面任一项的NorFlash的数模混合验证方法。
本发明具有以下有益效果：本发明实施例公开的一种Nor Flash的数模混合验证方法，通过获取Nor Flash的pump电路模型，获取Nor Flash的memory Cell电路模型，通过UVM验证平台进行数据验证比对，输出比对结果并将其反馈至仿真结果日志中。可以自动比对数据，实现了验证的自动化，验证人员只需要添加激励、仿真、检查仿真日志文件便可，大大提高了验证效率；还具有高度的可移植性，开展新的Nor Flash项目时可迅速继承，大大缩短了项目周期，降低项目成本。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本实施例公开的一种Nor Flash的数模混合验证方法的流程图；
图2是本实施例公开的一种Nor Flash的数模混合验证装置的结构示意图；
图3是本实施例公开的一种Nor Flash的数模混合验证方法的Pump建模时序图；
图4是本实施例公开的一种Nor Flash的数模混合验证方法的trim对应电压表；
图5是本实施例公开的一种Nor Flash的数模混合验证方法的memory CELL模型的应用示意图；
图6是本实施例公开的一种Nor Flash的数模混合验证方法的UVM验证平台的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例公开了一种Nor Flash的数模混合验证方法，如图1和图6所示，包括：
步骤S10，获取Nor Flash的pump电路模型；
步骤S20，获取Nor Flash的memory Cell电路模型；
步骤S30，根据获取的pump电路模型以及memory Cell电路模型，通过UVM验证平台进行数据验证比对；
步骤S40，输出比对结果并将其反馈至仿真结果日志中。
需要说明的是，可以自动比对数据，实现了验证的自动化，验证人员只需要添加激励、仿真、检查仿真日志文件便可，大大提高了验证效率；还具有高度的可移植性，开展新的Nor Flash项目时可迅速继承，大大缩短了项目周期，降低项目成本。
还需要说明的是，在模拟端，采用本发明的验证方式，一方面大大提高了仿真的速度，因为模拟仿真工具如Hspice仿真速度极慢，而使用VCS仿真工具对Verilog代码进行仿真，速度得到大大加快。另一方面，依托于UVM平台的大量激励以及快速的仿真，可以增加及应用大量仿真激励，充分保证了模拟电路逻辑的准确性。
在数字端，采用本发明的验证方式，验证工程师不必将大量的精力用在编写断言上。若采用断言的验证方式，因为Nor Flash内部算法复杂、信号众多，需要编写大量且复杂的断言，既耗费人力及时间降低验证效率，同时又很难保证验证的完备性。采用建模的混合验证，验证工程师不必纠结于时序的检查上，因为模拟建模只有在满足时序情况下才会产生正确电压，才会对Cell产生正确的读写擦操作，因此所建的模拟模型间接的检查了时序。验证工程师可以将精力主要用在测试激励的构建上，大量的激励保证了数字验证的完备性。另外，基于UVM平台的验证方法可以自动比对数据，实现了验证的自动化，验证人员只需要添加激励、仿真、检查仿真日志文件便可，大大提高了验证效率。这样的验证环境还具有高度的可移植性，开展新的Nor Flash项目时可迅速继承，大大缩短了项目周期，降低项目成本。
在具体实施过程中，如图1、图3和图4所示，步骤S10具体的包括：根据实际模拟仿真结果绘制pump时序图；根据实际仿真结果获取trim值的对应电压表；根据pump时序图以及trim值的对应电压表，编写Verilog模型，以获取Nor Flash的pump电路模型。电压输出信号pump_vol[8:0]，输入使能信号pump_en和大小调节信号pump_trim[1:0]，电压的建立时间为100ns。
需要说明的是，pump_vol只是一个电压信号，为了区分电压大小，在数字Verilog建模过程中定义为9比特位宽数据pump_vol[8:0]。
代码如下：
Figure BDA0002349177470000061
Figure BDA0002349177470000071
在具体实施过程中，如图3所示，共有4个cell，他们栅极短接在一起作为Wordline(WL)，漏极即Bit line(BL)作为位线外接数据锁存模块，S即源极。这三个极都是通过Decode电路间接连接着pump电路输出，电压驱动来自pump。当对这三极分别驱动不同电压就会改变该cell的值。
在具体实施过程中，当WL电压为8v，BL电压为3V，则是对该cell做program操作，即将该cell值写为0，建模时判断电压满足该条件就将该bit值写为0；当WL电压为负9V，S极电压为10V，则意味着对该cell做erase操作，在建模时判断电压满足该条件就将该bit值置为1；当WL电压为5V，S极和BL电压均为0V，则判断为读操作，建模时将该值读出到锁存模块。建模Verilog代码如下：
Figure BDA0002349177470000072
在具体实施过程中，如图1和图5所示，步骤S30具体的包括：
将pump电路模型以及memory Cell电路模型实例化至DUT中，与数字设计接口连接，以组成Nor Flash的待测设计；
通过driver对DUT进行仿真激励；通过scoreboard获取实际接收数据与期望数据；在具体实施过程中，通过monitor对DUT的输出数据进行采集处理，并将处理后的数据发送至scoreboard，以获取实际接收数据；通过refer model对DUT的输出数据进行采集处理，以获取期望数据。
对获取的实际接收数据与期望数据进行对比，并将对比结果反馈至结果日志中。
根据第二方面，本发明实施例公开了一种Nor Flash的数模混合验证装置，如图2所示，包括：pump电路模块501，用于获取Nor Flash的pump电路模型；memory Cell电路模块502，用于获取Nor Flash的memory Cell电路模型；验证比对模块503，用于根据获取的pump电路模型以及memory Cell电路模型，通过UVM验证平台进行数据验证比对；输出模块504，用于输出比对结果并将其反馈至仿真结果日志中。
在具体实施过程中，pump电路模块501包括：时序单元，用于根据实际模拟仿真结果绘制pump时序图；电压表单元，用于根据实际仿真结果给出trim值的对应电压表；编写单元，用于根据pump时序图以及trim值的对应电压表，编写Verilog模型，以获取Nor Flash的pump电路模型。
在具体实施过程中，验证比对模块包括：DUT处理单元，用于将pump电路模型以及memory Cell电路模型实例化至DUT中，与数字设计接口连接，以组成Nor Flash的待测设计；仿真激励单元，用于通过driver对DUT进行仿真激励；数据接收单元，用于通过scoreboard获取实际接收数据与期望数据；数据对比单元，用于对获取的实际接收数据与期望数据进行对比，并将对比结果反馈至结果日志中。
此外，本发明实施例中还提供一种计算机装置，处理器通过执行计算机指令，从而实现以下方法：
获取Nor Flash的pump电路模型；获取Nor Flash的memory Cell电路模型；根据获取的pump电路模型以及memory Cell电路模型，通过UVM验证平台进行数据验证比对；输出比对结果并将其反馈至仿真结果日志中。
本领域技术人员可以理解，实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，该程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，该存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。计算机处理器用于执行存储介质中存储的计算机程序实现以下方法：
获取Nor Flash的pump电路模型；获取Nor Flash的memory Cell电路模型；根据获取的pump电路模型以及memory Cell电路模型，通过UVM验证平台进行数据验证比对；输出比对结果并将其反馈至仿真结果日志中。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这些也应该视为本发明的保护范围，这些都不会影响本发明实施的效果和专利的实用性。这里无需也无法对所有的实施方式予以穷举。本申请要求的保护范围应当以其权利要求的内容为准，说明书中的具体实施方式等记载可以用于解释权利要求的内容。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (8)

1.一种Nor Flash的数模混合验证方法，其特征在于，包括：
获取Nor Flash的pump电路模型；所述获取Nor Flash的pump电路模型包括：根据实际模拟仿真结果绘制pump时序图；根据实际仿真结果获取trim值的对应电压表；根据pump时序图以及trim值的对应电压表，编写Verilog模型，以获取Nor Flash的pump电路模型；
获取Nor Flash的memory Cell电路模型；
根据获取的pump电路模型以及memory Cell电路模型，通过UVM验证平台进行数据验证比对；
输出比对结果并将其反馈至仿真结果日志中。
2.根据权利要求1所述的Nor Flash的数模混合验证方法，其特征在于，所述根据获取的pump电路模型以及memory Cell电路模型，通过UVM验证平台进行数据比对包括：
将pump电路模型以及memory Cell电路模型实例化至DUT中，与数字设计接口连接，以组成Nor Flash的待测设计；
通过driver对DUT进行仿真激励；
通过scoreboard获取实际接收数据与期望数据；
对获取的实际接收数据与期望数据进行对比，并将对比结果反馈至结果日志中。
3.根据权利要求2所述的Nor Flash的数模混合验证方法，其特征在于，所述通过scoreboard获取实际接收数据与期望数据包括：
通过monitor对DUT的输出数据进行采集处理，并将处理后的数据发送至scoreboard，以获取实际接收数据；
通过refermodel对DUT的输出数据进行采集处理，以获取期望数据。
4.一种Nor Flash的数模混合验证装置，其特征在于，包括：
pump电路模块，用于获取Nor Flash的pump电路模型；所述获取Nor Flash的pump电路模型包括：根据实际模拟仿真结果绘制pump时序图；根据实际仿真结果获取trim值的对应电压表；根据pump时序图以及trim值的对应电压表，编写Verilog模型，以获取Nor Flash的pump电路模型；
memory Cell电路模块，用于获取Nor Flash的memory Cell电路模型；
验证比对模块，用于根据获取的pump电路模型以及memory Cell电路模型，通过UVM验证平台进行数据验证比对；
输出模块，用于输出比对结果并将其反馈至仿真结果日志中。
5.根据权利要求4所述的Nor Flash的数模混合验证装置，其特征在于，所述pump电路模块包括：
时序单元，用于根据实际模拟仿真结果绘制pump时序图；
电压表单元，用于根据实际仿真结果给出trim值的对应电压表；
编写单元，用于根据pump时序图以及trim值的对应电压表，编写Verilog模型，以获取Nor Flash的pump电路模型。
6.根据权利要求4所述的Nor Flash的数模混合验证装置，其特征在于，所述验证比对模块包括：
DUT处理单元，用于将pump电路模型以及memory Cell电路模型实例化至DUT中，与数字设计接口连接，以组成Nor Flash的待测设计；
仿真激励单元，用于通过driver对DUT进行仿真激励；
数据接收单元，用于通过scoreboard获取实际接收数据与期望数据；
数据对比单元，用于对获取的实际接收数据与期望数据进行对比，并将对比结果反馈至结果日志中。
7.一种计算机装置，其特征在于，包括处理器，所述处理器用于执行存储器中存储的计算机程序实现如权利要求1-3任一项所述的Nor Flash的数模混合验证方法。
8.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，处理器用于执行存储介质中存储的计算机程序实现如权利要求1-3任意一项所述的Nor Flash的数模混合验证方法。
CN201911407925.7A 2019-12-31 2019-12-31 一种Nor Flash的数模混合验证方法及装置 Active CN111221692B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911407925.7A CN111221692B (zh) 2019-12-31 2019-12-31 一种Nor Flash的数模混合验证方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911407925.7A CN111221692B (zh) 2019-12-31 2019-12-31 一种Nor Flash的数模混合验证方法及装置

Publications (2)

Publication Number Publication Date
CN111221692A CN111221692A (zh) 2020-06-02
CN111221692B true CN111221692B (zh) 2020-11-03

Family

ID=70827996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911407925.7A Active CN111221692B (zh) 2019-12-31 2019-12-31 一种Nor Flash的数模混合验证方法及装置

Country Status (1)

Country Link
CN (1) CN111221692B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111506345B (zh) * 2020-06-29 2020-10-16 深圳市芯天下技术有限公司 一种非型闪存指令组合验证方法、系统、存储介质和终端
CN111782145B (zh) * 2020-06-30 2021-03-16 深圳市芯天下技术有限公司 应答式或非型闪存数字验证方法、系统、存储介质和终端

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105808843A (zh) * 2016-03-08 2016-07-27 浪潮集团有限公司 一种混合信号验证平台的构造方法
CN107861850A (zh) * 2017-11-30 2018-03-30 瑞斯康达科技发展股份有限公司 一种中断验证系统及其使用方法、计算机设备、存储介质
CN109427399A (zh) * 2017-08-31 2019-03-05 北京兆易创新科技股份有限公司 一种NOR Flash的编程方法和编程装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100192A (ja) * 2000-09-22 2002-04-05 Toshiba Corp 不揮発性半導体メモリ
CN102955871A (zh) * 2011-08-31 2013-03-06 北京中电华大电子设计有限责任公司 一种实现滤波器数模混合验证的系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105808843A (zh) * 2016-03-08 2016-07-27 浪潮集团有限公司 一种混合信号验证平台的构造方法
CN109427399A (zh) * 2017-08-31 2019-03-05 北京兆易创新科技股份有限公司 一种NOR Flash的编程方法和编程装置
CN107861850A (zh) * 2017-11-30 2018-03-30 瑞斯康达科技发展股份有限公司 一种中断验证系统及其使用方法、计算机设备、存储介质

Also Published As

Publication number Publication date
CN111221692A (zh) 2020-06-02

Similar Documents

Publication Publication Date Title
CN110046387B (zh) 一种基于uvm的sm2模块验证平台及验证方法
CN102332311B (zh) 一种基于fpga的nand flash器件单粒子效应测试方法
CN111221692B (zh) 一种Nor Flash的数模混合验证方法及装置
JP4334463B2 (ja) 半導体集積回路のテスト装置および方法
CN110956997B (zh) 一种固态硬盘ber的测试方法、测试装置及测试设备
CN111950212A (zh) 高效的多模式验证平台及方法
CN113641545B (zh) 一种数字测试向量自动学习方法及系统
US8595680B1 (en) Constrained random error injection for functional verification
CN113157508B (zh) 嵌入式系统的测试方法、系统、装置、设备及存储介质
CN103578561A (zh) 一种快闪存储器及其擦除校验方法和装置
US20130141984A1 (en) Internal data compare for memory verification
CN103811070B (zh) 一种高可靠性NAND Flash的读取方法及其系统
CN107704351B (zh) 一种芯片的验证方法和装置
Karim et al. FPGA-based fault-injection and data acquisition of self-repairing spiking neural network hardware
US11815554B2 (en) Identifying data valid windows
CN105097030A (zh) 存储器的编程校验方法和编程校验装置
US8094476B2 (en) Content addressable memory match signal test device and methods thereof
US9411919B2 (en) Method and apparatus for bitcell modeling
Ray et al. Abstracting and verifying flash memories
Kruthika et al. SRAM memory built in self-test using MARCH algorithm
JPH0863999A (ja) 不揮発性フラッシュｅｐｒｏｍメモリ装置用のバーンイン法
CN112464613A (zh) 数字电路鲁棒性验证方法及系统
JPH08194035A (ja) 集積回路装置及び集積回路装置の周辺回路検査方法
US11862259B2 (en) Electronic device, over-erase detection and elimination methods for memory cells
CN109243516A (zh) 一种擦除方法、装置及计算机可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 518000 Room 101, building 10, Dayun software Town, 8288 Longgang Avenue, he'ao community, Yuanshan street, Longgang District, Shenzhen City, Guangdong Province

Patentee after: XTX Technology Inc.

Address before: 518000 1st floor, building 10, Dayun software Town, 8288 Longgang Avenue, Henggang street, Longgang District, Shenzhen City, Guangdong Province

Patentee before: Paragon Technology (Shenzhen) Ltd.

CP03 Change of name, title or address