CN106154144A - Cpu器件测试图形向量的生成方法 - Google Patents

Cpu器件测试图形向量的生成方法 Download PDF

Info

Publication number
CN106154144A
CN106154144A CN201610470958.6A CN201610470958A CN106154144A CN 106154144 A CN106154144 A CN 106154144A CN 201610470958 A CN201610470958 A CN 201610470958A CN 106154144 A CN106154144 A CN 106154144A
Authority
CN
China
Prior art keywords
source program
cpu
vector
cpu device
memory storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610470958.6A
Other languages
English (en)
Inventor
宋芳
简力
李永梅
杨怡
宋伟超
罗向阳
陈章涛
袁云华
赵永兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
METROLOGY AND MEASUREMENT INSTITUTE OF HUBEI SPACE TECHNOLOGY ACADEMY
Original Assignee
METROLOGY AND MEASUREMENT INSTITUTE OF HUBEI SPACE TECHNOLOGY ACADEMY
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by METROLOGY AND MEASUREMENT INSTITUTE OF HUBEI SPACE TECHNOLOGY ACADEMY filed Critical METROLOGY AND MEASUREMENT INSTITUTE OF HUBEI SPACE TECHNOLOGY ACADEMY
Priority to CN201610470958.6A priority Critical patent/CN106154144A/zh
Publication of CN106154144A publication Critical patent/CN106154144A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31813—Test pattern generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318371—Methodologies therefor, e.g. algorithms, procedures

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及CPU器件测试图形向量的生成方法，包括以下步骤：使用汇编语言或C语言分段编写源程序；软件仿真，形成最终源程序和存储器支持的可烧录文件；搭建由集成电路测试机和辅助电路板组成的开发系统；引导并运行最终源程序，输出结果；采集并记录CPU的输入输出信息，形成最初测试图形向量；摆脱辅助电路板，由集成电路测试机模拟外部存储器，生成测试图形向量。本发明通过集成电路测试机来模拟外部存储器，按照存储器的读写时序给CPU传输程序，这样不仅可以有效的避免外围器件的影响，还简化了测试程序，无需事先对CPU烧录程序，可直接上机测试。同时，采用分段编写源程序，既降低了源程序的复杂程度，又可以有效地进行故障定位。

Description

CPU器件测试图形向量的生成方法
技术领域
本发明涉及图形向量的生成方法，具体而言是CPU器件测试图形向量的生成方法。
背景技术
CPU器件由于集成度高，功能复杂，按照一般逻辑电路的编程思路，通过分析器件的逻辑功能编制测试图形向量是不可实现的，因此，往往针对待测CPU器件搭建最小系统进行测试。目前，CPU器件的测试思路主要有两种：一是面向器件的结构进行测试，向生产厂家索要向量文件，再将向量文件转换成测试向量。但是，由于测试向量包含了电路结构的设计思路，设计方为了维护自身的权益，往往拒绝提供向量文件。二是针对待测CPU器件的功能进行测试。通常采用“编写源程序，直接烧录测试”的测试方案，不仅源程序复杂，测试程序繁琐，而且不可避免地存在外围器件的影响。因此，设计出一种可降低源程序复杂程度、简化测试程序并能避免外围器件影响的CPU器件测试图形向量的生成方法十分必要。
发明内容
本发明的目的是提供一种可降低源程序复杂程度、简化测试程序并能避免外围器件影响的CPU器件测试图形向量的生成方法。
为实现这一目的，本发明采用如下技术方案：
一种CPU器件测试图形向量的生成方法，包括以下步骤：
a.编写源程序：
按照待测CPU器件的功能，使用汇编语言或C语言分段编写源程序；
b.软件仿真：
采用可对待测CPU器件进行软件开发的仿真软件对所述源程序进行仿真，在仿真结果与源程序设定结果不一致时修改源程序，直至两者结果一致，形成最终源程序和存储器支持的可烧录文件；
c.搭建开发系统：
搭建由集成电路测试机和辅助电路板组成的开发系统，所述辅助电路板包括锁存器、外部存储器和待测CPU器件插座，将所述可烧录文件烧录至外部存储器，将CPU器件管脚复用功能分时序分割，并提供电源、时钟、复位、时序控制等信息；
d.引导并运行最终源程序：
由外部存储器提供最终源程序，辅助电路板上锁存器将地址信号锁存，集成电路测试机提供控制信号合并地址和数据信息，并控制CPU器件上电复位后访问外部存储器，将最终源程序拷贝至片内，运行最终源程序，输出结果；
e.形成最初测试图形向量：
集成电路测试机采集并记录CPU器件的输入输出信息，保存为输出状态，形成最初测试图形向量；
f.生成测试图形向量：
摆脱辅助电路板，由集成电路测试机模拟外部存储器，提供CPU器件输入信息，根据CPU器件功能，分析采集到的地址锁存使能端和程序读选通信号的状态，区分复用管脚的分时状态，将最初测试图形向量中CPU器件的输入信息修改为输入状态，将复用管脚输入周期中的信号修改为输入状态，其余信息保持输出状态，生成测试图形向量。
进一步地，所述外部存储器为EEPROM或EPROM。
进一步地，所述仿真软件为支持MCS-51型CPU的Keil仿真软件或者支持AVR型CPU器件的AVR studio仿真软件。
本发明通过集成电路测试机来模拟外部存储器，按照存储器的读写时序给CPU器件传输程序，这样不仅可以有效的避免外围器件的影响，还简化了测试程序，无需事先对CPU器件烧录程序，可直接上机测试。同时，采用分段编写源程序，既降低了源程序的复杂程度，又可以有效地进行故障定位。
附图说明
图1为本发明的流程示意图；
图2为本发明的开发系统结构示意图；
图3为源程序示例图；
图4为测试图形向量说明图。
图中：“1”、“0”表示输入信号；“H”、“L”表示预期输出信号。
具体实施方式
以下结合附图和具体实施例对本发明作进一步的详细描述，但该实施例不应理解为对本发明的限制。
实施例1
a.编写源程序：
按照CPU器件的功能，使用汇编语言编写源程序；
b.软件仿真：
采用Keil仿真软件对CPU器件的各部分功能进行仿真，形成最终源程序，将最终源程序转换为.hex文件；
c.搭建开发系统：
搭建由集成电路测试机和辅助电路板组成的开发系统，所述辅助电路板包括锁存器、外部存储器和待测CPU器件插座，将所述.hex文件烧录至外部存储器，将CPU器件管脚复用功能分时序分割，并提供电源、时钟、复位、时序控制等信息；
d.引导并运行最终源程序：
由外部存储器提供最终源程序，辅助电路板上锁存器将地址信号锁存，集成电路测试机提供控制信号合并地址和数据信息，并控制CPU器件上电复位后访问外部存储器，将最终源程序拷贝至片内，运行最终源程序，输出结果；
e.形成最初测试图形向量：
集成电路测试机采集并记录CPU器件的输入输出信息，保存为输出状态，形成最初测试图形向量；
f.生成测试图形向量：
摆脱辅助电路板，由集成电路测试机模拟外部存储器，提供CPU器件输入信息，根据CPU器件功能，分析采集到的地址锁存使能端和程序读选通信号的状态，区分复用管脚的分时状态，将最初测试图形向量中CPU器件的输入信息修改为输入状态，将复用管脚输入周期中的信号修改为输入状态，其余信息保持输出状态，生成测试图形向量。
实施例2
a.编写源程序：
按照CPU器件的功能，使用C语言编写源程序；
b.软件仿真：
采用Keil仿真软件对CPU器件的各部分功能进行仿真，仿真结果与源程序设定结果不一致，修改源程序，直至两者结果一致，形成最终源程序，将最终源程序转换为.hex文件；
c.搭建开发系统：
搭建由集成电路测试机和辅助电路板组成的开发系统，所述辅助电路板包括锁存器、外部存储器和待测CPU器件插座，将所述.hex文件烧录至外部存储器，将CPU器件管脚复用功能分时序分割，并提供电源、时钟、复位、时序控制等信息；
d.引导并运行最终源程序：
由外部存储器提供最终源程序，开发板上锁存器将地址信号锁存，集成电路测试机提供控制信号合并地址和数据信息，并控制CPU器件上电复位后访问外部存储器，将最终源程序拷贝至片内，运行最终源程序，输出结果；
e.形成最初测试图形向量：
集成电路测试机采集并记录CPU器件的输入输出信息，保存为输出状态，形成最初测试图形向量；
f.生成测试图形向量：
摆脱辅助电路板，由集成电路测试机模拟外部存储器，提供CPU器件输入信息，根据CPU器件功能，分析采集到的地址锁存使能端和程序读选通信号的状态，区分复用管脚的分时状态，将最初测试图形向量中CPU器件的输入信息修改为输入状态，将复用管脚输入周期中的信号修改为输入状态，其余信息保持输出状态，生成测试图形向量。
实施例3
a.编写源程序：
按照CPU器件的功能，使用汇编语言编写源程序；
b.软件仿真：
采用AVR studio仿真软件对CPU器件的各部分功能进行仿真，形成最终源程序，将最终源程序转换为.hex文件；
c.搭建开发系统：
搭建由集成电路测试机和辅助电路板组成的开发系统，所述辅助电路板包括锁存器、外部存储器和待测CPU器件插座，将所述.hex文件烧录至外部存储器，将CPU器件管脚复用功能分时序分割，并提供电源、时钟、复位、时序控制等信息；
d.引导并运行最终源程序：
由外部存储器提供最终源程序，辅助电路板上锁存器将地址信号锁存，集成电路测试机提供控制信号合并地址和数据信息，并控制CPU器件上电复位后访问外部存储器，将最终源程序拷贝至片内，运行最终源程序，输出结果；
e.形成最初测试图形向量：
集成电路测试机采集并记录CPU器件的输入输出信息，保存为输出状态，形成最初测试图形向量；
f.生成测试图形向量：
摆脱辅助电路板，由集成电路测试机模拟外部存储器，提供CPU器件输入信息，根据CPU器件功能，分析采集到的地址锁存使能端和程序读选通信号的状态，区分复用管脚的分时状态，将最初测试图形向量中CPU器件的输入信息修改为输入状态，将复用管脚输入周期中的信号修改为输入状态，其余信息保持输出状态，生成测试图形向量。
实施例4
a.编写源程序：
按照CPU器件的功能，使用C语言编写源程序；
b.软件仿真：
采用AVR studio仿真软件对CPU器件的各部分功能进行仿真，形成最终源程序，将最终源程序转换为.hex文件；
c.搭建开发系统：
搭建由集成电路测试机和辅助电路板组成的开发系统，所述辅助电路板包括锁存器、外部存储器和待测CPU器件插座，将所述.hex文件烧录至外部存储器，将CPU器件管脚复用功能分时序分割，并提供电源、时钟、复位、时序控制等信息；
d.引导并运行最终源程序：
由外部存储器提供最终源程序，辅助电路板上锁存器将地址信号锁存，集成电路测试机提供控制信号合并地址和数据信息，并控制CPU器件上电复位后访问外部存储器，将最终源程序拷贝至片内，运行最终源程序，输出结果；
e.形成最初测试图形向量：
集成电路测试机采集并记录CPU器件的输入输出信息，保存为输出状态，形成最初测试图形向量；
f.生成测试图形向量：
摆脱辅助电路板，由集成电路测试机模拟外部存储器，提供CPU器件输入信息，根据CPU器件功能，分析采集到的地址锁存使能端和程序读选通信号的状态，区分复用管脚的分时状态，将最初测试图形向量中CPU器件的输入信息修改为输入状态，将复用管脚输入周期中的信号修改为输入状态，其余信息保持输出状态，生成测试图形向量。
本说明书中未作详细描述的内容，属于本专业技术人员公知的现有技术。

Claims (3)

1.一种CPU器件测试图形向量的生成方法，包括以下步骤：
a.编写源程序：
按照待测CPU器件的功能，使用汇编语言或C语言分段编写源程序；
b.软件仿真：
采用可对待测CPU器件进行软件开发的仿真软件对所述源程序进行仿真，在仿真结果与源程序设定结果不一致时修改源程序，直至两者结果一致，形成最终源程序和存储器支持的可烧录文件；
c.搭建开发系统：
搭建由集成电路测试机和辅助电路板组成的开发系统，所述辅助电路板包括锁存器、外部存储器和待测CPU器件插座，将所述可烧录文件烧录至外部存储器，将CPU器件管脚复用功能分时序分割，并提供电源、时钟、复位、时序控制等信息；
d.引导并运行最终源程序：
由外部存储器提供最终源程序，辅助电路板上锁存器将地址信号锁存，集成电路测试机提供控制信号合并地址和数据信息，并控制CPU器件上电复位后访问外部存储器，将最终源程序拷贝至片内，运行最终源程序，输出结果；
e.形成最初测试图形向量：
集成电路测试机采集并记录CPU器件的输入输出信息，保存为输出状态，形成最初测试图形向量；
f.生成测试图形向量：
摆脱辅助电路板，由集成电路测试机模拟外部存储器，提供CPU器件输入信息，根据CPU器件功能，分析采集到的地址锁存使能端和程序读选通信号的状态，区分复用管脚的分时状态，将最初测试图形向量中CPU器件的输入信息修改为输入状态，将复用管脚输入周期中的信号修改为输入状态，其余信息保持输出状态，生成测试图形向量。
2.根据权利要求1所述的CPU器件测试图形向量的生成方法，其特征在于：所述外部存储器为EEPROM或EPROM。
3.根据权利要求1或2所述的CPU器件测试图形向量的生成方法，其特征在于：所述仿真软件为支持MCS-51型CPU的Keil仿真软件或者支持AVR型CPU的AVR studio仿真软件。
CN201610470958.6A 2016-06-23 2016-06-23 Cpu器件测试图形向量的生成方法 Pending CN106154144A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610470958.6A CN106154144A (zh) 2016-06-23 2016-06-23 Cpu器件测试图形向量的生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610470958.6A CN106154144A (zh) 2016-06-23 2016-06-23 Cpu器件测试图形向量的生成方法

Publications (1)

Publication Number Publication Date
CN106154144A true CN106154144A (zh) 2016-11-23

Family

ID=57349258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610470958.6A Pending CN106154144A (zh) 2016-06-23 2016-06-23 Cpu器件测试图形向量的生成方法

Country Status (1)

Country Link
CN (1) CN106154144A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113641545A (zh) * 2021-10-14 2021-11-12 南京宏泰半导体科技有限公司 一种数字测试向量自动学习方法及系统
CN114441922A (zh) * 2022-04-02 2022-05-06 深圳市赛元微电子有限公司 一种半导体器件测试装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05126910A (ja) * 1991-10-30 1993-05-25 Nec Corp 集積回路試験装置
CN101512362A (zh) * 2006-07-10 2009-08-19 阿斯特瑞昂公司 自动测试设备的数字波形产生及测量
CN101995546A (zh) * 2010-11-16 2011-03-30 复旦大学 基于边界扫描的可编程逻辑器件自动测试系统与方法
CN102426335A (zh) * 2011-08-24 2012-04-25 湖北航天技术研究院计量测试技术研究所 Dsp器件测试图形向量的自动生成方法
CN102842344A (zh) * 2012-08-24 2012-12-26 湖北航天技术研究院计量测试技术研究所 Eeprom读写周期时间的测试方法
CN104656009A (zh) * 2015-02-25 2015-05-27 上海华岭集成电路技术股份有限公司 测试机存储测试向量的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05126910A (ja) * 1991-10-30 1993-05-25 Nec Corp 集積回路試験装置
CN101512362A (zh) * 2006-07-10 2009-08-19 阿斯特瑞昂公司 自动测试设备的数字波形产生及测量
CN101995546A (zh) * 2010-11-16 2011-03-30 复旦大学 基于边界扫描的可编程逻辑器件自动测试系统与方法
CN102426335A (zh) * 2011-08-24 2012-04-25 湖北航天技术研究院计量测试技术研究所 Dsp器件测试图形向量的自动生成方法
CN102842344A (zh) * 2012-08-24 2012-12-26 湖北航天技术研究院计量测试技术研究所 Eeprom读写周期时间的测试方法
CN104656009A (zh) * 2015-02-25 2015-05-27 上海华岭集成电路技术股份有限公司 测试机存储测试向量的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
梁建和，蒙雪兰主编: "《机电一体化应用技术》", 31 August 2009 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113641545A (zh) * 2021-10-14 2021-11-12 南京宏泰半导体科技有限公司 一种数字测试向量自动学习方法及系统
CN113641545B (zh) * 2021-10-14 2022-02-08 南京宏泰半导体科技有限公司 一种数字测试向量自动学习方法及系统
WO2023060863A1 (zh) * 2021-10-14 2023-04-20 南京宏泰半导体科技有限公司 一种数字测试向量自动学习方法及系统
CN114441922A (zh) * 2022-04-02 2022-05-06 深圳市赛元微电子有限公司 一种半导体器件测试装置
CN114441922B (zh) * 2022-04-02 2022-06-14 深圳市赛元微电子有限公司 一种半导体器件测试装置

Similar Documents

Publication Publication Date Title
US8176453B2 (en) Power-aware debugging
CN112131829A (zh) 一种芯片寄存器的验证方法、系统及相关装置
CN106133537A (zh) 一种fpga功能模块仿真验证方法及其系统
CN100442293C (zh) 合并硬件设计语言的原始档案与查验资料档案的方法
CN102480467B (zh) 一种基于网络通讯协议的soc软硬件协同仿真验证方法
US20070061641A1 (en) Apparatus and method for generating test driver
CN112131827B (zh) 一种芯片测试方法、系统、设备及存储介质
JP3822044B2 (ja) 設計検証システム、設計検証方法および設計検証プログラムを格納したコンピュータ読取り可能な記録媒体
CN104915297B (zh) 一种android设备的APP耗电量的自动化测试方法
US9507616B1 (en) Methods, systems, and computer readable media for emulating computer processing usage patterns on a virtual machine
CN103530166B (zh) 一种基于虚拟ram的面向多通道芯片的验证平台和验证方法
CN106154144A (zh) Cpu器件测试图形向量的生成方法
US8700380B2 (en) Method for generating performance evaluation model
CN117330935A (zh) 一种集成电路测试方法、装置、介质
JP2008516205A (ja) フィーチャ指向型テストプログラムの開発と実行
US8341579B2 (en) Method, apparatus, and system for analyzing operation of semiconductor integrated circuits
Kayed et al. A novel approach for SVA generation of DDR memory protocols based on TDML
CN106610873A (zh) 一种Android设备上应用程序能耗预测方法
CN111488723B (zh) 一种基于脚本的soc芯片存储控制器自动化仿真验证方法
Che FPGA-based memory test system design and test algorithm implementation
Melikov et al. System of designing test programs and modeling of the memory microcircuits
CN112885403A (zh) 一种Flash控制器的功能测试方法、装置及设备
JP2011238137A (ja) 性能推定装置
Weiß et al. Towards establishing formal verification and inductive code synthesis in the PLC domain
CN104268314A (zh) 基于Easy HDL仿真逻辑分析仪测得波形方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161123

RJ01 Rejection of invention patent application after publication