CN112490215A - 集成电路、芯片以及晶圆的功能测试方法 - Google Patents
集成电路、芯片以及晶圆的功能测试方法 Download PDFInfo
- Publication number
- CN112490215A CN112490215A CN202011346604.3A CN202011346604A CN112490215A CN 112490215 A CN112490215 A CN 112490215A CN 202011346604 A CN202011346604 A CN 202011346604A CN 112490215 A CN112490215 A CN 112490215A
- Authority
- CN
- China
- Prior art keywords
- test
- module
- data
- integrated circuit
- bit width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开的实施例提供了一种集成电路、芯片以及晶圆的功能测试方法。该集成电路包括:数据转换模块、处理器模块和存储器模块。数据转换模块具有耦接到内部总线的第一接口和耦接到测试线路的第二接口。第一接口和内部总线遵循第一数据协议且具有第一数据位宽。测试线路和第二接口遵循第二数据协议具有第二数据位宽。所述第一数据协议不同于所述第二数据协议。数据转换模块配置为对经由测试线路接收的来自集成电路外部的初始测试程序执行数据转换得到转换后测试程序,并将所述转换后测试程序通过所述内部总线加载到所述存储器模块中。处理器模块配置为执行存储器模块中的转换后测试程序。
Description
技术领域
本公开实施例涉及一种集成电路、芯片以及晶圆的功能测试方法。
背景技术
当芯片的裸芯从晶圆厂生产完之后,一般需要使用自动测试设备(ATE)来进行晶圆级别的生产测试,以筛选出去有生产缺陷的不良品。之后再将无生产缺陷的良品进行封装,封装后再进行一系列封装后的测试,最后将封装好的芯片装到电路板上进行系统性功能测试(一般是拷机测试,长时间模拟运行功能业务测试芯片质量性能等等)。
发明内容
本公开的实施例提供一种集成电路,包括:内部总线;测试线路;数据转换模块,具有耦接到所述内部总线的第一接口和耦接到所述测试线路的第二接口,其中,所述第一接口和所述内部总线遵循第一数据协议且具有所述第一数据位宽,所述测试线路和所述第二接口遵循第二数据协议具有第二数据位宽,所述第一数据协议不同于所述第二数据协议;以及处理器模块和存储器模块,分别耦接到所述内部总线。所述数据转换模块配置为对经由所述测试线路接收的来自所述集成电路外部的初始测试程序执行数据转换得到转换后测试程序,并将所述转换后测试程序通过所述内部总线加载到所述存储器模块中。所述处理器模块配置为执行所述存储器模块中的所述转换后测试程序。
在一个示例中,所述集成电路还包括:耦接到所述处理器模块的至少一个功能模块。所述处理器模块配置为执行所述存储器模块中的所述转换后测试程序以测试所述至少一个功能模块的功能。
在一个示例中,所述集成电路,还包括:M个输入输出端子,配置为与所述集成电路外部通信。N个所述输入输出端子作为所述测试线路的端部,其中M>N≥1。
在一个示例中,所述数据转换模块包括数据协议转换模块,所述数据协议转换模块提供所述数据转换模块的所述第一接口,所述数据协议转换模块配置为将经由所述第二接口输入的所述初始测试程序的数据协议由所述第二数据协议转换为所述第一数据协议。
在一个示例中,所述测试线路的所述第二数据位宽大于所述内部总线的所述第一数据位宽。
在一个示例中,所述数据转换模块还包括耦接在所述测试线路与所述数据协议转换器模块之间的数据位宽转换器模块,所述数据位宽转换器模块提供所述数据转换模块的所述第二接口,所述第一数据位宽不同于所述第二数据位宽,所述数据位宽转换器模块配置为将经由所述第二接口输入的所述初始测试程序的数据位宽由所述第二数据位宽转换为所述第一数据位宽。
在一个示例中,所述内部总线具有第一时钟频率,所述测试线路具有第二时钟频率,所述第一时钟频率大于所述第二时钟频率。
在一个示例中,所述第一数据位宽和所述第一时钟频率的乘积等于第二数据位宽和所述第二时钟频率的乘积。
在一个示例中,所述至少一个功能模块经由所述内部总线耦接到所述处理器模块。
在一个示例中,所述至少一个功能模块包括音频接口模块、视频接口模块、USB接口模块、寄存器访问模块中的至少一个。
在一个示例中,所述第一数据协议和所述第二数据协议的每个选自AHB数据协议、AXI数据协议、APB数据协议和用户自定义的数据协议中的至少之一。
本公开的另一实施例提供一种芯片,包括:根据上述任一项的集成电路。
本公开的又一实施例提供一种晶圆功能测试方法,包括:提供测试设备和晶圆,其中,所述晶圆包括:晶圆衬底和位于所述晶圆衬底上的多个集成电路,所述多个集成电路的每一个为上述任一项的集成电路,以及对所述晶圆的所述多个集成电路的至少一个执行功能测试,包括:向所述数据转换模块提供所述初始测试程序;向所述处理器模块提供测试启动信号;以及所述处理器模块响应于所述测试启动信号调取并执行所述存储器模块中的所述转换后测试程序以得到测试程序执行结果。
在一个示例中,对所述多个集成电路的至少一个执行功能测试还包括:根据测试程序执行结果判断所述集成电路中的至少一个功能模块的功能测试结果。
在一个示例中,对所述数据转换模块提供所述初始测试程序包括:采用测试设备通过探针接触所述测试线路而将所述初始测试程序提供到所述数据转换模块。
在一个示例中,向所述处理器模块提供所述测试启动信号包括:在所述转换后测试程序完全加载到所述存储器模块之后,采用所述测试设备通过所述探针接触所述测试线路而向所述处理器模块提供测试启动信号。
在一个示例中,根据所述测试程序执行结果得到所述集成电路中的所述至少一个功能模块的功能测试结果包括:所述处理器模块将所述测试程序执行结果反馈给所述检测设备,所述测试设备通过比较所述测试程序执行结果与预期执行结果得到所述集成电路中的至少一个功能模块的所述功能测试结果。
在一个示例中,晶圆功能测试方法还包括:根据功能测试结果,对多个集成电路的所述至少一个进行分类。
在一个示例中,所述检测设备是自动检测设备。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的实施方式。
图1为示出本公开实施例提供的晶圆的示意性结构图;
图2为本公开实施例提供的集成电路的一个示例的方框示意图;
图3为本公开实施例提供的集成电路的另一示例的方框示意图;
图4为本公开另一实施例提供的芯片的示意图;
图5为本公开又一实施例提供的晶圆功能测试方法的流程图;
图6为图5中步骤S200包含的子步骤的流程图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例的附图,对本公开实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部的实施例。基于所描述的本公开的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例,都属于本公开保护的范围。
除非另作定义,此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同,并不排除其他元件或者物件。“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性或通信的连接(即,在工作过程中能够传递信息),不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。术语“多个”指两个或两个以上,除非另有明确的限定。
本公开的实施例提供一种集成电路,包括:内部总线;测试线路;数据转换模块,具有耦接到所述内部总线的第一接口和耦接到所述测试线路的第二接口,其中,所述第一接口和所述内部总线遵循第一数据协议且具有所述第一数据位宽,所述测试线路和所述第二接口遵循第二数据协议具有第二数据位宽,所述第一数据协议不同于所述第二数据协议;以及处理器模块和存储器模块,分别耦接到所述内部总线,其中,所述数据转换模块配置为对经由所述测试线路接收的来自所述集成电路外部的初始测试程序执行数据转换得到转换后测试程序,并将所述转换后测试程序通过所述内部总线加载到所述存储器模块中,所述处理器模块配置为执行所述存储器模块中的所述转换后测试程序。
本公开的另一实施例提供一种芯片,包括以上所述的集成电路。
本公开的又一实施例提供一种晶圆功能测试方法,包括:提供测试设备和晶圆,其中,所述晶圆包括:晶圆衬底和位于所述晶圆衬底上的多个集成电路,所述多个集成电路的每一个为根据权利要求1至11中任一项所述的集成电路;以及对所述晶圆的所述多个集成电路的至少一个执行功能测试,包括:向所述数据转换模块提供所述初始测试程序;向所述处理器模块提供测试启动信号;以及所述处理器模块响应于所述测试启动信号调取并执行所述存储器模块中的所述转换后测试程序以得到测试程序执行结果。
这样,能够大幅提高对晶圆进行系统性功能测试的测试速度,减少测试时间,从而节约测试成本。进一步的,根据在晶圆的功能测试结果可以在裸芯被封装之前根据其上集成电路的性能或规格进行分类,从而提高由晶圆切割得到的裸芯的利用率。
图1为本公开实施例提供的晶圆的示意性结构图;图2为本公开实施例提供的集成电路的一个示例方框示意图。
下面参见图1和图2具体描述本公开实施例提供的晶圆10和其上的集成电路100的结构。
晶圆10包括晶圆衬底11(通常是单晶硅)和位于晶圆衬底11上的多个单独的集成电路120。多个集成电路120在晶圆衬底11上排列成多行和多列。这里,晶圆衬底11具有类圆形形状。多个单独的集成电路120通过诸如沉积、图案化(例如,光刻)和电特性修改(例如,掺杂)的各种工艺而形成在晶圆衬底11上。集成电路120例如包含诸如二极管、三极管、场效应晶体管等的多个半导体器件。这里,一个集成电路120及承载该集成电路120的晶圆衬底部分110所构成的特定部分为裸芯(die)。通过切割晶圆10能够得到多个裸芯100。
集成电路120包括:内部总线121、测试线路122、数据转换模块123、处理器模块124和存储器模块125。
内部总线121例如是集成电路内部的总线,配置为耦接集成电路各个模块部分,也称为片内总线。内部总线121例如是一组导线,按照所传输的信息种类,计算机的总线可以划分为数据总线、地址总线和控制总线,分别用来传输数据、数据地址和控制信号。
测试线路122例如是配置为外部测试设备(例如,自动测试设备ATE或手动测试设备)与数据转换模块123之间进行数据传输的一组导线。测试线路122可是为进行测试单独形成的一组导线。
处理器模块124(例如,中央处理器CPU)和存储器模块125分别耦接到内部总线121。
处理器模块124例如包括算术逻辑部件和控制部件。处理器模块124可以是中央处理单元(CPU)、数字信号处理器(DSP)或者具有数据处理能力和/或程序执行能力的其它形式的处理单元,例如现场可编程门阵列(FPGA)等;例如,中央处理单元(CPU)可以为X86或ARM架构等。
存储器模块125,为裸芯内部的存储空间,例如高速缓存(cache)。
数据转换模块123具有耦接到内部总线121的第一接口P1和耦接到测试线路122的第二接口P2。
第一接口P1和内部总线121遵循第一数据协议且具有第一数据位宽。
测试线路122和第二接口P2遵循第二数据协议具有第二数据位宽。
第一数据协议不同于第二数据协议。第二接口P2与测试线路122遵循的第二数据协议可以是现有的数据协议也可以是自定义的数据协议(比如类似数据包报文的简单协议,包里面带有地址和数据信息)。
第一数据协议和第二数据协议的每个可以选自:AHB(Advanced High-performance Bus)数据协议、AXI(Advanced eXtensible Interface)数据协议、APB(Advanced Peripheral Bus)数据协议和自定义数据协议等中的至少之一。可以理解的是,上述具体数据协议仅为第一数据协议和第二数据协议的示例,第一数据协议和第二数据协议并不限于此。
内部总线121的第一数据位宽和测试线路122的第二数据位宽可以相等也可以不相等。
数据转换模块123配置为对来自集成电路120外部的初始测试程序执行数据转换得到转换后测试程序,并将转换后测试程序经由内部总线加载到存储器模块125中。
可以理解的是,初始测试程序是对目标功能模块而编制的一系列指令和数据的集合。数据转换模块123能够响应于初始测试程序的输入而实现对存储器模块125发起写操作。
处理器模块124配置为执行存储器模块125中的转换后测试程序。
这里,处理器模块124执行存储器模块125中的转换后测试程序可以得到关于处理器模块本身的功能是否正常的测试程序执行结果也可以是关于处理器模块124相连的某个功能模块的功能是否正常的测试程序执行结果。
由于数据转换模块123的存在,使得在对晶圆10的集成电路120进行部分系统性功能测试时,由外部测试设备提供的测试程序不需要经过处理器模块124的控制就可以加载到存储器模块126中,因此能够减少测试程序加载的时间,提高功能测试的速度。
图3为本公开实施例提供的集成电路的另一示例的方框示意图;
参见图3,集成电路120还包括:耦接到处理器模块124的至少一个功能模块126。
至少一个功能模块126可以经由内部总线121耦接到处理器模块124。然而,本公开实施例并不限于此,至少一个功能模块126也可以其他方式耦接到处理器模块124,只要处理器模块124能够通过执行相关程序控制至少一个功能模块126即可。
至少一个功能模块126例如可以包括音频接口模块、视频接口模块、USB(Universal Serial Bus)接口模块、寄存器访问模块等中的至少一个。可以理解的是,上述具体的模块仅为至少一个功能模块126的示例,至少一个功能模块126并不限于此。
处理器模块124配置为执行存储器模块125中的转换后测试程序以测试至少一个功能模块126的功能。
集成电路120可以进一步包含操作电路模块(未示出)。操作电路模块可以被配置成提供操作模式。在操作模式中操作电路模块可以对至少一个功能模块执行与功能测试不同的至少一个操作,比如独立于任何功能测试的命令和/或计算的实行。在各种实施例中,在执行功能测试之后,集成电路120可以仅被操作在操作模式中。操作电路模块例如包括一组配置为与集成电路120的外部设备通信的输入输出总线,每条输入输出总线的末端设置有一个输入输出端子127(例如,输入输出I/O管脚)。
为了尽量避免增加集成电路的尺寸,例如将集成电路120的输入输出总线的一部分复用为测试线路122。例如,参见图2,集成电路120包括M个输入输出端子127,N个输入输出端子127作为测试线路122的端部,其中M>N≥1。测试线路122的每一条导线分别以一个输入输出端子127为端部。也就是,输入输出端子127中的一部分既为测试线路122所用又为操作电路所用。集成电路120的全部输入输出端子127中有一部分经由测试线路122耦接到数据转换模块123,另一部分的输入输出端子127没有通过测试线路122耦接到数据转换模块123而是通过另外的线路耦接到操作电路模块和/或处理器模块。
例如,内部总线121具有第一时钟频率;测试线路122具有第二时钟频率。第一时钟频率大于第二时钟频率。
考虑到测试线路122和内部总线121在时钟频率方面的差异,例如,在本实施例中测试线路122的第二数据位宽大于内部总线121的第一数据位宽。这样,可以提高经由测试线路122传输数据的传输速率。
例如,测试线路122和内部总线121的带宽相等。也就是,内部总线121的第一数据位宽和第一时钟频率的乘积等于测试线路122的第二数据位宽和第二时钟频率的乘积。这样,既能够提高测试线路的数据传输能力又能够节省功耗。
参见图3,数据转换模块123包括数据协议转换器模块M1和数据位宽转换器模块M2。数据协议转换模块M1提供数据转换模块123的第一接口P1,数据位宽转换器模块M2提供数据转换模块123的第二接口P2。
数据位宽转换器模块M2耦接在测试线路122与数据协议转换器模块M1之间。数据位宽转换器M2具有与数据协议转换模块M1耦接的第三接口P3。数据协议转换模块M1具有与数据位宽转换器M2耦接的第四接口P4。
数据协议转换模块M1可以先将接收到的数据去除必要的协议之后,将纯数据信息放入缓存(此数据信息包含地址,数据,数据传输方式等信息),待这些数据信息足够发送一次协议转换后的单次传输大小时,可以发起协议转换操作,将数据信息从缓存中读出,然后加上必要的适用于目标协议头信息,控制信息等,转换成遵循目标协议的数据输出。
例如,数据协议转换模块M1配置为将经由第二接口P2输入的初始测试程序的数据协议由第二数据协议转换为第一数据协议。
通过设置数据协议转换模块M1,可以减少对集成电路架构的影响,并且方便集成。
数据位宽转换器模块M2配置为将经由第二接口接收的初始测试程序的数据位宽由第二数据位宽转换为第一数据位宽。这里第二数据位宽不同于第一数据位宽。例如,第二数据位宽大于第一数据位宽。
数据位宽转换器模块M2可以包括有一个接收缓存,先将接收的数据放入缓存,等待缓存数据足够发送一个目标数据位宽的数据时,数字逻辑电路再从缓存中读出数据以输出。
通过设置数据位宽转换器模块M2,可进一步提高加载测试程序的速度,减少测试时间,从而节约测试成本。
在图3所示的示例中,数据协议转换模块M1接收经由数据位宽转换器模块M2进行数据位宽转换处理之后的测试程序并对其进行数据协议转换进而输出转换后测试程序。
可以理解的是,测试线路122的第二数据位宽等于内部总线121的第一数据位宽的情况下,数据转换模块123可仅包括数据协议转换模块M1而不包括数据转换模块123。在此情况下,数据协议转换模块M1可以提供数据转换模块123的第一接口P1和第二接口P2。
在一个具体示例中,图3所示的集成电路120的测试线路122使用128个输入输出端子127用来接收来自外部检测设备的测试程序。也就是,集成电路120的测试线路122的数据位宽为128bit。
集成电路120的内部总线121的数据位宽为32bit。
集成电路120的测试线路122的时钟频率为50MHz,内部总线121的时钟频率为200MHz。
集成电路120的数据位宽转换器M2与测试线路122耦接的第二接口P2具有128bit的数据位宽以及50MHz的时钟频率,数据位宽转换器M2的与数据协议转换模块M1耦接的第三接口P3具有32bit的数据位宽以及200MHz的时钟频率。
数据协议转换模块M1的与数据位宽转换器M2耦接的第四接口P4具有32bit的数据位宽以及200MHz的时钟频率且遵循自定义的数据协议;数据协议转换模块M1的内部总线121耦接的第四接口P4具有32bit的数据位宽以及200MHz的时钟频率且遵循AHB数据协议。
图4为本公开的另一实施例提供的芯片的示意图。参见图4,本公开的另一实施例提供一种包括集成电路120的芯片200。参见图1,切割晶圆10得到裸芯100(包括集成电路120和承载集成电路120的半导体衬底110)可以采用任何适当的封装技术封装在芯片的内部。该封装技术例如为管脚直插式封装技术、表面安装型封装技术等。
图5为本公开又一实施例提供的晶圆功能测试方法的流程图;图6为图5中步骤S200包含的步骤的流程图;
参见图5,本公开又一实施例提供的晶圆功能测试方法,包括步骤S100和S200。
步骤S100:提供晶圆10和测试设备;
参见图1,晶圆10包括:晶圆衬底11和位于晶圆衬底11上的多个集成电路。多个集成电路的每一个为上述实施例提供的任一集成电路120。
步骤S200:对所述晶圆的多个集成电路120的至少一个执行功能测试;
参见图6,步骤S200可包括:
步骤S201:向数据转换模块123提供初始测试程序;
步骤S202:向处理器模块124提供测试启动信号;以及
步骤S203:处理器模块124响应于测试启动信号调取并执行存储器模块125中的转换后测试程序以得到测试程序执行结果。
这里,功能测试用于确定集成电路120的内部数字逻辑和/或模拟子系统的电路功能是否符合期望。功能测试包括但不限于对于逻辑运算功能、信号处理功能、控制功能、存储功能、发射功能等进行测试。
由于集成电路120中包括数据转换模块,使得在对晶圆进行功能测试时,由外部提供的测试程序不需要经过处理器模块的控制就可以加载到存储器模块中,因此能够减少测试程序加载的时间,提高功能测试的速度。
对所述多个集成电路的至少一个执行功能测试(步骤S200)可进一步包括:
步骤S204:根据测试程序执行结果判断集成电路120的至少一个功能模块的功能状态。
在一个示例中,对数据转换模块提供测试程序(步骤S201)包括采用测试设备通过探针接触测试线路而将初始测试程序输出到数据转换模块。
在一个示例中,向处理器模块提供测试启动信号(步骤S202)包括在转换后测试程序完全加载到存储器模块之后采用测试设备通过探针接触测试线路而向处理器模块提供测试启动信号。
这里,采用测试设备通过探针接触测试线路例如是指采用测试设备通过探针接触测试线路的输入输出端子。
可以理解的是,在此情况下,数据转换模块配置为接收到的测试启动信号进行对应的数据转换处理(例如包括数据位宽转换和数据协议转换),进而将测试启动信号通过内部总线传送到处理器模块。
在另外的示例中,测试启动信号例如可以包含在初始测试程序中。
这里,测试设备例如为自动测试设备(ATE,Automatic Test Equipment)是一种通过计算机控制进行半导体器件、电路板和子系统等测试的设备。封装好的半导体芯片的功能测试一般在自动测试设备上进行。自动测试设备可以根据器件在设计阶段的模拟仿真波形,提供具有复杂时序的测试激励,并对器件的输出进行实时的采样、比较和判断。
在一个示例中,根据测试程序执行结果标记集成电路的至少一个功能模块的功能状态(步骤S204)包括:处理器模块将测试程序执行结果反馈给检测设备,测试设备通过比较测试程序执行结果与预期执行结果得到集成电路的至少一个功能模块的功能测试结果。
这里,测试程序执行结果可以是由处理器模块124输出并通过内部总线121的传输、数据转换模块123的数据转换以及测试线路122的传输进而经由探针而输出到检测设备。
在此情况下,数据转换模块123配置为对接收到的测试程序执行结果进行对应的数据转换处理(例如包括数据位宽转换和数据协议转换),进而将测试程序执行结果通过测试线路传送到检测设备。
在另一示例中,自动测试设备的探针除了与测试线路122的输入输出端子127接触之外还与另外的输入输出端子接触。在此情况下,测试启动信号可以由检测设备通过该另外的输入输出端子传输到处理器模块;测试程序执行结果可以是由处理器模块124输出并通过该另外的输入输出端子传输至测试设备。本公开的实施例并不限制测试程序执行结果传输到测试设备的具体方式。
本公开的实施例提供的晶圆功能测试方法,可以通过加载不同的初始测试程序,得到不同功能模块的不同功能的功能测试结果。
本公开的实施例并不限制测试设备的类型以及测试设备与被测晶圆上的集成电路的通信方式,只要能够执行相关的通信操作操作即可。
本公开的实施例提供的晶圆功能测试方法,还可以包括:根据集成电路的至少一个功能模块的功能测试结果,对多个集成电路的至少一个进行分类。例如,对晶圆上的每个集成电路/裸芯分别执行上述的晶圆功能测试方法,得到对应于每个集成电路/裸芯的功能测试结果。根据集成电路/裸芯各自的功能测试结果,可以对各个集成电路/裸芯进行分类和/或标记。例如,分类类别可以包括:功能全部可用集成电路/裸芯,功能部分可用集成电路/裸芯,功能完全不可用集成电路/裸芯。比如音频接口失败,可以将此类集成电路/裸芯划分为不带音频功能但其它功能完全正常的功能部分可用裸芯。然后,将晶圆切割成多个裸芯,单个裸芯根据标记结构被封装(例如,封装到支撑塑料或陶瓷壳体中)。由于在晶圆测试阶段通过功能测试得到了集成电路中功能模块的功能测试结果,因此可以在更前期对裸芯进行更进一步的分类,从而避免对功能全部不可用的裸芯进行封装造成封装资源的浪费,以及能够对功能部分可用的裸芯提前选择进入不同的后续工艺流程,从而能够提高裸芯的利用率。
本领域技术人员在考虑说明书及实践这里公开的公开后,将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由所附的权利要求指出。
Claims (19)
1.一种集成电路,包括:
内部总线;
测试线路;
数据转换模块,具有耦接到所述内部总线的第一接口和耦接到所述测试线路的第二接口,其中,所述第一接口和所述内部总线遵循第一数据协议且具有第一数据位宽,所述测试线路和所述第二接口遵循第二数据协议具有第二数据位宽,所述第一数据协议不同于所述第二数据协议;以及
处理器模块和存储器模块,分别耦接到所述内部总线,
其中,所述数据转换模块配置为对经由所述测试线路接收的来自所述集成电路外部的初始测试程序执行数据转换得到转换后测试程序,并将所述转换后测试程序通过所述内部总线加载到所述存储器模块中,
所述处理器模块配置为执行所述存储器模块中的所述转换后测试程序。
2.根据权利要求1所述的集成电路,还包括:耦接到所述处理器模块的至少一个功能模块,
其中,所述处理器模块配置为执行所述存储器模块中的所述转换后测试程序以测试所述至少一个功能模块的功能。
3.根据权利要求1所述的集成电路,还包括:M个输入输出端子,配置为与所述集成电路外部通信,
其中,N个所述输入输出端子作为所述测试线路的端部,其中M>N≥1。
4.根据权利要求1所述的集成电路,其中,所述数据转换模块包括数据协议转换模块,
所述数据协议转换模块提供所述数据转换模块的所述第一接口,
所述数据协议转换模块配置为将经由所述第二接口输入的所述初始测试程序的数据协议由所述第二数据协议转换为所述第一数据协议。
5.根据权利要求1所述的集成电路,其中,所述测试线路的所述第二数据位宽大于所述内部总线的所述第一数据位宽。
6.根据权利要求3所述的集成电路,其中,所述数据转换模块还包括耦接在所述测试线路与所述数据协议转换器模块之间的数据位宽转换器模块,所述数据位宽转换器模块提供所述数据转换模块的所述第二接口,所述第一数据位宽不同于所述第二数据位宽,
所述数据位宽转换器模块配置为将经由所述第二接口输入的所述初始测试程序的数据位宽由所述第二数据位宽转换为所述第一数据位宽。
7.根据权利要求5所述的集成电路,其中,所述内部总线具有第一时钟频率,所述测试线路具有第二时钟频率,所述第一时钟频率大于所述第二时钟频率。
8.根据权利要求7所述的集成电路,其中,所述第一数据位宽和所述第一时钟频率的乘积等于第二数据位宽和所述第二时钟频率的乘积。
9.根据权利要求1至8中任一项所述的集成电路,其中,所述至少一个功能模块经由所述内部总线耦接到所述处理器模块。
10.根据权利要求1至8中任一项所述的集成电路,其中,所述至少一个功能模块包括音频接口模块、视频接口模块、USB接口模块、寄存器访问模块中的至少一个。
11.根据权利要求1至8中任一项所述的集成电路,其中,所述第一数据协议和所述第二数据协议的每个选自AHB数据协议、AXI数据协议、APB数据协议和用户自定义的数据协议中的至少之一。
12.一种芯片,包括:根据权利要求1至10中任一项所述的集成电路。
13.一种晶圆功能测试方法,包括:
提供测试设备和晶圆,其中,所述晶圆包括:晶圆衬底和位于所述晶圆衬底上的多个集成电路,所述多个集成电路的每一个为根据权利要求1至11中任一项所述的集成电路,以及
对所述晶圆的所述多个集成电路的至少一个执行功能测试,包括:
向所述数据转换模块提供所述初始测试程序;
向所述处理器模块提供测试启动信号;以及
所述处理器模块响应于所述测试启动信号调取并执行所述存储器模块中的所述转换后测试程序以得到测试程序执行结果。
14.根据权利要求13所述的晶圆功能测试方法,其中,对所述多个集成电路的至少一个执行功能测试还包括:
根据测试程序执行结果判断所述集成电路中的至少一个功能模块的功能测试结果。
15.根据权利要求13所述的晶圆功能测试方法,其中,对所述数据转换模块提供所述初始测试程序包括:采用测试设备通过探针接触所述测试线路而将所述初始测试程序提供到所述数据转换模块。
16.根据权利要求15所述的晶圆功能测试方法,其中,向所述处理器模块提供所述测试启动信号包括:在所述转换后测试程序完全加载到所述存储器模块之后,采用所述测试设备通过所述探针接触所述测试线路而向所述处理器模块提供测试启动信号。
17.根据权利要求14所述的晶圆功能测试方法,其中,根据所述测试程序执行结果得到所述集成电路中的所述至少一个功能模块的功能测试结果包括:所述处理器模块将所述测试程序执行结果反馈给所述检测设备,所述测试设备通过比较所述测试程序执行结果与预期执行结果得到所述集成电路中的至少一个功能模块的所述功能测试结果。
18.根据权利要求14或17所述的晶圆功能测试方法,还包括:根据所述功能测试结果,对所述多个集成电路的所述至少一个进行分类。
19.根据权利要求13至17中任一项所述的晶圆功能测试方法,其中,所述检测设备是自动检测设备。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011346604.3A CN112490215B (zh) | 2020-11-26 | 2020-11-26 | 集成电路、芯片以及晶圆的功能测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011346604.3A CN112490215B (zh) | 2020-11-26 | 2020-11-26 | 集成电路、芯片以及晶圆的功能测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112490215A true CN112490215A (zh) | 2021-03-12 |
CN112490215B CN112490215B (zh) | 2022-08-16 |
Family
ID=74935477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011346604.3A Active CN112490215B (zh) | 2020-11-26 | 2020-11-26 | 集成电路、芯片以及晶圆的功能测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112490215B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115237822A (zh) * | 2022-09-22 | 2022-10-25 | 之江实验室 | 一种针对晶圆级处理器iic配置接口的地址优化装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6424926B1 (en) * | 2000-03-31 | 2002-07-23 | Intel Corporation | Bus signature analyzer and behavioral functional test method |
EP1804068A1 (en) * | 2000-06-28 | 2007-07-04 | Cadence Design Systems, Inc. | System and method for testing integrated circuits |
US7969168B1 (en) * | 2008-06-11 | 2011-06-28 | Mediatek Inc. | Integrated circuit with built-in self test circuit |
CN102540060A (zh) * | 2010-12-27 | 2012-07-04 | 北京中电华大电子设计有限责任公司 | 一种数字集成电路芯片测试系统 |
CN107992390A (zh) * | 2017-11-15 | 2018-05-04 | 中国电子科技集团公司第三十二研究所 | 一种基于片上总线的芯片调试方法 |
-
2020
- 2020-11-26 CN CN202011346604.3A patent/CN112490215B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6424926B1 (en) * | 2000-03-31 | 2002-07-23 | Intel Corporation | Bus signature analyzer and behavioral functional test method |
EP1804068A1 (en) * | 2000-06-28 | 2007-07-04 | Cadence Design Systems, Inc. | System and method for testing integrated circuits |
US7969168B1 (en) * | 2008-06-11 | 2011-06-28 | Mediatek Inc. | Integrated circuit with built-in self test circuit |
CN102540060A (zh) * | 2010-12-27 | 2012-07-04 | 北京中电华大电子设计有限责任公司 | 一种数字集成电路芯片测试系统 |
CN107992390A (zh) * | 2017-11-15 | 2018-05-04 | 中国电子科技集团公司第三十二研究所 | 一种基于片上总线的芯片调试方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115237822A (zh) * | 2022-09-22 | 2022-10-25 | 之江实验室 | 一种针对晶圆级处理器iic配置接口的地址优化装置 |
Also Published As
Publication number | Publication date |
---|---|
CN112490215B (zh) | 2022-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5765889B2 (ja) | 集積回路の並行検査の方法、装置及びシステム | |
US5539878A (en) | Parallel testing of CPU cache and instruction units | |
US8185788B2 (en) | Semiconductor device test system with test interface means | |
US20120131403A1 (en) | Multi-chip test system and test method thereof | |
JPH10104322A (ja) | アクセス可能なテスト・パッドを有するマルチ・チップ・モジュール、およびテスト固定装置 | |
JP2021071460A (ja) | 自動回路基板試験システム及びその試験方法 | |
CN112490215B (zh) | 集成电路、芯片以及晶圆的功能测试方法 | |
US8020058B2 (en) | Multi-chip digital system having a plurality of controllers with self-identifying signal | |
CN107255975B (zh) | 一种利用高速总线实现fpga程序快速加载的装置及方法 | |
US10866278B2 (en) | Methods and apparatus for performing design for debug via protocol interface | |
KR100683041B1 (ko) | 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치 | |
US20080197872A1 (en) | Semiconductor chip, multi-chip semiconductor device, inspection method of the same, and electric appliance integrating the same | |
JPH10150082A (ja) | 半導体試験装置 | |
US11953550B2 (en) | Server JTAG component adaptive interconnection system and method | |
US7688087B2 (en) | Test apparatus | |
US7478005B2 (en) | Technique for testing interconnections between electronic components | |
CN221007786U (zh) | 芯片测试装置 | |
CN220730355U (zh) | 芯片测试板、测试系统 | |
CN104345266B (zh) | 利用既有的功能脚位实现通信接口的芯片 | |
US7350120B2 (en) | Buffered memory module and method for testing same | |
WO2001033238A1 (en) | A scan test point observation system and method | |
CN117613048A (zh) | 晶上系统晶圆基板互连信息构建方法及系统 | |
TW202415972A (zh) | 用於晶圓堆疊結構之嵌入式晶片測試裝置 | |
KR101100714B1 (ko) | 번인보드용 인터페이스 장치 | |
JP2009294043A (ja) | 通信モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20220718 Address after: 610216 building 3, No. 171, hele Second Street, Chengdu high tech Zone, China (Sichuan) pilot Free Trade Zone, Chengdu, Sichuan Province Applicant after: CHENGDU HAIGUANG INTEGRATED CIRCUIT DESIGN Co.,Ltd. Address before: 300392 North 2-204 industrial incubation-3-8, 18 Haitai West Road, Huayuan Industrial Zone, Tianjin Applicant before: Haiguang Information Technology Co.,Ltd. |
|
TA01 | Transfer of patent application right | ||
GR01 | Patent grant | ||
GR01 | Patent grant |