CN104345266B - 利用既有的功能脚位实现通信接口的芯片 - Google Patents
利用既有的功能脚位实现通信接口的芯片 Download PDFInfo
- Publication number
- CN104345266B CN104345266B CN201410151252.4A CN201410151252A CN104345266B CN 104345266 B CN104345266 B CN 104345266B CN 201410151252 A CN201410151252 A CN 201410151252A CN 104345266 B CN104345266 B CN 104345266B
- Authority
- CN
- China
- Prior art keywords
- communication interface
- chip
- interface circuit
- test
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims abstract description 49
- 238000012360 testing method Methods 0.000 claims abstract description 76
- 239000013078 crystal Substances 0.000 claims description 3
- 210000001367 artery Anatomy 0.000 claims description 2
- 239000010453 quartz Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 210000003462 vein Anatomy 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 230000009286 beneficial effect Effects 0.000 abstract description 5
- 230000010355 oscillation Effects 0.000 abstract description 3
- 239000000872 buffer Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000008676 import Effects 0.000 description 4
- 239000011469 building brick Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 241000218202 Coptis Species 0.000 description 1
- 235000002991 Coptis groenlandica Nutrition 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003032 molecular docking Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明为一种利用既有的功能脚位实现一通信接口的芯片，其有利于生产测试的便利性。通信接口电路为电性连接一电源输入端与一电源输出端，当电源输入端无讯号输入且电源输出端接收一输入电源时，通信接口电路会截止时脉振荡单元及电源转换器的原有功能并将时脉振荡单元的时脉输出端与电源转换器的电源输入端转换为通信接口电路的讯号输出端与讯号输入端，通信接口电路透过讯号输出/入端与测试机台连结，据此接收测试指令进入指定测试模式下进行测试并将测试结果回传。如此可进一步节省测试成本。
Description
技术领域
本发明是关于一种芯片，特别是指一种利用仅既有的功能脚位实现一个通信接口的芯片，其在测试模式下运用在芯片内既有的功能脚位实现测试模式的通信接口，用以检测芯片内部的功能电路。
背景技术
集成电路(英语：integrated circuit,IC)、或称微电路(microcircuit)、微芯片(microchip)、芯片(chip)在电子学中是一种把电路(主要包括半导体装置，也包括被动组件等)小型化的方式，并通常制造在半导体晶圆表面上。相较之下，引脚，或称接脚或管脚，就是指如上述集成电路、或芯片此类的电子组件的末端露出部分(导线或焊接垫，pads)，通常下弯而成“丁”字形。
因而，当多个引脚被焊在集成电路或芯片的“pads”上的铝线或金线时，使得集成电路、或芯片透过前述多个引脚而能将如用于传送电源、传送信息至其它电子组件以进行不同功能的联机或数据的交换。简而言之，集成电路或芯片内置的不同功能亦透过相对应连接的引脚而连接至其它电子组件，以利进行后续的讯号处理。
然而，截至现今，在所有电子元器件包含集成电路或芯片的制造过程中，都存在着去伪存真的需要，这种需要实际上就是一个测试过程。实现这种过程需要各种测试设备，这类设备就是所谓的电子测试设备，也称自动测试设备(ATE，Automatic Test Equipment)，是指电子技术上用于检测电子组件功能的完整性的相关设备仪器。设备通过产生信号，并捕捉组件的响应来检测元器件的质量。在半导体产业生产过程中，测试通常为集成电路制造最后的一道流程，以确保集成电路质量。
不佳地，现存的测试方式需要芯片另外设置测试脚位，以透过多个测试脚位所连接的测试针，而依序地对集成电路或芯片进行不同的功能探 测和分析，则会存有手续复杂及时间消耗的缺陷，且芯片需另外设计测试脚位，会让测试成本增加。相应地，本发明提供一种利用仅既有的功能脚位来实现一个通信接口的芯片，能克服习知上的缺陋。
发明内容
本发明的目的是藉由既有的电源输入端及时脉输出端于测试模式时提供一个通信接口用以跟外界连结，以利测试指令的下达与测试结果的回传，进而降低测试成本。
为达到上述的目的，本发明为一种利用仅既有的功能脚位来实现一个通信接口的芯片，其包含一通信接口电路、一电源输入端与一时脉输出端，电源输入端为电性连接电源转换器，电源输入端在既有功能外，加入作为判定是否为测试模式，以及在测试模式下转换为通信接口的信号输入端的功能。利用时脉振荡单元的时脉输出端在既有功能外，加入在测试模式下转换为通信接口的信号输出端的功能。通信接口电路，用以实现转换正常操作模式与测试模式,并于测试模式下转换电源输入端与时脉输出端为通信接口信号输出入端实现生产测试的通信接口。如此以利于生产测试的便利性，据以提高出货良率并降低测试成本。
实施本发明产生的有益效果是：本发明利用一芯片既有的功能脚位来实现一个通信接口，以利于生产测试的便利性，据以提高出货良率并降低测试成本。
附图说明
图1为本发明的一较佳实施例的测试电路的示意图；
图2A为本发明的一较佳实施例的正常模式的时序图；以及
图2B为本发明的一较佳实施例的测试模式的时序图。
【图号对照说明】
10 芯片
102 时脉振荡单元
103 第一放大器
104 数字缓冲器
105 三态数字缓冲器
106 电源转换器
22 通信接口电路
24 自动测试模组产生单元
26 内存测试单元
28 实体层测试单元
cmd_in 通信协议讯号
cmd_out 通信协议讯号
DM 差动信号负端
DP 差动信号正端
SCAN_in 扫描输入端
SCAN_out 扫描输出端
VDD5 5伏特电源
VDD3.3 3.3伏特电源
VIN 电源输入端
VOUT 电源输出端
VCC 内部电源
CLK 内部工作时脉
XIN 时脉输入端
XOUT 时脉输出端
具体实施方式
为了使本发明的结构特征及所达成的功效有更进一步的了解与认识，特用较佳的实施例及配合详细的说明，说明如下：
请参阅图1，其为本发明的一较佳实施例的示意图。如图所示，本发明的具测试功能的芯片10，于本实施例中具有一电源输入端VIN、一电 源输出端VOUT、一时脉输入端XIN、一时脉输出端XOUT、一扫描输入端SCAN_in、一扫描输出端SCAN_out、一差动信号正端DP、一差动信号负端DM，其为对应于芯片10的脚位，且芯片10包含一时脉振荡单元102、一第一放大器103、一数字缓冲器104、一三态数字缓冲器105、一电源转换器106、一通信接口电路22、一自动测试模组产生(Automatic test Pattern Generation，ATPG)单元24、一内存测试单元26与一实体层测试单元28，其中对于芯片10所包含的连接关系描述如下:
本实施例的时脉振荡单元102连接在时脉输入端XIN与时脉输出端XOUT之间，时脉振荡单元102依据该时脉输出端XOUT与一时脉输入端XIN连结外部石英晶体形成时脉振荡振荡电路，第一放大器103连接在时脉输入端XIN与内部工作时脉CLK之间，数字缓冲器104连接在输入电源端VIN与通信接口电路22之间，三态数字缓冲器105连接在时脉输出端XOUT与通信接口电路22之间，电源转换器106连接在输入电源端VIN及输出电源端VOUT之间。
数字缓冲器，本实施例的电源转换器106以电源转换器106在输入电源端VIN接收一5伏特的输入电源，并转换成一3.3伏特的输出电源，以输出至内部电源VCC与输出电源端VOUT。自动测试模组产生单元24搭配通信接口电路22针对每一功能电路提供测试模组讯号，以逐一测试功能电路的组合逻辑(Combinatorial logic)与循序逻辑(Sequentiallogic)的测试，其乃藉由扫描输入端SCAN_in接收输入讯号并藉由扫描输出端SCAN_out输出测试结果。内存测试单元26搭配通信接口电路22对内存进行内建式自我测试(Build-inSelf Test，BIST)并透过通信接口电路22回传结果。实体层测试单元28搭配通信接口电路22对所有实体层电路进行内建式自我测试，其方式可藉由差动输入正/负端DP/DM与GoldenSample对接测试并将结果透过通信接口电路22回传。
请参阅图1及图2A，其为本发明的一电路示意图与正常模式的时序图。如图示:外部电源VDD5(5伏特)由电源输入端VIN输入芯片10、透过电源转换器106转换为VDD3.3(3.3伏特)由电源输出端VOUT输出并供给内部电源VCC，此时通信接口电路22透过数字缓冲器104得知电源输入端为 高准位，据此判定为正常操作模式、所有测试单元24、26、28皆为禁能状态，因此三态数字缓冲器105为高输出阻抗、时脉振荡单元102配合外部石英振荡振荡电路得以起振，内部工作时脉CLK透过第一放大器103取得。
芯片10进入正常操作状态所有输出入端皆为正常功能。。
请参阅图1及图2B为本发明的一电路示意图与测试模式的时序图。如图所示，外部电源VDD5并未由电源输入端VIN输入芯片10，但有一外部电源VDD3.3(3.3伏特)由电源输出端VOUT供给内部电源VCC，此时通信接口电路22透过数字缓冲器104得知电源输入端VIN为低准位，据此判定为测试模式，因此时脉振荡单元102被关闭并开启三态数字缓冲器105，内部工作时脉CLK即可经由测试机台(图未示)输入至时脉输入端XIN，以经第一放大器103输入至芯片10内部，此时通信接口电路22即可透过时脉输出端XOUT与电源输入端VIN与测试机台(图未示)连结，经由通信协议讯号cmd_in/cmd_out取得测试指令来启动任一测试单元中的任一测试项目以及令所对应的输出入端进入指定的测试模式，测试结果可由相对应的输出入端(如扫描输入端SCAN_in/扫描输出端SCAN_out)回传测试机台(图未示)，亦可透过此一通信接口电路22的输出入端XOUT/VIN回传测试机台(图未示)，经由此一方式即可在有限脚位条件下完成芯片10的生产测试，例如:执行自动测试模组产生(Automatic testPattern Generation，ATPG)单元24或内存测试单元26或实体层测试单元28所对应的测试程序，自动测试模组产生(Automatic test Pattern Generation，ATPG)单元24或内存测试单元26或实体层测试单元28所对应的测试程序为内建于该芯片10内或经由外部的测试机台写入该芯片10。
综上所述，本发明利用一芯片既有的功能脚位来实现一个通信接口，以利于生产测试的便利性，据以提高出货良率并降低测试成本。
上文仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围，凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。
Claims (5)
1.一种利用既有的功能脚位实现一通信接口的芯片，其特征在于，该芯片包含:
一通信接口电路，其支持一通信协议与设定一测试模式；
一电源输入端电性连接该通信接口电路与一电源转换器，该电源转换器依据该电源输入端接收电源；以及
一时脉输出端，其电性连接该通信接口电路与一时脉振荡单元，该时脉振荡单元依据该时脉输出端与一时脉输入端连结外部石英晶体形成时脉振荡电路；
其中该通信接口电路在该电源输入端与该时脉输出端的既有功能外，侦测该电源输入端，以判定该芯片是否运作于该测试模式，该通信接口电路在该测试模式下将该电源输入端与该时脉输出端转换为一通信接口的一信号输入端与一信号输出端，该通信接口对应于该通信协议。
2.如权利要求1所述的芯片，其特征在于，其中该通信接口电路依据该电源输入端为低准位且该芯片接收一供应电压，而判定该芯片在该测试模式下。
3.如权利要求1所述的芯片，其特征在于，其中该通信接口电路依据该电源输入端为高准位且该芯片接收一供应电压，而判定该芯片在一正常操作模式下。
4.如权利要求1所述的芯片，其特征在于，其中该通信接口电路透过该信号输入端与该信号输出端传送至少一通讯协议讯号。
5.如权利要求1所述的芯片，其特征在于，其中该芯片透过该通信接口电路执行一自动测试模组产生或一内存测试或一实体层测试的测试程序。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102126766 | 2013-07-25 | ||
| TW102126766A TW201504648A (zh) | 2013-07-25 | 2013-07-25 | 利用僅既有的功能腳位實現通信介面的晶片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104345266A CN104345266A (zh) | 2015-02-11 |
| CN104345266B true CN104345266B (zh) | 2017-06-23 |
Family
ID=52501291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410151252.4A Active CN104345266B (zh) | 2013-07-25 | 2014-04-15 | 利用既有的功能脚位实现通信接口的芯片 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104345266B (zh) |
| TW (1) | TW201504648A (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108700623A (zh) * | 2016-01-28 | 2018-10-23 | 深圳瀚飞科技开发有限公司 | 充电器测试系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1190254A (zh) * | 1997-02-04 | 1998-08-12 | 合泰半导体股份有限公司 | 测试模式的检测装置与方法 |
| US6418545B1 (en) * | 1999-06-04 | 2002-07-09 | Koninklijke Philips Electronics N.V. | System and method to reduce scan test pins on an integrated circuit |
| CN101221205A (zh) * | 2007-11-27 | 2008-07-16 | 埃派克森微电子(上海)有限公司 | 芯片系统的模式控制方法 |
| CN102692596A (zh) * | 2011-03-24 | 2012-09-26 | 飞思卡尔半导体公司 | 可选择阈值复位电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000011691A (ja) * | 1998-06-16 | 2000-01-14 | Mitsubishi Electric Corp | 半導体試験装置 |
| FR2854967B1 (fr) * | 2003-05-13 | 2005-08-05 | St Microelectronics Sa | Procede et dispositif d'identification d'un mode de fonctionnement d'un dispositif controle, par exemple un mode test d'une memoire eeprom |
| US7284170B2 (en) * | 2004-01-05 | 2007-10-16 | Texas Instruments Incorporated | JTAG circuit transferring data between devices on TMS terminals |
| JP2006135831A (ja) * | 2004-11-09 | 2006-05-25 | Matsushita Electric Ind Co Ltd | 通信装置および折返し試験方法 |
| US8726112B2 (en) * | 2008-07-18 | 2014-05-13 | Mentor Graphics Corporation | Scan test application through high-speed serial input/outputs |
-
2013
- 2013-07-25 TW TW102126766A patent/TW201504648A/zh unknown
-
2014
- 2014-04-15 CN CN201410151252.4A patent/CN104345266B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1190254A (zh) * | 1997-02-04 | 1998-08-12 | 合泰半导体股份有限公司 | 测试模式的检测装置与方法 |
| US6418545B1 (en) * | 1999-06-04 | 2002-07-09 | Koninklijke Philips Electronics N.V. | System and method to reduce scan test pins on an integrated circuit |
| CN101221205A (zh) * | 2007-11-27 | 2008-07-16 | 埃派克森微电子(上海)有限公司 | 芯片系统的模式控制方法 |
| CN102692596A (zh) * | 2011-03-24 | 2012-09-26 | 飞思卡尔半导体公司 | 可选择阈值复位电路 |
Non-Patent Citations (1)
| Title |
|---|
| 基于电力线通信芯片可测性设计的研究实现;潘照华 等;《半导体技术》;20110731;第36卷(第7期);第554-557页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201504648A (zh) | 2015-02-01 |
| TWI485418B (zh) | 2015-05-21 |
| CN104345266A (zh) | 2015-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7757139B2 (en) | Boundary scan method, system and device | |
| JP4388903B2 (ja) | Ｊｔａｇ試験方式 | |
| CN102305907A (zh) | 多芯片封装结构的测试方法和系统 | |
| CN105116317A (zh) | 集成电路测试系统与方法 | |
| CN104950241A (zh) | 集成电路及在集成电路中建立扫描测试架构的方法 | |
| CN109765482A (zh) | 一种多芯片间高速互连测试方法 | |
| CN109164378B (zh) | 一种边界扫描测试链路的设计及测试方法 | |
| CN104345266B (zh) | 利用既有的功能脚位实现通信接口的芯片 | |
| US20030011396A1 (en) | Semiconductor device and test system therefor | |
| KR100974669B1 (ko) | 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법 | |
| US8441277B2 (en) | Semiconductor testing device, semiconductor device, and testing method | |
| CN112490215B (zh) | 集成电路、芯片以及晶圆的功能测试方法 | |
| US7409469B2 (en) | Multi-chip digital system having a plurality of controllers with input and output pins wherein self-identification signal are received and transmitted | |
| CN115453324A (zh) | 一种基于ate的sip芯片内部互连测试方法 | |
| CN101915892B (zh) | 芯片测试电路 | |
| CN111370040B (zh) | 存储器读数据测试电路结构及其设计方法 | |
| CN211352215U (zh) | 5g通信模组测试组件及计算机设备 | |
| CN103605590A (zh) | 新颖的嵌入式系统存储器的测试结构及方法 | |
| CN100575975C (zh) | 异步芯片同测方法 | |
| CN111161788A (zh) | 一种存储器的老炼测试装置 | |
| CN113157507B (zh) | 可编程逻辑芯片时钟网络资源的测试方法 | |
| CN111710659B (zh) | 一种利用测试裸片进行测试的硅连接层测试电路 | |
| US11959964B2 (en) | Addressable test chip test system | |
| US11630153B2 (en) | Chip testing apparatus and system with sharing test interface | |
| US10319453B2 (en) | Board level leakage testing for memory interface |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |