CN111208407A - 一种数字集成电路芯片辅助测试系统 - Google Patents

一种数字集成电路芯片辅助测试系统 Download PDF

Info

Publication number
CN111208407A
CN111208407A CN201811394225.4A CN201811394225A CN111208407A CN 111208407 A CN111208407 A CN 111208407A CN 201811394225 A CN201811394225 A CN 201811394225A CN 111208407 A CN111208407 A CN 111208407A
Authority
CN
China
Prior art keywords
unit
file
comparison
chip
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811394225.4A
Other languages
English (en)
Other versions
CN111208407B (zh
Inventor
杨晶晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Chunshang Electronic Technology Co Ltd
Original Assignee
Shanghai Chunshang Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Chunshang Electronic Technology Co Ltd filed Critical Shanghai Chunshang Electronic Technology Co Ltd
Priority to CN201811394225.4A priority Critical patent/CN111208407B/zh
Publication of CN111208407A publication Critical patent/CN111208407A/zh
Application granted granted Critical
Publication of CN111208407B publication Critical patent/CN111208407B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了数字集成电路芯片检测技术领域的一种数字集成电路芯片辅助测试系统，包括检测单元、外显示单元、对比单元和存储单元；所述检测单元，用于对待测文件的暂存和转运工作，且所述检测单元通过外设接口连接待测芯片单元，用于对待测芯片中的待测文件的输出并在所述对比单元中进行文件对比分析；所述外显示单元，用于显示对比分析结果，且用于进行错误文件的删除和重新添加；所述存储单元，用于存储必要的文件单元，所述存储单元包括错误文件存储单元和重置文件存储单元，所述错误文件存储单元用于存储各种错误文件，本发明通过对数字集成电路芯片的检测和修复一体化，可以便于实现对于集成电路芯片的快速检修工作。

Description

一种数字集成电路芯片辅助测试系统
技术领域
本发明涉及数字集成电路芯片检测技术领域，具体为一种数字集成电路芯片辅助测试系统。
背景技术
功能测试主要测试芯片在一定时序下的逻辑功能，其基本原则是借助于向量，对芯片施 加激励，观察其响应是否和设想的一致.功能测试可以覆盖极高比例逻辑电路的失效模型。不管数字集成电路功能多么复杂，工作条件多么复杂，都可以将其看作一个二值逻辑器件。现有的数字集成电路芯片在进行测试工作时，不便于实现对测试工作的快速高效进行，并且在找寻到错误向量文件后，不便于实现对错误向量文件的自动修复工作，降低了数字集成电路芯片检修的工作进度。
基于此，本发明设计了一种数字集成电路芯片辅助测试系统，以解决上述问题。
发明内容
本发明的目的在于提供一种数字集成电路芯片辅助测试系统，以解决上述背景技术中提出的现有的数字集成电路芯片在进行测试工作时，不便于实现对测试工作的快速高效进行，并且在找寻到错误向量文件后，不便于实现对错误向量文件的自动修复工作，降低了数字集成电路芯片检修的工作进度的问题。
为实现上述目的，本发明提供如下技术方案：一种数字集成电路芯片辅助测试系统，包括检测单元、外显示单元 、对比单元和存储单元；所述检测单元，用于对待测文件的暂存和转运工作，且所述检测单元通过外设接口连接待测芯片单元，用于对待测芯片中的待测文件的输出并在所述对比单元中进行文件对比分析；所述外显示单元，用于显示对比分析结果，且用于进行错误文件的删除和重新添加；所述存储单元，用于存储必要的文件单元，所述存储单元包括错误文件存储单元和重置文件存储单元，所述错误文件存储单元用于存储各种错误文件，所述重置文件存储单元用于存储错误文件所对应的正确文件；所述对比单元，用于植入文件和错误文件库的逐一对比处理，且所述对比单元包括单个对比单元和就位单元，所述单个对比单元用于对错误文件库中的错误文件导入，所述就位单元用于将待测芯片上的文件的导入。
优选的，所述检测单元包括复位单元，所述复位单元用于对测试文件的删除和对存储单元的重置。
优选的，所述检测单元与就位单元相互连接，所述检测单元还用于对所述待测芯片的文件格式进行转换工作，并将待测芯片中的文件格式转换为存储单元中的文件格式。
优选的，所述错误文件存储单元中的错误文件可在单个对比单元中实现快速替换。
优选的，所述外显示单元包括删除单元和添加单元，且所述外显示单元和所述对比单元直接相连，用于对所述对比单元中的数据对比进行显示工作，所述删除单元用于对待测芯片上的错误文件的删除工作，所述添加单元和所述重置文件存储单元相连接，且所述添加单元可通过将检测芯片上的错误文件删除并通过重置文件存储单元替换新的芯片文件。
优选的，所述对比单元还包括对比分析单元，所述对比分析单元用于对所述单个对比单元中的导入文件和就位单元中的待测芯片文件的对比分析。
与现有技术相比，本发明的有益效果是：本发明通过利用芯片上的文件和存储单元中的存储文件进行对比工作，可以便于快速将芯片上的错误文件检索出来，并且利用外显示单元对对比单元的控制过程，可以便于将芯片上的错误文件实现删除工作，并且再次将存储单元中与错误文件相对应的正确文件转存到芯片上，实现了数字集成电路的检测和修复一体化。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明结构系统框架图；
图2为本发明图1整体系统框架图；
图3为本发明对比单元和外显示单元连接框架图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1-3，本发明提供一种技术方案：一种数字集成电路芯片辅助测试系统，包括检测单元、外显示单元 、对比单元和存储单元；所述检测单元，用于对待测文件的暂存和转运工作，且所述检测单元通过外设接口连接待测芯片单元，用于对待测芯片中的待测文件的输出并在所述对比单元中进行文件对比分析；所述外显示单元，用于显示对比分析结果，且用于进行错误文件的删除和重新添加；所述存储单元，用于存储必要的文件单元，所述存储单元包括错误文件存储单元和重置文件存储单元，所述错误文件存储单元用于存储各种错误文件，所述重置文件存储单元用于存储错误文件所对应的正确文件；所述对比单元，用于植入文件和错误文件库的逐一对比处理，且所述对比单元包括单个对比单元和就位单元，所述单个对比单元用于对错误文件库中的错误文件导入，所述就位单元用于将待测芯片上的文件的导入。
需要说明的是，在检测单元工作之前，需要先将检测单元和外设待测芯片之间建立连接，并且通过将待测芯片中的文件载入到检测单元中，并进而通过检测单元进入到对比单元中的就位单元内进行待检测，并且存储单元进而工作，将存储单元中的错误文件存储单元中的错误对比文件载入到对比单元中的单个对比单元内，此时在对比单元内，通过单个对比单元中的错误对比文件和就位单元中的待测芯片文件形成逐一对比工作，找寻与错误文件存储单元中相对应的错误文件，并将错误文件显示到外显示单元上，通过人工的方式选择通过删除单元将错误文件进行人工删除工作，并且再通过外显示单元找寻存储文件中的重置文件存储单元中的错误文件相对应的正确文件，并通过添加单元将正确文件重新植入到芯片中，实现了对待测芯片上存在的错误文件的快速找寻、删除以及重新补充新的复合芯片类型的文件，实现了对待测芯片的检测和修复一体化工作。
更进一步的实施方式为，所述检测单元包括复位单元，所述复位单元用于对测试文件的删除和对存储单元的重置；
当此修复系统发生紊乱时，可以通过利用复位单元，将检测过的芯片所对应的文件进行强制删除工作，并且还可以将存储单元中的存储文件进行重新组合和排布工作。
更进一步的实施方式为，所述检测单元与就位单元相互连接，所述检测单元还用于对所述待测芯片的文件格式进行转换工作，并将待测芯片中的文件格式转换为存储单元中的文件格式；
在对芯片进行检测工作时，由于芯片上的内容可能和存储单元上的文件格式不一致，可以通过检测单元预先将芯片上的文件格式进行转换工作，使得芯片上的文件格式和存储单元上的文件格式相同，便于实现后期的文件对比工作的快速进行，减少了对检测单元的CPU损耗。
更进一步的实施方式为，所述错误文件存储单元中的错误文件可在单个对比单元中实现快速替换；
单个对比单元在就位单元上进行逐一对比分析工作时，为了提高检测效率，每组错误文件存储单元中的对比文件在与就位单元上的芯片单元进行对比后，快速替换新的对比文件，实现对比和分析的高效进行。
更进一步的实施方式为，所述外显示单元包括删除单元和添加单元，且所述外显示单元和所述对比单元直接相连，用于对所述对比单元中的数据对比进行显示工作，所述删除单元用于对待测芯片上的错误文件的删除工作，所述添加单元和所述重置文件存储单元相连接，且所述添加单元可通过将检测芯片上的错误文件删除并通过重置文件存储单元替换新的芯片文件；
在寻找到芯片上的错误文件后，通过对比单元连接的外显示单元，会自动显示芯片上的错误文件的编码，并且通过人工手动方式对错误文件进行删除工作，并且再在存储单元中的重置文件存储单元的文件中找寻与之相对应的正确文件编码，并利用添加单元通过外设接口对芯片进行重新添加工作。
更进一步的实施方式为，所述对比单元还包括对比分析单元，所述对比分析单元用于对所述单个对比单元中的导入文件和就位单元中的待测芯片文件的对比分析；
通过利用对比分析单元将对比单元相对应的单个对比单元和就位单元中的文件进行对比分析工作，并优选通过A/D转换模块实现对外显示单元的对比数据显示工作。
在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (6)

1.一种数字集成电路芯片辅助测试系统，其特征在于：包括检测单元、外显示单元 、对比单元和存储单元；
所述检测单元，用于对待测文件的暂存和转运工作，且所述检测单元通过外设接口连接待测芯片单元，用于对待测芯片中的待测文件的输出并在所述对比单元中进行文件对比分析；
所述外显示单元，用于显示对比分析结果，且用于进行错误文件的删除和重新添加；
所述存储单元，用于存储必要的文件单元，所述存储单元包括错误文件存储单元和重置文件存储单元，所述错误文件存储单元用于存储各种错误文件，所述重置文件存储单元用于存储错误文件所对应的正确文件；
所述对比单元，用于植入文件和错误文件库的逐一对比处理，且所述对比单元包括单个对比单元和就位单元，所述单个对比单元用于对错误文件库中的错误文件导入，所述就位单元用于将待测芯片上的文件的导入。
2.根据权利要求1所述的一种数字集成电路芯片辅助测试系统，其特征在于：所述检测单元包括复位单元，所述复位单元用于对测试文件的删除和对存储单元的重置。
3.根据权利要求1所述的一种数字集成电路芯片辅助测试系统，其特征在于：所述检测单元与就位单元相互连接，所述检测单元还用于对所述待测芯片的文件格式进行转换工作，并将待测芯片中的文件格式转换为存储单元中的文件格式。
4.根据权利要求1所述的一种数字集成电路芯片辅助测试系统，其特征在于：所述错误文件存储单元中的错误文件可在单个对比单元中实现快速替换。
5.根据权利要求1所述的一种数字集成电路芯片辅助测试系统，其特征在于：所述外显示单元包括删除单元和添加单元，且所述外显示单元和所述对比单元直接相连，用于对所述对比单元中的数据对比进行显示工作，所述删除单元用于对待测芯片上的错误文件的删除工作，所述添加单元和所述重置文件存储单元相连接，且所述添加单元可通过将检测芯片上的错误文件删除并通过重置文件存储单元替换新的芯片文件。
6.根据权利要求1所述的一种数字集成电路芯片辅助测试系统，其特征在于：所述对比单元还包括对比分析单元，所述对比分析单元用于对所述单个对比单元中的导入文件和就位单元中的待测芯片文件的对比分析。
CN201811394225.4A 2018-11-21 2018-11-21 一种数字集成电路芯片辅助测试系统 Active CN111208407B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811394225.4A CN111208407B (zh) 2018-11-21 2018-11-21 一种数字集成电路芯片辅助测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811394225.4A CN111208407B (zh) 2018-11-21 2018-11-21 一种数字集成电路芯片辅助测试系统

Publications (2)

Publication Number Publication Date
CN111208407A true CN111208407A (zh) 2020-05-29
CN111208407B CN111208407B (zh) 2022-05-31

Family

ID=70789313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811394225.4A Active CN111208407B (zh) 2018-11-21 2018-11-21 一种数字集成电路芯片辅助测试系统

Country Status (1)

Country Link
CN (1) CN111208407B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85108326A (zh) * 1984-11-20 1986-12-03 得克萨斯仪器公司 有自测试能力的超大规模集成电路
US5633813A (en) * 1994-05-04 1997-05-27 Srinivasan; Seshan R. Apparatus and method for automatic test generation and fault simulation of electronic circuits, based on programmable logic circuits
CN1342318A (zh) * 1998-11-13 2002-03-27 依莱克特罗格莱斯有限公司 用于将逻辑集成电路的逻辑功能测试数据映射为物理表述的集成电路测试软件系统
US6721911B1 (en) * 1999-07-22 2004-04-13 Koninklijke Philips Electronics N.V. Method and apparatus for testing a memory array using compressed responses
JP2006118903A (ja) * 2004-10-20 2006-05-11 Kyushu Institute Of Technology 半導体論理回路装置の故障診断方法、装置、及び半導体論理回路装置の故障診断プログラムを記憶した記憶媒体
CN1959426A (zh) * 2005-10-31 2007-05-09 中兴通讯股份有限公司 一种数字测试向量处理方法
CN1979690A (zh) * 2005-12-09 2007-06-13 台湾积体电路制造股份有限公司 内建式自我测试启动方法及其系统
US20080022167A1 (en) * 2006-06-30 2008-01-24 Ae-Yong Chung Real-time optimized testing of semiconductor device
CN102183726A (zh) * 2011-03-16 2011-09-14 建荣集成电路科技(珠海)有限公司 一种基于fpga的集成电路芯片测试系统与方法
CN102540060A (zh) * 2010-12-27 2012-07-04 北京中电华大电子设计有限责任公司 一种数字集成电路芯片测试系统
CN102880522A (zh) * 2012-09-21 2013-01-16 中国人民解放军国防科学技术大学 面向硬件故障的系统关键文件故障纠正方法及装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85108326A (zh) * 1984-11-20 1986-12-03 得克萨斯仪器公司 有自测试能力的超大规模集成电路
US5633813A (en) * 1994-05-04 1997-05-27 Srinivasan; Seshan R. Apparatus and method for automatic test generation and fault simulation of electronic circuits, based on programmable logic circuits
CN1342318A (zh) * 1998-11-13 2002-03-27 依莱克特罗格莱斯有限公司 用于将逻辑集成电路的逻辑功能测试数据映射为物理表述的集成电路测试软件系统
US6721911B1 (en) * 1999-07-22 2004-04-13 Koninklijke Philips Electronics N.V. Method and apparatus for testing a memory array using compressed responses
JP2006118903A (ja) * 2004-10-20 2006-05-11 Kyushu Institute Of Technology 半導体論理回路装置の故障診断方法、装置、及び半導体論理回路装置の故障診断プログラムを記憶した記憶媒体
CN1959426A (zh) * 2005-10-31 2007-05-09 中兴通讯股份有限公司 一种数字测试向量处理方法
CN1979690A (zh) * 2005-12-09 2007-06-13 台湾积体电路制造股份有限公司 内建式自我测试启动方法及其系统
US20080022167A1 (en) * 2006-06-30 2008-01-24 Ae-Yong Chung Real-time optimized testing of semiconductor device
CN102540060A (zh) * 2010-12-27 2012-07-04 北京中电华大电子设计有限责任公司 一种数字集成电路芯片测试系统
CN102183726A (zh) * 2011-03-16 2011-09-14 建荣集成电路科技(珠海)有限公司 一种基于fpga的集成电路芯片测试系统与方法
CN102880522A (zh) * 2012-09-21 2013-01-16 中国人民解放军国防科学技术大学 面向硬件故障的系统关键文件故障纠正方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
杨志 等: "数字集成电路设计错误的静态检测系统", 《第十四届全国容错计算学术会议》 *

Also Published As

Publication number Publication date
CN111208407B (zh) 2022-05-31

Similar Documents

Publication Publication Date Title
CN106598871A (zh) Linux下的崩溃文件自动化分析方法及系统
CN110109897A (zh) 数据库脚本生成方法、装置、计算机设备和存储介质
CN101976220A (zh) 单元测试系统
CN106598834A (zh) Ui测试方法及装置
CN105279092A (zh) 一种软件测试的方法及装置
CN108388640A (zh) 一种数据转换方法、装置以及数据处理系统
CN111666114A (zh) 一种插件式测井数据转换方法
CN102135939B (zh) 一种测试用例执行调度装置及方法
CN111309791A (zh) 一种检测仪器数据自动采集方法
CN106598843B (zh) 一种基于程序分析的软件日志行为自动识别方法
CN108829577A (zh) 一种应用程序性能的自动化测试方法
CN106919501A (zh) 基于缺陷模式的静态分析方法和工具
CN103914212B (zh) 一种终端设备及其应用配置方法
CN111208407B (zh) 一种数字集成电路芯片辅助测试系统
CN101145984A (zh) 基于参数自适应的自动化测试方法
CN108153655B (zh) 虚拟现实软件的绘制调用数量的检测方法及存储介质
CN110109043A (zh) 电能表检测方法、检测终端及计算机可读存储介质
CN103344850A (zh) 基于测试模板技术的智能变电站自动测试系统及方法
CN110716859A (zh) 自动为修改的代码推送测试用例的方法及相关装置
CN101916221A (zh) 一种针对设备进行单元测试的方法和系统
CN1900731B (zh) 逻辑模块测试系统和测试方法
CN101533369A (zh) 开机程序的检查方法及装置
CN109062797B (zh) 生成信息的方法和装置
CN114168461A (zh) 应用于国产操作系统的性能测试方法及测试系统
CN105227333B (zh) 网元设备数据维护的方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant