CN211653644U - 一种计算机模块及计算机设备 - Google Patents

Abstract

本实用新型实施例提供了一种计算机模块及计算机设备，涉及计算机技术领域。其中，计算机模块包括：处理器、PCI‑PCI桥片、总线开关芯片和CPCI接插件；PCI‑PCI桥片的一组总线接口与处理器相连，PCI‑PCI桥片的另一组总线接口与CPCI接插件相连；总线开关芯片分别与PCI‑PCI桥片、CPCI接插件以及处理器相连；在PCI‑PCI桥片的模式选择引脚接收到CPCI接插件发送的低电平信号的情况下，计算机模块为主控板，在PCI‑PCI桥片的模式选择引脚接收到CPCI接插件发送的高电平信号的情况下，计算机模块为扩展板。本实用新型中的计算机模块既可以做主控板，也可以做扩展板，不需要额外设计扩展板，可以简化主控板调试时所需设备的种类，从而可以有效解决现有计算机设备调试时所需设备种类多的问题。

Description

一种计算机模块及计算机设备

技术领域

本实用新型涉及计算机技术领域，特别是涉及一种计算机模块及计算机设备。

背景技术

目前的紧凑型外设部件互连标准(Compact Peripheral ComponentInterconnect，简称CPCI)系统中包括至少一个CPCI总线段，每个CPCI总线段包括一个系统槽和最多七个外围设备槽。CPCI主控板插在系统槽中，CPCI扩展板插在外围设备槽中，为了验证CPCI主控板中PCI-PCI(Peripheral Component Interconnect，外设部件互连标准)桥片的桥接功能，通常需要多个CPCI扩展板，从而导致CPCI主控板调试时所需的设备种类多，不便于设备调试。

综上，目前的计算机设备中存在调试时所需设备种类多的问题。

实用新型内容

鉴于上述问题，提出了克服上述问题或者至少部分地解决上述问题的一种计算机模块及计算机设备，以解决现有计算机设备调试时所需设备种类多的问题。

为了解决上述问题，一方面，本实用新型公开了一种计算机模块，包括：处理器、PCI-PCI桥片、总线开关芯片和CPCI接插件；

所述PCI-PCI桥片的一组总线接口与所述处理器相连，所述PCI-PCI桥片的另一组总线接口与所述CPCI接插件相连；

所述总线开关芯片分别与所述PCI-PCI桥片、所述CPCI接插件以及所述处理器相连；

在所述PCI-PCI桥片的模式选择引脚接收到来自所述CPCI接插件发送的低电平信号的情况下，所述计算机模块为主控板，在所述PCI-PCI桥片的模式选择引脚接收到高电平信号的情况下，所述计算机模块为扩展板。

可选地，所述总线开关芯片包括第一组总线开关和第二组总线开关；

所述第一组总线开关分别与所述PCI-PCI桥片、所述CPCI接插件以及所述处理器相连；

所述第二组总线开关分别与所述PCI-PCI桥片、所述CPCI接插件以及所述处理器相连，所述第二组总线开关与所述CPCI接插件之间连接有反相器。

可选地，所述第一组总线开关包括第一总线开关和第二总线开关；

所述第一总线开关的一组输入引脚与所述PCI-PCI桥片相连，所述第一总线开关的另一组输入引脚与所述CPCI接插件相连，所述第一总线开关的一组输出引脚和所述CPCI接插件相连，所述第一总线开关的另一组输出引脚与所述处理器相连，所述第一总线开关的使能引脚和所述CPCI接插件相连；

所述第二总线开关的一组输入引脚与所述PCI-PCI桥片相连，所述第二总线开关的一组输出引脚和使能引脚均与所述CPCI接插件相连。

可选地，所述第二组总线开关包括第三总线开关和第四总线开关；

所述第三总线开关的一组输入引脚与所述PCI-PCI桥片相连，所述第三总线开关的一组输出引脚与所述处理器相连，所述第三总线开关的使能引脚与所述反相器的输出端相连，所述反相器的输入端与所述CPCI接插件相连；

所述第四总线开关的一组输入引脚与所述PCI-PCI桥片相连，所述第四总线开关的另一组输入引脚与所述CPCI接插件相连，所述第四总线开关的一组输出引脚与所述PCI-PCI桥片相连，所述第四总线开关的另一组输出引脚与所述CPCI接插件相连，所述第四总线开关的使能引脚与所述反相器的输出端相连，所述反相器的输入端与所述CPCI接插件相连。

可选地，所述处理器内集成有PCI控制器，所述PCI-PCI桥片的一组总线接口与所述处理器中集成的PCI控制器相连。

可选地，所述处理器为龙芯处理器。

可选地，所述龙芯处理器为龙芯1号处理器、龙芯2号处理器和龙芯3号处理器中的任意一种。

另一方面，本实用新型还公开了一种计算机设备，包括底板和上述的计算机模块；

所述底板上集成有系统槽和外围设备槽，所述CPCI接插件与所述系统槽或所述外围设备槽插接，其中，所述系统槽的模块识别引脚接地，所述外围设备槽的模块识别引脚悬空。

可选地，所述CPCI接插件与所述系统槽插接时，所述PCI-PCI桥片的模式选择引脚接收到低电平信号，所述总线开关芯片的第一总线开关和第二总线开关的使能引脚均与所述CPCI接插件相连，所述第一总线开关和所述第二总线开关接收来自所述系统槽的使能信号；

所述第一总线开关的一组输入引脚和所述PCI-PCI桥片相连，所述第一总线开关的另一组输入引脚和所述CPCI接插件相连，所述第一总线开关的一组输出引脚和所述CPCI接插件相连，所述第一总线开关的另一组输出引脚和所述处理器相连，所述PCI-PCI桥片通过所述第一总线开关输出一个复位信号至所述系统槽，所述系统槽的中断信号通过所述第一总线开关传输至所述处理器；所述第二总线开关的一组输入引脚与所述PCI-PCI桥片相连，所述第二总线开关的一组输出引脚与所述CPCI接插件相连，所述PCI-PCI桥片的多个时钟输出信号通过所述第二总线开关传输至所述系统槽。

可选地，所述CPCI接插件与所述外围设备槽插接时，所述PCI-PCI桥片的模式选择引脚接收到高电平信号，所述总线开关芯片的第三总线开关的使能引脚和第四总线开关的使能引脚均与所述反相器的输出端相连，所述反相器的输入端与所述CPCI接插件相连，所述第三总线开关和所述第四总线开关接收来自所述反相器的使能信号；

所述第三总线开关的一组输入引脚与所述PCI-PCI桥片相连，所述第三总线开关的一组输出引脚与处理器相连，所述第四总线开关的一组输入引脚与所述CPCI接插件相连，所述第四总线开关的一组输出引脚与所述PCI-PCI桥片相连，所述外围设备槽的复位信号通过所述第四总线开关传输至所述PCI-PCI桥片，所述PCI-PCI桥片响应所述复位信号而产生复位输出信号，并通过所述第三总线开关传输至所述处理器。

本实用新型实施例包括以下优点：

本实用新型中提供一种计算机模块，包括：处理器、PCI-PCI桥片、总线开关芯片和CPCI接插件；PCI-PCI桥片的一组总线接口与处理器相连，另一组总线接口与CPCI接插件相连；总线开关芯片分别与PCI-PCI桥片、CPCI接插件以及处理器相连；在PCI-PCI桥片的模式选择引脚接收到所述CPCI接插件发送的低电平信号的情况下，计算机模块为主控板；在PCI-PCI桥片的模式选择引脚接收到高电平信号的情况下，计算机模块为扩展板。本实用新型中的计算机模块插在底板的系统槽上时，PCI-PCI桥片工作在透明桥模式下，计算机模块可作为主控板使用，可对扩展板和外围设备起控制作用，主控板可与底板上其他PCI接口的芯片进行通信；计算机模块插在底板的外围设备槽上时，PCI-PCI桥片工作在非透明桥模式下，计算机模块可作为扩展板使用，可扩展底板的接口，还可在调试主控板的PCI-PCI桥片中起连接主控板与调试设备的作用。可见，与传统的计算机模块相比，本实用新型中的计算机模块既可以做主控板，也可以做扩展板，不需要额外设计扩展板，可以简化主控板调试时所需设备的种类，从而可以有效解决现有计算机设备调试时所需设备种类多的问题。

附图说明

图1是本实用新型的计算机模块的结构框图之一；

图2是本实用新型的计算机模块做主控板时的架构示意图；

图3是本实用新型的计算机模块做扩展板时的架构示意图；

图4是本实用新型的底板的结构框图。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

参照图1，本实施例提供了一种计算机模块10，包括：处理器11、PCI-PCI桥片12、总线开关芯片13和CPCI接插件14；

所述PCI-PCI桥片12的一组总线接口与所述处理器11相连，所述PCI-PCI桥片12的另一组总线接口与所述CPCI接插件14相连；

所述总线开关芯片13分别与所述PCI-PCI桥片12、所述CPCI接插件14以及所述处理器11相连；

在所述PCI-PCI桥片12的模式选择引脚接收到所述CPCI接插件发送的低电平信号的情况下，所述计算机模块为主控板，在所述PCI-PCI桥片12的模式选择引脚接收到所述CPCI接插件发送的高电平信号的情况下，所述计算机模块为扩展板。

其中，如图1所示，计算机模块10包括处理器11、PCI-PCI桥片12、总线开关芯片13和CPCI接插件14。处理器11内集成有PCI控制器，处理器11作为核心处理器件，用于对其他器件输入的信号进行控制处理，并向外分发传输；PCI-PCI桥片12包含两组总线接口，一组总线接口与处理器11中集成的PCI控制器相连，另一组总线接口与CPCI接插件14的一组插针相连，PCI-PCI桥片12用于将CPCI接插件14与处理器11进行桥接，并完成信号的中转处理；CPCI接插件14用于与底板的槽位插接，用于获取来自底板的输入信号或者向底板输出信号。PCI-PCI桥片12既可以工作在透明桥模式下，此时计算机模块作为主控板使用，以实现扩展处理器的PCI总线的功能，可控制与其并列安装的各个扩展板协调工作；PCI-PCI桥片12也可以工作在非透明桥模式下，此时计算机模块作为扩展板使用，以实现扩展底板接口的功能，依赖于扩展板上外围电路及器件，实现板卡的音频、视频、数据采集等扩展功能。其中，PCI-PCI桥片12的工作模式由芯片模式选择引脚接收到的电平信号的高低状态控制。具体而言，在PCI-PCI桥片12的模式选择引脚接收到CPCI接插件14发送的低电平信号的情况下，PCI-PCI桥片12工作在透明桥模式下，计算机模块为主控板；在PCI-PCI桥片12的模式选择引脚接收到CPCI接插件14发送的高电平信号的情况下，PCI-PCI桥片12工作在非透明桥模式下，计算机模块为扩展板。其中，PCI-PCI桥片12的模式选择引脚接收到的高低电平状态由计算机设备中底板的模块识别引脚的高低电平状态控制；上述底板的模块识别引脚与CPCI接插件14相连接，以通过该CPCI接插件14将用于高低电平状态控制的信号传输至PCI-PCI桥片12的模式选择引脚。

当然，计算机模块10作为主控板或扩展板使用时，其中部分信号的连接方式不同，因此需要使用总线开关芯片13对部分信号的传输进行控制。具体而言，本实用新型实施例中的总线开关芯片13的第一组引脚与PCI-PCI桥片12的总线接口相连，第二组引脚与CPCI接插件14的一组插针相连，第三组引脚分别与处理器11的中断信号接口和复位信号接口相连。总线开关芯片13还设置有使能引脚，该引脚可以为低电平有效，也可以为高电平有效，本实用新型实施例以总线开关芯片13的使能引脚为低电平有效进行举例说明，但本实用新型实施例对该使能引脚的高电平有效或低电平有效的特性不做限定，本领域技术人员可根据实际情况对使能引脚的有效状态进行设定。因此，在本实用新型实施例中，总线开关芯片13接收到低电平使能信号时，总线开关输入引脚和输出引脚连通，信号得以传递。可以理解的是，总线开关芯片13的作用是在总线开关芯片的输入引脚与输出引脚导通时实现信号的传输，而PCI-PCI桥片12的工作模式由其模式选择引脚接收到的电平的高低状态决定，PCI-PCI桥片12的工作模式与总线开关芯片13之间是并行协同的关系，共同实现计算机模块的正常工作。

本实用新型中提供一种计算机模块，包括：处理器、PCI-PCI桥片、总线开关芯片和CPCI接插件；PCI-PCI桥片的一组总线接口与处理器相连，另一组总线接口与CPCI接插件相连；总线开关芯片分别与PCI-PCI桥片、CPCI接插件以及处理器相连；在PCI-PCI桥片的模式选择引脚接收到CPCI接插件发送的低电平信号的情况下，计算机模块为主控板；在PCI-PCI桥片的模式选择引脚接收到高电平信号的情况下，计算机模块为扩展板。本实用新型中的PCI-PCI桥片工作在透明桥模式下时，计算机模块可作为主控板使用，可对扩展板和外围设备起控制作用，主控板可与底板上其他PCI接口的芯片进行通信；PCI-PCI桥片工作在非透明桥模式下时，计算机模块可作为扩展板使用，依赖于扩展板上外围电路及器件，实现板卡的音频、视频、数据采集等扩展功能。可见，与传统的计算机模块相比，本实用新型中的计算机模块既可以做主控板，也可以做扩展板，不需要额外设计扩展板，可以简化主控板调试时所需设备的种类，从而可以有效解决现有计算机设备调试时所需设备种类多的问题。

可选地，参照图2和图3，所述总线开关芯片13包括第一组总线开关131和第二组总线开关132；

所述第一组总线开关131分别与所述PCI-PCI桥片12、所述CPCI接插件14以及所述处理器11相连；

所述第二组总线开关132分别与所述PCI-PCI桥片12、所述CPCI接插件14以及所述处理器11相连，所述第二组总线开关与所述CPCI接插件14之间连接有反相器16。

其中，总线开关芯片13包括第一组总线开关131和第二组总线开关132。如图2所示，PCI-PCI桥片12具有一组主总线接口(Primary port，图中展示P PORT)和一组次总线接口(Secondary port，图中展示S PORT)，第一组总线开关131的第一组引脚与PCI-PCI桥片12的次总线接口相连，第二组引脚和使能引脚均与CPCI接插件14的一组插针相连，第三组引脚与处理器11的中断信号接口相连。其中，第一组总线开关131的第一组引脚、第二组引脚以及第三组引脚的作用为传输信号，使能引脚的作用为在接收到使能信号时导通第一组总线开关131。因此，在第一组总线开关131的使能引脚接收到使能信号时，第一组总线开关131导通，以实现部分信号传输。如图3所示，第二组总线开关132的第一组引脚与PCI-PCI桥片12的主总线接口和次总线接口相连，第二组引脚与CPCI接插件14的一组插针相连，使能引脚与CPCI接插件14之间连接有反相器16，第三组引脚与处理器11的复位信号接口相连。其中，第二组总线开关132的第一组引脚、第二组引脚以及第三组引脚的作用为传输信号，使能引脚的作用为在接收到低电平使能信号时导通第二组总线开关132。可以理解的是，第三组引脚与处理器11之间可以通过系统复位电路15相连，以传输复位信号。因此，在第二组总线开关132的使能引脚接收到来自反相器16的使能信号时，第二组总线开关132导通，以实现部分信号传输。

可选地，参照图2，所述第一组总线开关131包括第一总线开关1311和第二总线开关1312；

所述第一总线开关1311的一组输入引脚与所述PCI-PCI桥片12相连，所述第一总线开关1311的另一组输入引脚与所述CPCI接插件14相连，所述第一总线开关1311的一组输出引脚和所述CPCI接插件14相连，所述第一总线开关1311的另一组输出引脚与所述处理器11相连，所述第一总线开关1311的使能引脚和所述CPCI接插件14相连；

所述第二总线开关1312的一组输入引脚与所述PCI-PCI桥片12相连，所述第二总线开关1312的一组输出引脚和使能引脚均与所述CPCI接插件14相连。

其中，如图2所示，第一组总线开关131包括第一总线开关1311和第二总线开关1312。第一总线开关1311一组输入引脚与PCI-PCI桥片12的次总线接口相连，第一总线开关1311的一组输出引脚与CPCI接插件14一组插针相连，以将PCI-PCI桥片12输出的信号传输至CPCI接插件14。例如：PCI-PCI桥片12输出一个S0_RST复位信号至第一总线开关1311，第一总线开关1311输出一个CPCI_S0_RST复位信号至CPCI接插件14。第一总线开关1311的另一组输入引脚和CPCI接插件14的一组插针相连，第一总线开关1311的另一组输出引脚和处理器11的一组中断信号接口相连，以将CPCI接插件14输出的信号传输至处理器11。例如：CPCI接插件14输出一个CPCI_INTA中断信号至第一总线开关1311，第一总线开关1311输出一个INTA中断信号至处理器11。第一总线开关1311的使能引脚均与CPCI接插件14相连，在第一总线开关1311的使能引脚接收到CPCI接插件14发送的使能信号时，第一总线开关1311导通，以实现复位信号、中断信号等信号的传输。

第二总线开关1312的一组输入引脚与PCI-PCI桥片12的次总线接口相连，第二总线开关1312的一组输出引脚与所述CPCI接插件14相连，以将PCI-PCI桥片12的多个时钟信号传输至CPCI接插件14。在第二总线开关1312的使能引脚接收到CPCI接插件14发送的使能信号时，第二总线开关1312导通，以实现时钟信号等信号的传输。

可选地，参照图3，所述第二组总线开关132包括第三总线开关1321和第四总线开关1322；所述第三总线开关1321的一组输入引脚与所述PCI-PCI桥片12相连，所述第三总线开关1321的一组输出引脚与处理器11相连，第三总线开关1321的使能引脚与所述反相器16的输出端相连，所述反相器15的输入端与所述CPCI接插件14相连；

所述第四总线开关1322的一组输入引脚与所述PCI-PCI桥片12相连，所述第四总线开关1322的另一组输入引脚与所述CPCI接插件14相连，所述第四总线开关1322的一组输出引脚与所述PCI-PCI桥片12相连，所述第四总线开关1322的另一组输出引脚与所述CPCI接插件14相连，所述第四总线开关1322的使能引脚与所述反相器16的输出端相连，所述反相器16的输入端与所述CPCI接插件14相连。

其中，如图3所示，第三总线开关1321的一组输入引脚与PCI-PCI桥片12的主总线接口相连，第三总线开关1321的一组输出引脚与处理器11相连，以便将PCI-PCI桥片12输出的信号传输至处理器11。其中，第三总线开关1321与处理器11之间还连接有系统复位电路15，PCI-PCI桥片12输出P_RSTOUT复位信号至第三总线开关1321，第三总线开关1321输出P0_RSTOUT复位信号至系统复位电路15，系统复位电路15再将此复位信号传输至处理器11。

第四总线开关1322的一组输入引脚与PCI-PCI桥片12的次总线接口相连，第四总线开关1322的一组输出引脚与CPCI接插件14相连，以将PCI-PCI桥片12输出的部分信号传输至CPCI接插件14。例如，PCI-PCI桥片12输出S_INTA中断信号至第四总线开关1322，第四总线开关1322输出CPCI_INTA中断信号至CPCI接插件14。第四总线开关1322的另一组输入引脚与CPCI接插件14相连，第四总线开关1322的另一组输出引脚与PCI-PCI桥片12的次总线接口相连，以将CPCI接插件14输出的部分信号传输至PCI-PCI桥片12。例如，CPCI接插件14输出一个CPCI_S0_RST复位信号至第四总线开关1322，第四总线开关1322输出一个S0_RST复位信号至PCI-PCI桥片。其中，反相器输入高电平信号，则输出低电平信号；反相器输入低电平信号，则输出高电平信号。在本实用新型实施例中，第三总线开关1321和第四总线开关1322各自接收来自反相器16输出端的低电平使能信号时有效，则反相器16的输入端用以接收来自计算机设备底板20的外围设备槽202的高电平信号，输出低电平信号而使第三总线开关和第四总线开关导通。本实用新型实施例中采用的74LV14DB反相器属于CMOS反相器，其内部的互补结构具有良好的优势。

可选地，参照图2，所述处理器11内集成有PCI控制器，所述PCI-PCI桥片12的一组总线接口与所述处理器11中集成的PCI控制器相连。

其中，处理器11中集成有PCI控制器，处理器可以作为计算机模块10中的PCI总线BUS 0的主设备。PCI控制器与PCI-PCI桥片12的一组总线接口相连，如图2所示，处理器中集成的PCI控制器与PCI-PCI桥片12的主总线接口相连。PCI-PCI桥片12工作在透明桥模式下时，PCI-PCI桥片12可将BUS 0总线扩展为BUS 1总线，BUS 1总线上可挂接多个扩展板。

可选地，所述处理器11为龙芯处理器。

其中，计算机模块中的处理器11为龙芯处理器，龙芯处理器包括龙芯1号处理器、龙芯2号处理器、龙芯3号处理器等型号。

参照图4，本实施例提供了一种计算机设备，包括底板20和上述的计算机模块10；

所述底板20上集成有系统槽201和外围设备槽202，所述CPCI接插件14与所述系统槽201或所述外围设备槽202插接，其中，所述系统槽201的模块识别引脚接地，所述外围设备槽202的模块识别引脚悬空。

其中，计算机设备中包括底板20和计算机模块10。底板20上集成有系统槽201和外围设备槽202，图4展示了底板20上集成了一个系统槽201和七个外围设备槽202的情形。当然，底板20上外围设备槽202的数量与底板20的规格以及实际的接口需求有关，本实用新型对底板20上外围设备槽202的数量不做限定，本领域技术人员可根据实际的接口需求设定底板20的规格及外围设备槽202的数量。

系统槽201的模块识别引脚接地，即系统槽201模块识别引脚的SYSEN信号为低电平信号，在计算机模块10的CPCI接插件14与系统槽201插接时，PCI-PCI桥片12的模式选择引脚接收到低电平信号，此时，PCI-PCI桥片12工作在透明桥模式下，计算机模块10作为主控板使用。计算机模块10的SYSEN信号上拉到3.3V，因此当外围设备槽202的模块识别引脚悬空时，外围设备槽202的模块识别引脚的SYSEN信号为高电平信号，在计算机模块10的CPCI接插件14与外围设备槽202插接时，PCI-PCI桥片12的模式选择引脚接收到高电平信号，此时，PCI-PCI桥片12工作在非透明桥模式下，计算机模块10作为扩展板使用。可以理解的是，系统槽201和外围设备槽202是底板20上不同的槽位，图4展示了底板上设置有一个系统槽201和七个外围设备槽202的情形，用户可以通过人为操作决定将计算机模块插到系统槽201中，此时CPCI接插件14与系统槽201连接；或者将计算机模块插到外围设备槽202中，此时CPCI接插件14与外围设备槽202连接。主控板主要起控制扩展板和外围设备的作用，扩展板主要起扩展计算机设备中底板20的接口的作用。主控板通过底板20的系统槽201和外围设备槽202与扩展板相连，扩展板通过底板20的对外接口与外围设备相连，以实现主控板、扩展板以及外围设备之间的通信。

本实施例中提供一种计算机设备，包括底板和计算机模块。计算机模块包括：处理器、PCI-PCI桥片、总线开关芯片和CPCI接插件。本实用新型中的计算机模块插在底板的系统槽上时，PCI-PCI桥片工作在透明桥模式下，计算机模块可作为主控板使用，可对扩展板和外围设备起控制作用，主控板可与底板上其他PCI接口的芯片进行通信。计算机模块插在底板的外围设备槽上时，PCI-PCI桥片工作在非透明桥模式下，计算机模块可作为扩展板使用，可扩展底板的接口。可见，与传统的计算机模块相比，本实用新型中的计算机模块既可以做主控板，也可以做扩展板，不需要额外设计扩展板，可以简化主控板调试时所需设备的种类，从而可以有效解决现有计算机设备调试时所需设备种类多的问题。

可选地，参照图2，所述CPCI接插件14与所述系统槽201插接时，所述PCI-PCI桥片12的模式选择引脚接收到低电平信号，所述总线开关芯片13的第一总线开关1311和第二总线开关1312的使能引脚均与所述CPCI接插件14相连，所述第一总线开关1311和所述第二总线开关1312接收来自所述系统槽201的使能信号；所述第一总线开关1311的一组输入引脚与所述PCI-PCI桥片12相连，所述第一总线开关1311的另一组输入引脚和所述CPCI接插件14相连，所述第一总线开关1311的一组输出引脚和所述CPCI接插件14相连，所述第一总线开关1311的另一组输出引脚和所述处理器11相连，所述PCI-PCI桥片12通过所述第一总线开关1311输出一个复位信号至所述系统槽201，所述系统槽201的中断信号通过所述第一总线开关1311传输至所述处理器11；所述第二总线开关1312的一组输入引脚与所述PCI-PCI桥片12相连，所述第二总线开关的一组输出引脚与所述CPCI接插件相连，所述PCI-PCI桥片12的多个时钟输出信号通过所述第二总线开关1312传输至所述系统槽201。

其中，CPCI接插件14与系统槽201插接时，由于系统槽201的模块识别引脚接收到低电平信号，则PCI-PCI桥片12的模式选择引脚接收到来自系统槽201的低电平信号，PCI-PCI桥片12工作在透明桥模式下，计算机模块10作为主控板使用。如图2所示，第一总线开关1311的使能引脚与CPCI接插件14相连，第二总线开关1311的使能引脚与CPCI接插件14相连，第一总线开关1311和第二总线开关1312各自接收到来自底板20的系统槽201的使能信号而导通。一方面，第一总线开关1311用以将PCI-PCI桥片12输出的S0_RST复位信号传输至CPCI接插件14，以控制扩展设备的复位。另一方面，第一总线开关1311用以将CPCI接插件14输出的INTA、INTB、INTC以及INTD等中断信号传输至处理器。第二总线开关1312连接于PCI-PCI桥片12和CPCI接插件14之间，用以将PCI-PCI桥片12的多个时钟输出信号S_CLK[6:1]传输至系统槽201，进而输出多个时钟输出信号S_CLK[6:1]供PCI扩展板设备使用。

可选地，参照图3，所述CPCI接插件14与所述外围设备槽202插接时，所述PCI-PCI桥片12的模式选择引脚接收到高电平信号，所述总线开关芯片13的第三总线开关1321的使能引脚和第四总线开关1322的使能引脚均与所述反相器16的输出端相连，所述反相器16的输入端与所述CPCI接插件14相连，所述第三总线开关1321和所述第四总线开关1322接收来自所述反相器16的使能信号；

所述第三总线开关1321的一组输入引脚与所述PCI-PCI桥片12相连，所述第三总线开关1321的一组输出引脚与处理器11相连，所述第四总线开关1322的一组输入引脚与所述CPCI接插件14相连，所述第四总线开关1322的一组输出引脚与所述PCI-PCI桥片12相连，所述外围设备槽202的复位信号通过所述第四总线开关1322传输至所述PCI-PCI桥片12，所述PCI-PCI桥片12响应所述复位信号而产生复位输出信号，并通过所述第三总线开关1321传输至所述处理器11。

其中，CPCI接插件14与外围设备槽202插接时，由于外围设备槽202的SYSEN信号为高电平信号，则PCI-PCI桥片12的模式选择引脚接收到的信号(如为TRANS#信号)为高电平信号，此时，PCI-PCI桥片12工作在非透明桥模式下，计算机模块10作为扩展板使用。第三总线开关1321和第四总线开关1322的使能引脚与反相器16的输出端连接，反相器16的输入端与CPCI接插件14连接，底板20的外围设备槽202的模块识别引脚接收到的高电平信号通过反相器转变为低电平信号，第三总线开关1321和第四总线开关1322接收到来自反相器16的低电平使能信号而导通。外围设备槽202的CPCI_S0_RST复位信号通过第四总线开关1322传输至所述PCI-PCI桥片12，所述PCI-PCI桥片12响应CPCI_S0_RST复位信号而产生P_RSTOUT复位输出信号，并通过第三总线开关1321传输至系统复位电路15，系统复位电路15将P_RSTOUT复位输出信号传输至处理器11，以实现扩展设备的复位。

其中，计算机设备还包括计算机系统板，计算机系统板上可集成处理器、CPCI连接器的插头以及多个功能接口等。可以理解的是，计算机系统板为计算机设备的主电路板，也即就是烧录有BIOS(Basic Input Output System，基本输入输出系统)程序的电路板。底板20上可以集成CPCI连接器的插座，计算机系统板的CPCI插头与底板20的CPCI插座连接，以实现底板20与计算机系统板的连接。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本实用新型所提供的一种计算机模块和一种计算机设备，进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。

Claims (10)

1.一种计算机模块，其特征在于，所述计算机模块包括：处理器、PCI-PCI桥片、总线开关芯片和CPCI接插件；

所述PCI-PCI桥片的一组总线接口与所述处理器相连，所述PCI-PCI桥片的另一组总线接口与所述CPCI接插件相连；

所述总线开关芯片分别与所述PCI-PCI桥片、所述CPCI接插件以及所述处理器相连；

在所述PCI-PCI桥片的模式选择引脚接收到所述CPCI接插件发送的低电平信号的情况下，所述计算机模块为主控板，在所述PCI-PCI桥片的模式选择引脚接收到所述CPCI接插件发送的高电平信号的情况下，所述计算机模块为扩展板。

2.根据权利要求1所述的计算机模块，其特征在于，所述总线开关芯片包括第一组总线开关和第二组总线开关；

所述第一组总线开关分别与所述PCI-PCI桥片、所述CPCI接插件以及所述处理器相连；

所述第二组总线开关分别与所述PCI-PCI桥片、所述CPCI接插件以及所述处理器相连，所述第二组总线开关与所述CPCI接插件之间连接有反相器。

3.根据权利要求2所述的计算机模块，其特征在于，所述第一组总线开关包括第一总线开关和第二总线开关；

所述第一总线开关的一组输入引脚和所述PCI-PCI桥片相连，所述第一总线开关的另一组输入引脚和所述CPCI接插件相连，所述第一总线开关的一组输出引脚和所述CPCI接插件相连，所述第一总线开关的另一组输出引脚和所述处理器相连，所述第一总线开关的使能引脚和所述CPCI接插件相连；

所述第二总线开关的一组输入引脚与所述PCI-PCI桥片相连，所述第二总线开关的一组输出引脚和所述第二总线开关的使能引脚均与所述CPCI接插件相连。

4.根据权利要求2或3所述的计算机模块，其特征在于，所述第二组总线开关包括第三总线开关和第四总线开关；

所述第三总线开关的一组输入引脚与所述PCI-PCI桥片相连，所述第三总线开关的一组输出引脚与所述处理器相连，所述第三总线开关的使能引脚与所述反相器的输出端相连，所述反相器的输入端与所述CPCI接插件相连；

所述第四总线开关的一组输入引脚与所述PCI-PCI桥片相连，所述第四总线开关的另一组输入引脚与所述CPCI接插件相连，所述第四总线开关的一组输出引脚与所述PCI-PCI桥片相连，所述第四总线开关的另一组输出引脚与所述CPCI接插件相连，所述第四总线开关的使能引脚与所述反相器的输出端相连，所述反相器的输入端与所述CPCI接插件相连。

5.根据权利要求1所述的计算机模块，其特征在于，

所述处理器内集成有PCI控制器，所述PCI-PCI桥片的一组总线接口与所述处理器中集成的PCI控制器相连。

6.根据权利要求1所述的计算机模块，其特征在于，

所述处理器为龙芯处理器。

7.根据权利要求6所述的计算机模块，其特征在于，所述龙芯处理器为龙芯1号处理器、龙芯2号处理器和龙芯3号处理器中的任意一种。

8.一种计算机设备，其特征在于，所述计算机设备包括底板和权利要求1-7任一项所述的计算机模块；

所述底板上集成有系统槽和外围设备槽，所述CPCI接插件与所述系统槽或所述外围设备槽插接，其中，所述系统槽的模块识别引脚接地，所述外围设备槽的模块识别引脚悬空。

9.根据权利要求8所述的计算机设备，其特征在于，

所述CPCI接插件与所述系统槽插接时，所述PCI-PCI桥片的模式选择引脚接收到低电平信号，所述总线开关芯片的第一总线开关和第二总线开关的使能引脚均与所述CPCI接插件相连，所述第一总线开关和所述第二总线开关接收来自所述系统槽的使能信号；

所述第一总线开关的一组输入引脚和所述PCI-PCI桥片相连，所述第一总线开关的另一组输入引脚和所述CPCI接插件相连，所述第一总线开关的一组输出引脚和所述CPCI接插件相连，所述第一总线开关的另一组输出引脚和所述处理器相连，所述PCI-PCI桥片通过所述第一总线开关输出一个复位信号至所述系统槽，所述系统槽的中断信号通过所述第一总线开关传输至所述处理器；所述第二总线开关的一组输入引脚与所述PCI-PCI桥片相连，所述第二总线开关的一组输出引脚与所述CPCI接插件相连，所述PCI-PCI桥片的多个时钟输出信号通过所述第二总线开关传输至所述系统槽。

10.根据权利要求8或9所述的计算机设备，其特征在于，

所述CPCI接插件与所述外围设备槽插接时，所述PCI-PCI桥片的模式选择引脚接收到高电平信号，所述总线开关芯片的第三总线开关的使能引脚和第四总线开关的使能引脚均与反相器的输出端相连，所述反相器的输入端与所述CPCI接插件相连，所述第三总线开关和所述第四总线开关接收来自所述反相器的使能信号；

所述第三总线开关的一组输入引脚与所述PCI-PCI桥片相连，所述第三总线开关的一组输出引脚与处理器相连，所述第四总线开关的一组输入引脚与所述CPCI接插件相连，所述第四总线开关的一组输出引脚与所述PCI-PCI桥片相连，所述外围设备槽的复位信号通过所述第四总线开关传输至所述PCI-PCI桥片，所述PCI-PCI桥片响应所述复位信号而产生复位输出信号，并通过所述第三总线开关传输至所述处理器。

Images