CN114721992B - 一种服务器及其服务器管理系统 - Google Patents

一种服务器及其服务器管理系统 Download PDF

Info

Publication number
CN114721992B
CN114721992B CN202210466930.0A CN202210466930A CN114721992B CN 114721992 B CN114721992 B CN 114721992B CN 202210466930 A CN202210466930 A CN 202210466930A CN 114721992 B CN114721992 B CN 114721992B
Authority
CN
China
Prior art keywords
cpu
bmc
usb
server
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210466930.0A
Other languages
English (en)
Other versions
CN114721992A (zh
Inventor
田硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Metabrain Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202210466930.0A priority Critical patent/CN114721992B/zh
Publication of CN114721992A publication Critical patent/CN114721992A/zh
Priority to PCT/CN2023/091301 priority patent/WO2023208135A1/zh
Priority to US18/723,062 priority patent/US20250053536A1/en
Priority to JP2024539515A priority patent/JP7735578B2/ja
Priority to EP23795567.9A priority patent/EP4488841B1/en
Application granted granted Critical
Publication of CN114721992B publication Critical patent/CN114721992B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Digital Computer Display Output (AREA)

Abstract

本发明公开了一种服务器及其服务器管理系统，属于服务器领域，用于对服务器进行管理。本申请中的服务器管理系统可以辅助两个CPU进行启动，并且可以将接收两个CPU发送的PCIe信号以便进行操作系统界面的显示，还可以将接收到的键鼠指令通过USB控制器发送至选通开关当前连通的CPU，从而实现键鼠的应用，且在USB控制器进行USB信号与PCIe信号的相互转换的情况下，可以通过第一USB接口实现与选通开关当前连通的CPU间的通信，可见本申请可以适用于CPU分区应用且移除了USB接口的未来方案，且结构简单，稳定性较强。

Description

一种服务器及其服务器管理系统
技术领域
本发明涉及服务器领域，特别是涉及一种服务器管理系统，本发明还涉及一种服务器。
背景技术
此前服务器管理单元一直包含在服务器主板中，将服务器管理单元模块化，从服务器主板中剥离出来优势明显，随着服务器CPU技术不断更新迭代，服务器应用不断创新，未来CPU南桥芯片与CPU融合，导致USB(Universal Serial Bus，通用串行总线)等低速接口会被移除，CPU分区应用可使得两路CPU独立运行操作系统，面对这种新型的CPU设计，现有技术中缺少一种成熟的服务器管理系统。
因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。
发明内容
本发明的目的是提供一种服务器管理系统，本申请中的服务器管理系统可以适用于CPU分区应用且移除了USB接口的未来方案，且结构简单，稳定性较强；本发明的另一目的是提供一种包括上述服务器管理系统的服务器，本申请中的服务器管理系统可以适用于CPU分区应用且移除了USB接口的未来方案，且结构简单，稳定性较强。
为解决上述技术问题，本发明提供了一种服务器管理系统，包括：
基板管理控制装置，用于通过选通开关接收CPU发送的PCIe信号，将通过第一USB接口接收到的键鼠指令发送至所述选通开关当前连通的CPU，辅助所述选通开关当前连通的CPU进行启动；
与所述基板管理控制装置连接的USB控制器，用于进行USB信号与PCIe信号的相互转换，以便实现所述选通开关当前连通的CPU与第一USB接口间的通信；
分别与服务器的两个CPU、所述基板管理控制装置以及所述USB控制器连接的所述选通开关，用于将两个CPU中的指定CPU的其中一组PCIe信号接通至所述基板管理控制装置，另一组PCIe信号接通至所述USB控制器；
分别与所述基板管理控制装置以及所述USB控制器连接的所述第一USB接口。
优选地，所述基板管理控制装置包括：
与其中一个CPU的ESPI接口连接的基板管理控制器BMC，用于通过选通开关接收CPU发送的PCIe信号，将通过第一USB接口接收到的键鼠指令发送至所述选通开关当前连通的CPU，通过自身的ESPI接口接收其中一个CPU发送的启动信息；
分别与所述BMC、另一个CPU的ESPI接口以及所述选通开关连接的控制模块，用于采用预设程序处理另一个CPU通过ESPI接口发送的启动信息，还用于控制所述选通开关的状态；
分别与两个CPU以及所述BMC连接的可信根安全管理装置，用于在服务器上电阶段为所述CPU以及所述BMC提供经过验证的启动程序。
优选地，所述控制模块还与主板的LVDS接口连接；
所述控制模块还用于将主板发送的由多种指定类型的低速信号耦合成的LVDS信号解耦后发送至所述BMC，将所述BMC发送的多种所述指定类型的低速信号偶合成LVDS信号后发送至主板。
优选地，该服务器管理系统还包括：
与所述BMC的UART接口连接的协议转换装置，用于进行USB协议与UART协议的转换；
与所述协议转换装置连接的第二USB接口；
则所述BMC还用于，将从所述控制模块接收到的UART信号从所述UART接口输出，将所述协议转换装置发送的UART信号发送至所述控制模块。
优选地，所述控制模块还与所述CPU的I3C接口连接；
所述控制模块还用于：
将所述CPU的I3C信号接通至所述BMC，以便所述BMC通过I3C信号对所述CPU进行调试。
优选地，所述选通开关包括：
第一端分别与两个CPU的第一PCIe信号通道连接，第二端与所述USB控制器连接的第一二选一PCIe开关，用于在所述控制模块的控制下将其中一路第一PCIe信号接通至所述USB控制器；
第一端分别与两个CPU的第二PCIe信号通道连接，第二端与所述BMC连接的第二二选一PCIe开关，用于在所述控制模块的控制下将其中一路第二PCIe信号接通至所述BMC；
第一端分别与两个CPU的时钟信号连接，第二端分别与所述USB控制器以及所述BMC连接的二选二逻辑开关，用于将两个CPU的时钟信号均分别发送至所述USB控制器以及所述BMC。
优选地，该服务器管理系统还包括与所述USB控制器连接的第三USB接口；
则所述USB控制器具体用于，进行USB信号与PCIe信号的相互转换，以便实现所述选通开关当前连通的CPU分别与第一USB接口以及所述第三USB接口间的通信。
优选地，所述控制模块为FPGA。
优选地，所述可信根安全管理装置包括：
分别与两个CPU以及所述BMC连接的可信根安全管理模块Cerberus，用于在服务器上电阶段为所述CPU以及所述BMC提供经过验证的启动程序；
第一CPU Flash，用于存储其中一个CPU的启动程序；
第二CPU Flash，用于存储另一个CPU的启动程序；
BMC Flash，用于存储所述BMC的启动程序。
为解决上述技术问题，本发明还提供了一种服务器，包括如上所述的服务器管理系统。
本发明提供了一种服务器管理系统，本申请中的服务器管理系统可以辅助两个CPU进行启动，并且可以将接收两个CPU发送的PCIe信号以便进行操作系统界面的显示，还可以将接收到的键鼠指令通过USB控制器发送至选通开关当前连通的CPU，从而实现键鼠的应用，且在USB控制器进行USB信号与PCIe信号的相互转换的情况下，可以通过第一USB接口实现与选通开关当前连通的CPU间的通信，可见本申请可以适用于CPU分区应用且移除了USB接口的未来方案，且结构简单，稳定性较强。
本发明还提供了一种服务器，具有如上服务器管理系统相同的有益效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的一种服务器管理系统的结构示意图；
图2为现有服务器管理系统的结构示意图；
图3为本发明提供的另一种服务器管理系统的结构示意图。
具体实施方式
本发明的核心是提供一种服务器管理系统，本申请中的服务器管理系统可以适用于CPU分区应用且移除了USB接口的未来方案，且结构简单，稳定性较强；本发明的另一核心是提供一种包括上述服务器管理系统的服务器，本申请中的服务器管理系统可以适用于CPU分区应用且移除了USB接口的未来方案，且结构简单，稳定性较强。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，图1为本发明提供的一种服务器管理系统的结构示意图，该服务器管理系统包括：
基板管理控制装置1，用于通过选通开关3接收CPU发送的PCIe信号，将通过第一USB接口4接收到的键鼠指令发送至选通开关3当前连通的CPU，辅助选通开关3当前连通的CPU进行启动；
与基板管理控制装置1连接的USB控制器2，用于进行USB信号与PCIe信号的相互转换，以便实现选通开关3当前连通的CPU与第一USB接口4间的通信；
分别与服务器的两个CPU、基板管理控制装置1以及USB控制器2连接的选通开关3，用于将两个CPU中的指定CPU的其中一组PCIe信号接通至基板管理控制装置1，另一组PCIe信号接通至USB控制器2；
分别与基板管理控制装置1以及USB控制器2连接的第一USB接口4。
请参考图2，图2为现有服务器管理系统的结构示意图。现有2路通用服务器主板包含CPU0，CPU1两个CPU，仅需要CPU0完成独立启动并运行操作系统即可，CPU1多用于扩展计算和扩展PCIe(Peripheral Component Interconnect express，高速串行计算机扩展总线标准)资源，无需运行操作系统，CPU1由CPU0引导完成启动。BMC(Baseboard ManagementController，基板管理控制器)芯片参与到CPU0启动过程中，其中CPU0的PCIe总线连接到BMC芯片的PCIe控制器用于操作系统界面显示输出，CPU0南桥芯片的ESPI(e-SerialPeripheralInterface，串行外设接口)总线连接到BMC芯片以传递CPU0串口信息，CPU0南桥芯片USB总线连接到BMC芯片以实现键盘鼠标应用等。BMC的UART(UniversalAsynchronous Receiver/Transmitter，通用异步收发传输器)接口外接串口COM连接器以输出串口信息。BMC通过SGPIO(Serial General Purpose Input/Output，串行通用输入/输出)总线与FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)相连，并通过本模块中的FPGA与主板的SGPIO总线进行互联，以实现IO接口扩展功能。PFR(PlatformFirmware Resilience，平台固件弹性)是当前广泛应用的安全启动技术，主要通过FPGA实现，在上电初始阶段，PFR FPGA会对CPU FLASH，BMC FLASH等存储单元进行校验，以判定系统是否具备可启动状态。现有方案中因为CPU0，CPU1，BMC芯片均有连接到FLASH的需求，就导致需要大量的2进1出逻辑开关进行通道选通。当前PFR方案，多个逻辑开关的引入大大增加了链路分支，造成信号完整性风险；PFR校验逻辑程序冗杂，不易开发，且会造成生产烧录时间冗长，大大降低生产效率。
当前CPU产品更新迭代迅速，未来CPU南桥芯片与CPU融合，导致USB等低速接口会被移除，现有USB方案无法适配新一代CPU。随着数据中心低能耗应用，可靠性运行的需求不断提高，CPU分区应用概念得以提出，现有服务器管理方案并不支持CPU分区应用。CPU分区应用可使得2路CPU独立运行系统，具备如下有点：1，满足用户多系统需要；2，实现操作系统1+1备份，当一路故障，系统可快速切换至另一路系统；3，提高资源利用率，当用户单系统下配置不高时，原2路服务器运行单系统会造成CPU1资源浪费。PFR技术主要依托逻辑完成，逻辑冗杂，且PFR电路信号完整性风险高，这些特点，大大提高了开发，生产，维护难度。现有服务器只能通过COM口或者BMC远程调试CPU。
具体的，考虑到如上背景技术中的技术问题，为了应对新型的CPU设计(CPU南桥芯片与CPU融合，导致USB等低速接口会被移除，CPU分区应用可使得两路CPU独立运行操作系统)，由于新一代CPU不再具备USB接口，服务器的两个CPU(CPU0，CPU1)各出两路PCIe总线连接到新的服务器管理系统，选通开关3统一控制两路CPU的共四路PCIe总线的通道，选通开关3可以将当前正在工作的CPU的两路PCIe总线分别接通到基板管理控制装置1以及USB控制其中，例如当其中的CPU0工作时，选通开关3便可以将CPU0的两路PCIe总线分别接通到基板管理控制装置1以及USB控制，其中，CPU可以通过连通到基板管理控制装置1的PCIe总线发送PCIe信号，例如可以发送操作系统界面的相关数据，以便基板管理控制装置1进行操作系统界面的显示控制，而连接有第一USB接口4的USB控制器2可以进行USB信号与PCIe信号的相互转换，如此一来，第一USB接口4便可以通过USB控制器2与选通开关3当前连通的CPU实现USB通信。
其中，为了实现服务器的键鼠功能，键鼠设备的信号可以通过第一USB接口4发送至基板管理控制装置1，基板管理控制装置1在对键鼠指令处理后可以通过USB控制器2以及选通开关3将其发送至选通开关3当前连通的CPU，以便实现键鼠的应用。
具体的，本申请中的基板管理控制装置1同样可以辅助选通开关3当前连通的CPU进行启动，包括在服务器启动阶段为CPU提供经过验证的启动程序，并且接收CPU发送的启动信息等。
具体的，值得一提的是，由于选通开关3的存在，本发明实施例中的服务器管理系统也可以兼容现有CPU，兼容性以及通用性较强。
本发明提供了一种服务器管理系统，本申请中的服务器管理系统可以辅助两个CPU进行启动，并且可以将接收两个CPU发送的PCIe信号以便进行操作系统界面的显示，还可以将接收到的键鼠指令通过USB控制器发送至选通开关当前连通的CPU，从而实现键鼠的应用，且在USB控制器进行USB信号与PCIe信号的相互转换的情况下，可以通过第一USB接口实现与选通开关当前连通的CPU间的通信，可见本申请可以适用于CPU分区应用且移除了USB接口的未来方案，且结构简单，稳定性较强。
为了更好地对本发明实施例进行介绍，请参考图3，图3为本发明提供的另一种服务器管理系统的结构示意图，在上述实施例的基础上：
作为一种优选的实施例，基板管理控制装置1包括：
与其中一个CPU的ESPI接口连接的基板管理控制器BMC，用于通过选通开关3接收CPU发送的PCIe信号，将通过第一USB接口4接收到的键鼠指令发送至选通开关3当前连通的CPU，通过自身的ESPI接口接收其中一个CPU发送的启动信息；
分别与BMC、另一个CPU的ESPI接口以及选通开关3连接的控制模块，用于采用预设程序处理另一个CPU通过ESPI接口发送的启动信息，还用于控制选通开关3的状态；
分别与两个CPU以及BMC连接的可信根安全管理装置，用于在服务器上电阶段为CPU以及BMC提供经过验证的启动程序。
具体的，BMC、控制模块以及可信根安全管理模块的组成具有结构简单、成本低以及稳定性高等优点。
当然，除了该组成外，基板管理控制装置1还可以为其他组成，本发明实施例在此不做限定。
具体的，考虑到现有2路服务器，CPU0通过ESPI总线向BMC传递UART信息，并通过BMC的COM接口输出，ESPI总线速度高，UART总线速度低，ESPI传输UART信息大大降低了ESPI总线的利用率，新型服务器管理系统进行了改进，支持CPU分区应用后，ESPI主要运行CPU启动信息，提高CPU启动效率，由于BMC芯片仅支持一个ESPI接口，因此本申请中可以将其中一个CPU(CPU0)的ESPI连接至BMC的ESPI接口以参与CPU0启动，CPU1的ESPI连接至控制模块，通过控制模块来参与CPU1的独立启动。
另外，控制模块还可以控制选通开关3的状态，具体可以为根据BMC发送的指令控制选通开关3的状态。
作为一种优选的实施例，控制模块还与主板的LVDS接口连接；
控制模块还用于将主板发送的由多种指定类型的低速信号耦合成的LVDS(Low-Voltage Differential Signaling，低电压差分信号)信号解耦后发送至BMC，将BMC发送的多种指定类型的低速信号偶合成LVDS信号后发送至主板。
具体的，由于CPU的PCIe总线以及ESPI总线的引入，必然造成BMC与主板接口紧张，BMC与主板互联的一些低速信号，诸如I2C、UART以及GPIO等信号可以通过逻辑耦合到LVDS总线进行传输，再通过主板端的控制模块进行解耦合，故通过LVDS总线来完成BMC模块与主板的信息交互，即可提高信号传输速率，也可降低BMC-主板接口信号数量。
作为一种优选的实施例，该服务器管理系统还包括：
与BMC的UART接口连接的协议转换装置，用于进行USB协议与UART协议的转换；
与协议转换装置连接的第二USB接口；
则BMC还用于，将从控制模块接收到的UART信号从UART接口输出，将协议转换装置发送的UART信号发送至控制模块。
具体的，在本申请的服务器管理系统中，从控制模块逻辑解耦的UART信号通过BMC的UART接口输出，通过协议转换装置(UART转USB芯片，图3中的USB UART BRIDGE)连接至第二USB接口，可以通过第二USB接口实现与主板上的UART信号的通信。
作为一种优选的实施例，控制模块还与CPU的I3C接口连接；
控制模块还用于：
将CPU的I3C信号接通至BMC，以便BMC通过I3C信号对CPU进行调试。
具体的，为了使得BMC可以通过I3C信号对CPU进行调试，本发明实施例中的控制模块还与CPU的I3C接口连接，且控制模块可以将CPU的I3C信号接通至BMC，以便BMC通过I3C信号对CPU进行调试。
另外，值得一提的是，还可以将CPU的I3C信号直接连接至第二USB接口(这种情况下第二USB接口可以为TYPEC连接器)，通过TYPEC接口既可以调试串口信息，也可通过I3C调试CPU，提高了测试效率。
作为一种优选的实施例，选通开关3包括：
第一端分别与两个CPU的第一PCIe信号通道连接，第二端与USB控制器2连接的第一二选一PCIe开关，用于在控制模块的控制下将其中一路第一PCIe信号接通至USB控制器2；
第一端分别与两个CPU的第二PCIe信号通道连接，第二端与BMC连接的第二二选一PCIe开关，用于在控制模块的控制下将其中一路第二PCIe信号接通至BMC；
第一端分别与两个CPU的时钟信号连接，第二端分别与USB控制器2以及BMC连接的二选二逻辑开关，用于将两个CPU的时钟信号均分别发送至USB控制器2以及BMC。
具体的，本发明实施例中的选通开关3包括两个二选一PCIe开关，一个二选二逻辑开关，结构简单且成本较低。
当然，除了该具体构造外，选通开关3还可以为其他结构，本发明实施例在此不做限定。
作为一种优选的实施例，该服务器管理系统还包括与USB控制器2连接的第三USB接口；
则USB控制器2具体用于，进行USB信号与PCIe信号的相互转换，以便实现选通开关3当前连通的CPU分别与第一USB接口4以及第三USB接口间的通信。
具体的，考虑到除了键鼠之外，服务器还具备更多的USB设备的连接需求，因此本发明实施例可以提供多个USB接口，其中，第一USB接口4可以为USB2.0协议的接口，第三USB接口则可以为USB3.0或者更高版本协议的接口，以便提升用户体验。
作为一种优选的实施例，控制模块为FPGA。
具体的，FPGA具有体积小、性能高以及成本低等优点。
当然，除了FPGA外，控制模块还可以为其他类型，本发明实施例在此不做限定。
作为一种优选的实施例，可信根安全管理装置包括：
分别与两个CPU以及BMC连接的可信根安全管理模块Cerberus，用于在服务器上电阶段为CPU以及BMC提供经过验证的启动程序；
第一CPU Flash，用于存储其中一个CPU的启动程序；
第二CPU Flash，用于存储另一个CPU的启动程序；
BMC Flash，用于存储BMC的启动程序。
具体的，Cerberus是一款基于ARM处理的可信根安全管理模块，对外提供多个SPI接口，在服务器上电过程中可完成CPU、BMC等芯片校验和恢复。Cerberus方案避免了PFR方案中逻辑开关的堆叠，降低了PCB设计难度，同样也大大减少了逻辑开发难度，提供了生产效率。
当然，除了上述结构外，可信根安全管理装置还可以为其他类型，本发明实施例在此不做限定。
本发明还提供了一种服务器，包括如前述实施例中的服务器管理系统。
对于本发明实施例提供的服务器的介绍请参照前述的服务器管理系统的实施例，本发明实施例在此不再赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种服务器管理系统，其特征在于，包括：
基板管理控制装置，用于通过选通开关接收CPU发送的PCIe信号，将通过第一USB接口接收到的键鼠指令发送至所述选通开关当前连通的CPU，辅助所述选通开关当前连通的CPU进行启动；
与所述基板管理控制装置连接的USB控制器，用于进行USB信号与PCIe信号的相互转换，以便实现所述选通开关当前连通的CPU与第一USB接口间的通信；
分别与服务器的两个CPU、所述基板管理控制装置以及所述USB控制器连接的所述选通开关，用于将两个CPU中的指定CPU的其中一组PCIe信号接通至所述基板管理控制装置，另一组PCIe信号接通至所述USB控制器；
分别与所述基板管理控制装置以及所述USB控制器连接的所述第一USB接口；
所述基板管理控制装置包括：
与其中一个CPU的ESPI接口连接的基板管理控制器BMC，用于通过选通开关接收CPU发送的PCIe信号，将通过第一USB接口接收到的键鼠指令发送至所述选通开关当前连通的CPU，通过自身的ESPI接口接收其中一个CPU发送的启动信息；
分别与所述BMC、另一个CPU的ESPI接口以及所述选通开关连接的控制模块，用于采用预设程序处理另一个CPU通过ESPI接口发送的启动信息，还用于控制所述选通开关的状态；
分别与两个CPU以及所述BMC连接的可信根安全管理装置，用于在服务器上电阶段为所述CPU以及所述BMC提供经过验证的启动程序。
2.根据权利要求1所述的服务器管理系统，其特征在于，所述控制模块还与主板的LVDS接口连接；
所述控制模块还用于将主板发送的由多种指定类型的低速信号耦合成的LVDS信号解耦后发送至所述BMC，将所述BMC发送的多种所述指定类型的低速信号耦合成LVDS信号后发送至主板。
3.根据权利要求2所述的服务器管理系统，其特征在于，该服务器管理系统还包括：
与所述BMC的UART接口连接的协议转换装置，用于进行USB协议与UART协议的转换；
与所述协议转换装置连接的第二USB接口；
则所述BMC还用于，将从所述控制模块接收到的UART信号从所述UART接口输出，将所述协议转换装置发送的UART信号发送至所述控制模块。
4.根据权利要求3所述的服务器管理系统，其特征在于，所述控制模块还与所述CPU的I3C接口连接；
所述控制模块还用于：
将所述CPU的I3C信号接通至所述BMC，以便所述BMC通过I3C信号对所述CPU进行调试。
5.根据权利要求1所述的服务器管理系统，其特征在于，所述选通开关包括：
第一端分别与两个CPU的第一PCIe信号通道连接，第二端与所述USB控制器连接的第一二选一PCIe开关，用于在所述控制模块的控制下将其中一路第一PCIe信号接通至所述USB控制器；
第一端分别与两个CPU的第二PCIe信号通道连接，第二端与所述BMC连接的第二二选一PCIe开关，用于在所述控制模块的控制下将其中一路第二PCIe信号接通至所述BMC；
第一端分别与两个CPU的时钟信号连接，第二端分别与所述USB控制器以及所述BMC连接的二选二逻辑开关，用于将两个CPU的时钟信号均分别发送至所述USB控制器以及所述BMC。
6.根据权利要求1所述的服务器管理系统，其特征在于，该服务器管理系统还包括与所述USB控制器连接的第三USB接口；
则所述USB控制器具体用于，进行USB信号与PCIe信号的相互转换，以便实现所述选通开关当前连通的CPU分别与第一USB接口以及所述第三USB接口间的通信。
7.根据权利要求2所述的服务器管理系统，其特征在于，所述控制模块为FPGA。
8.根据权利要求1至7任一项所述的服务器管理系统，其特征在于，所述可信根安全管理装置包括：
分别与两个CPU以及所述BMC连接的可信根安全管理模块Cerberus，用于在服务器上电阶段为所述CPU以及所述BMC提供经过验证的启动程序；
第一CPU Flash，用于存储其中一个CPU的启动程序；
第二CPU Flash，用于存储另一个CPU的启动程序；
BMC Flash，用于存储所述BMC的启动程序。
9.一种服务器，其特征在于，包括如权利要求1至8任一项所述的服务器管理系统。
CN202210466930.0A 2022-04-29 2022-04-29 一种服务器及其服务器管理系统 Active CN114721992B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202210466930.0A CN114721992B (zh) 2022-04-29 2022-04-29 一种服务器及其服务器管理系统
PCT/CN2023/091301 WO2023208135A1 (zh) 2022-04-29 2023-04-27 一种服务器及其服务器管理系统
US18/723,062 US20250053536A1 (en) 2022-04-29 2023-04-27 Server and server management system therefor
JP2024539515A JP7735578B2 (ja) 2022-04-29 2023-04-27 サーバー及びそのサーバー管理システム
EP23795567.9A EP4488841B1 (en) 2022-04-29 2023-04-27 Server and server management system therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210466930.0A CN114721992B (zh) 2022-04-29 2022-04-29 一种服务器及其服务器管理系统

Publications (2)

Publication Number Publication Date
CN114721992A CN114721992A (zh) 2022-07-08
CN114721992B true CN114721992B (zh) 2023-08-18

Family

ID=82244938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210466930.0A Active CN114721992B (zh) 2022-04-29 2022-04-29 一种服务器及其服务器管理系统

Country Status (5)

Country Link
US (1) US20250053536A1 (zh)
EP (1) EP4488841B1 (zh)
JP (1) JP7735578B2 (zh)
CN (1) CN114721992B (zh)
WO (1) WO2023208135A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114721992B (zh) * 2022-04-29 2023-08-18 苏州浪潮智能科技有限公司 一种服务器及其服务器管理系统
CN115296659B (zh) * 2022-07-20 2025-06-27 苏州浪潮智能科技有限公司 一种时钟信号电磁辐射抑制电路、电路板及方法
CN116743682A (zh) * 2023-06-13 2023-09-12 山东云海国创云计算装备产业创新中心有限公司 服务器的接口复用方法、基板管理控制芯片、设备及介质
CN116627520B (zh) * 2023-07-26 2023-09-29 苏州浪潮智能科技有限公司 基板管理控制器的系统运行方法以及基板管理控制器
CN116795752B (zh) * 2023-08-28 2024-01-19 苏州浪潮智能科技有限公司 接口通信方法、装置以及服务器
CN117111525A (zh) * 2023-09-20 2023-11-24 西安热工研究院有限公司 一种基于多cpu的可信冗余控制系统及控制方法
CN121050972B (zh) * 2025-10-31 2026-02-17 苏州元脑智能科技有限公司 服务器管理控制电路、系统及服务器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102520768A (zh) * 2011-12-29 2012-06-27 曙光信息产业股份有限公司 一种刀片服务器主板及系统
CN109992555A (zh) * 2019-03-13 2019-07-09 苏州浪潮智能科技有限公司 一种供多路服务器共用的管理板卡

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080005222A1 (en) * 2006-06-07 2008-01-03 Lambert Timothy M System and Method for Server Information Handling System Management Through Local I/O Devices
US20140344431A1 (en) * 2013-05-16 2014-11-20 Aspeed Technology Inc. Baseboard management system architecture
TWI614613B (zh) * 2014-09-11 2018-02-11 廣達電腦股份有限公司 伺服器系統與其相關的控制方法
JP6946867B2 (ja) 2017-09-01 2021-10-13 富士通株式会社 情報処理装置、管理装置およびプログラム
US10303635B2 (en) * 2017-09-12 2019-05-28 Mellanox Technologies, Ltd. Remote host management using socket-direct network interface controllers
CN109947682B (zh) * 2019-03-21 2021-03-09 浪潮商用机器有限公司 一种服务器主板及服务器
CN110908475B (zh) * 2019-12-26 2025-04-29 中航鸿电(北京)信息科技有限公司 一种申威1621cpu无ich2套片服务器主板
US11650948B2 (en) * 2020-05-26 2023-05-16 Hewlett Packard Enterprise Development Lp Server identification via a keyboard/video/mouse switch
CN112306795B (zh) * 2020-10-19 2023-01-10 苏州浪潮智能科技有限公司 一种基于espi的增强服务器安全的方法及装置
US11507285B1 (en) * 2021-05-12 2022-11-22 TORmem Inc. Systems and methods for providing high-performance access to shared computer memory via different interconnect fabrics
CN113608934B (zh) * 2021-07-13 2024-08-13 华东计算技术研究所（中国电子科技集团公司第三十二研究所） 基于飞腾处理器的双冗余服务器
US11892960B2 (en) * 2022-02-08 2024-02-06 Dell Products L.P. Multi-KVM multi-client information handling system support
CN114721992B (zh) * 2022-04-29 2023-08-18 苏州浪潮智能科技有限公司 一种服务器及其服务器管理系统
CN115426237B (zh) * 2022-07-29 2024-09-20 宝德网络安全系统(深圳)有限公司 一种基于ipmi实现kvm功能的方法、bmc及存储介质

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102520768A (zh) * 2011-12-29 2012-06-27 曙光信息产业股份有限公司 一种刀片服务器主板及系统
CN109992555A (zh) * 2019-03-13 2019-07-09 苏州浪潮智能科技有限公司 一种供多路服务器共用的管理板卡

Also Published As

Publication number Publication date
EP4488841B1 (en) 2026-03-25
EP4488841A1 (en) 2025-01-08
JP7735578B2 (ja) 2025-09-08
CN114721992A (zh) 2022-07-08
US20250053536A1 (en) 2025-02-13
WO2023208135A1 (zh) 2023-11-02
EP4488841A4 (en) 2025-07-30
JP2024546343A (ja) 2024-12-19

Similar Documents

Publication Publication Date Title
EP4488841B1 (en) Server and server management system therefor
CN111901164B (zh) Ocp nic网卡的适配控制方法、装置、设备及系统
CN211427190U (zh) 一种基于飞腾处理器2000+的服务器电路和主板
US10846256B2 (en) Multi-endpoint device sideband communication system
CN110968352B (zh) 一种pcie设备的复位系统及服务器系统
CN110362511B (zh) 一种pcie设备
CN112306938B (zh) 一种ocp卡和多主机卡的热插拔方法及装置
TW202343237A (zh) 資料中心安全控制模組及其控制方法
CN105159617A (zh) 一种池化存储系统架构
TWI570566B (zh) 實作輸入輸出（ｉｏ）擴充卡之技術
CN110908475B (zh) 一种申威1621cpu无ich2套片服务器主板
CN212135411U (zh) 一种io模组及ocp转接板
CN100445981C (zh) 使用串行连接总线的计算机系统及多cpu互连方法
CN115756980B (zh) 一种用于服务器平台的自适应调试系统及方法
CN107704407A (zh) 一种用于spi和uart之间数据处理的系统和方法
CN114443517B (zh) 一种交互式可编程逻辑器件互联服务器系统
CN210983372U (zh) 一种双分区模式下的硬件仲裁装置
WO2025157145A1 (zh) 一种处理器平台、电路板及服务器
CN216352292U (zh) 服务器主板及服务器
CN103207850B (zh) 异质设备的传输系统
CN213581897U (zh) 一种新型显示控制计算模块
CN213276462U (zh) 双路服务器主板及双路服务器
CN112732627B (zh) 一种ocp装置和服务器
CN108279909A (zh) 一种8路服务器中远程更新双分区fw的方法和系统
CN116501678A (zh) 一种拓扑板卡和板载系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 215100 Building 9, No.1 guanpu Road, Guoxiang street, Wuzhong Economic Development Zone, Suzhou City, Jiangsu Province

Patentee after: Suzhou Yuannao Intelligent Technology Co.,Ltd.

Country or region after: China

Address before: 215100 Building 9, No.1 guanpu Road, Guoxiang street, Wuzhong Economic Development Zone, Suzhou City, Jiangsu Province

Patentee before: SUZHOU LANGCHAO INTELLIGENT TECHNOLOGY Co.,Ltd.

Country or region before: China

CP03 Change of name, title or address