CN114253616B - 基于amd平台的服务器主板及其开机控制方法、系统 - Google Patents

基于amd平台的服务器主板及其开机控制方法、系统 Download PDF

Info

Publication number
CN114253616B
CN114253616B CN202111559395.5A CN202111559395A CN114253616B CN 114253616 B CN114253616 B CN 114253616B CN 202111559395 A CN202111559395 A CN 202111559395A CN 114253616 B CN114253616 B CN 114253616B
Authority
CN
China
Prior art keywords
cpu
link mode
xgmi
place
basic input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111559395.5A
Other languages
English (en)
Other versions
CN114253616A (zh
Inventor
朱惠铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202111559395.5A priority Critical patent/CN114253616B/zh
Publication of CN114253616A publication Critical patent/CN114253616A/zh
Application granted granted Critical
Publication of CN114253616B publication Critical patent/CN114253616B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Programmable Controllers (AREA)

Abstract

本发明提供了基于AMD平台的服务器主板及其开机控制方法、系统，所述服务器主板包括CPU、可编程控制器和基本输入输出系统，所述CPU的在位信号通过所述可编程控制器传输给基本输入输出系统；基本输入输出系统基于在位CPU的数量，设置CPU的链路模式。本发明能够扩展基于AMD平台的系统架构，在双CPU系统架构时，透过线缆的连接，将中央处理器的链路协议做对应的切换，在单个中央处理器的系统架构下，可以经由线缆设计将其系统架构扩展，PCIe配置随之扩展，使AMD平台下新一代的CPU系统架构更有效率的最大化，效能也能随之提升。

Description

基于AMD平台的服务器主板及其开机控制方法、系统
技术领域
本发明涉及服务器主板设计技术领域，尤其是基于AMD平台的服务器主板及其开机控制方法、系统。
背景技术
目前的服务器主板的架构中，存在单个中央处理器(CPU)及两个或两个以上中央处理器(CPU)的架构设计(此设计取决于中央处理器的平台规格)。基于AMD平台新一代的中央处理器，其链路可经过设定决定是高速信号链路(PCIe)或央处理器中内存互连接口(xGMI)。
然而在消费市场上，消费者只能做单一选择，即只能选择一个中央处理器的系统架构或两个中央处理器的系统架构，无法兼容多种CPU数量切换的问题，灵活性差，无法满足用户的多种使用需求。
发明内容
本发明提供了基于AMD平台的服务器主板及其开机控制方法、系统，用于解决现有服务器主板架构无法兼容多种CPU数量的问题。
为实现上述目的，本发明采用下述技术方案：
本发明第一方面提供了一种基于AMD平台的服务器主板，服务器主板包括CPU，所述服务器主板还包括可编程控制器和基本输入输出系统，所述CPU的在位信号通过所述可编程控制器传输给基本输入输出系统；基本输入输出系统基于在位CPU的数量，设置CPU的链路模式。
进一步地，所述CPU为单路CPU或双路CPU；
单路CPU时，所述链路模式为PCIE链路模式；双路CPU时，所述链路模式为xGMI链路模式。
进一步地，所述双路CPU时，可编程控制器还将xGMI线缆的在位信号发送给基本输入输出系统，基本输入输出系统基于xGMI线缆的在位信号的数量，启动开机指令。
进一步地，所述可编程控制器为CPLD(Complex Programmable logic device，复杂可编程逻辑器件)或FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)。
本发明第二方面提供了一种基于AMD平台的服务器主板的开机控制方法，所述方法包括以下步骤：
基本输入输出系统通过可编程控制器获取CPU的在位信号；
根据所述在位信号的数量，设置CPU的链路模式，然后开机。
进一步地，所述根据所述在位信号的数量，设置CPU的链路模式具体为：
所述在位信号显示单路CPU时，所述链路模式为PCIE链路模式；
所述在位信号显示双路CPU时，所述链路模式为xGMI链路模式。
进一步地，所述链路模式为xGMI链路模式时，所述方法还包括步骤：
基本输入输出系统通过可编程控制器获取xGMI线缆的在位信号；
在所述xGMI线缆的在位信号数量满足预设条件时，启动开机指令。
进一步地，所述预设条件为xGMI线缆的在位信号数量为四组。
本发明第三方面提供了一种基于AMD平台的服务器主板的开机控制系统，所述系统包括：
信号采集单元，获取CPU的在位信号；
链路配置单元，根据所述在位信号的数量，设置CPU的链路模式，然后开机。
进一步地，所述系统还包括故障检测单元，所述故障检测单元在双路CPU时，检测xGMI线缆的在位信号，在xGMI线缆的在位信号不满足预设条件时，阻止系统开机。
本发明第三方面的所述开机控制系统能够实现第二方面及第二方面的各实现方式中的方法，并取得相同的效果。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
1、本发明能够扩展基于AMD平台的系统架构，在双CPU系统架构时，透过线缆的连接，将中央处理器的链路协议做对应的切换，在单个中央处理器的系统架构下，可以经由线缆设计将其系统架构扩展，PCIe配置随之扩展，使AMD平台下新一代的CPU系统架构更有效率的最大化，效能也能随之提升，且提升系统兼容性，使系统架构与整体配置更加活用，并扩大内存配置环境。
2、在双路CPU的情况下，检测到每组xGMI线缆的在位信号后，执行系统开机指令，否则阻止系统开机，避免开机过程报错，保证了开机的顺利完成及服务器系统的稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明所述服务器主板实施例的结构示意图；
图2是本发明所述开机控制方法的流程示意图；
图3是本发明所述开机控制方法其一实现方式的流程示意图；
图4是本发明所述开机控制系统的结构示意图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
如图1所示，本发明实施例提供了一种基于AMD平台的服务器主板，包括CPU11，可编程控制器12和基本输入输出系统BIOS13，所述CPU11的在位信号通过所述可编程控制器12传输给基本输入输出系统13；基本输入输出系统13基于在位CPU11的数量，设置CPU11的链路模式。
所述CPU11为单路CPU或双路CPU，所述链路模式包括PCIE链路模式和xGMI链路模式。
单路CPU时，所述链路模式为PCIE链路模式；双路CPU时，所述链路模式为xGMI链路模式。
对此，现有技术的设计都是个别独立设计，即是单个CPU系统就只能运用单个CPU的配置。本实施例中通过xGMI线缆对连，可将单个CPU的系统架构变更为2个CPU的架构，使系统架构与整体配置更加活用，并扩大内存配置环境。
所述在位信号通过在CPU的连接器中导入侦测脚位来获取。主板侦测到PCIe转接板时，信号链路为PCIe使用，当配置为第二张主板时，系统侦测则转换为xGMI接口，转换为中央处理器内存互连接口。
在双路CPU时，可编程控制器还将xGMI线缆的在位信号发送给基本输入输出系统，基本输入输出系统基于xGMI线缆的在位信号的数量，启动开机指令，避免开机过程报错，保证了开机的顺利完成及服务器系统的稳定性。
所述可编程控制器为CPLD或FPGA。
如图2、3所示，本发明实施例还提供了一种基于AMD平台的服务器主板的开机控制方法，所述方法包括以下步骤：
S1,基本输入输出系统通过可编程控制器获取CPU的在位信号；
S2,根据所述在位信号的数量，设置CPU的链路模式，然后开机。
步骤S1中，在位信号通过在CPU的连接器中导入侦测脚位来获取。
步骤S2中，所述根据所述在位信号的数量，设置CPU的链路模式具体为：
所述在位信号显示单路CPU时，所述链路模式为PCIE链路模式；
所述在位信号显示双路CPU时，所述链路模式为xGMI链路模式。
在所述链路模式为xGMI链路模式时，所述方法还包括步骤：
基本输入输出系统通过可编程控制器获取xGMI线缆的在位信号；
在所述xGMI线缆的在位信号数量满足预设条件时，启动开机指令。
所述预设条件为xGMI线缆的在位信号数量为四组。
如图4所示，本发明实施例还提供一种基于AMD平台的服务器主板的开机控制系统，所述系统包括信号采集单元21、链路配置单元22和故障检测单元23。
信号采集单元21用于获取CPU的在位信号；链路配置单元22根据所述在位信号的数量，设置CPU的链路模式，然后开机；所述故障检测单元23在双路CPU时，检测xGMI线缆的在位信号，在xGMI线缆的在位信号不满足预设条件时，阻止系统开机。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。

Claims (4)

1.一种基于AMD平台的服务器主板，包括CPU，其特征是，所述服务器主板还包括可编程控制器和基本输入输出系统，所述CPU的在位信号通过所述可编程控制器传输给基本输入输出系统；基本输入输出系统基于在位CPU的数量，设置CPU的链路模式；
所述CPU为单路CPU或双路CPU；
单路CPU时，所述链路模式为PCIE链路模式；双路CPU时，所述链路模式为xGMI链路模式；
所述双路CPU时，可编程控制器还将xGMI线缆的在位信号发送给基本输入输出系统，基本输入输出系统基于xGMI线缆的在位信号的数量，启动开机指令；
xGMI线缆的在位信号数量为四组。
2.根据权利要求1所述基于AMD平台的服务器主板，其特征是，所述可编程控制器为CPLD或FPGA。
3.一种基于AMD平台的服务器主板的开机控制方法，其特征是，所述方法包括以下步骤：
基本输入输出系统通过可编程控制器获取CPU的在位信号；
根据所述在位信号的数量，设置CPU的链路模式，然后开机；
所述根据所述在位信号的数量，设置CPU的链路模式具体为：
所述在位信号显示单路CPU时，所述链路模式为PCIE链路模式；
所述在位信号显示双路CPU时，所述链路模式为xGMI链路模式；
所述链路模式为xGMI链路模式时，所述方法还包括步骤：
基本输入输出系统通过可编程控制器获取xGMI线缆的在位信号；
在所述xGMI线缆的在位信号数量满足预设条件时，启动开机指令；
所述预设条件为xGMI线缆的在位信号数量为四组。
4.一种基于AMD平台的服务器主板的开机控制系统，其特征是，所述系统包括：
信号采集单元，获取CPU的在位信号；
链路配置单元，根据所述在位信号的数量，设置CPU的链路模式，然后开机；
所述根据所述在位信号的数量，设置CPU的链路模式具体为：
所述在位信号显示单路CPU时，所述链路模式为PCIE链路模式；
所述在位信号显示双路CPU时，所述链路模式为xGMI链路模式；
所述系统还包括故障检测单元，所述故障检测单元在双路CPU时，检测xGMI线缆的在位信号，在xGMI线缆的在位信号不满足预设条件时，阻止系统开机；
所述预设条件为xGMI线缆的在位信号数量为四组。
CN202111559395.5A 2021-12-17 2021-12-17 基于amd平台的服务器主板及其开机控制方法、系统 Active CN114253616B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111559395.5A CN114253616B (zh) 2021-12-17 2021-12-17 基于amd平台的服务器主板及其开机控制方法、系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111559395.5A CN114253616B (zh) 2021-12-17 2021-12-17 基于amd平台的服务器主板及其开机控制方法、系统

Publications (2)

Publication Number Publication Date
CN114253616A CN114253616A (zh) 2022-03-29
CN114253616B true CN114253616B (zh) 2023-07-18

Family

ID=80792961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111559395.5A Active CN114253616B (zh) 2021-12-17 2021-12-17 基于amd平台的服务器主板及其开机控制方法、系统

Country Status (1)

Country Link
CN (1) CN114253616B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111158625A (zh) * 2019-12-31 2020-05-15 中国电子科技集团公司第十五研究所 一种基于飞腾平台的双独立显卡动态切换装置及方法
CN111309127A (zh) * 2020-02-29 2020-06-19 苏州浪潮智能科技有限公司 一种基于cpld的pcie设备的复位方法、装置及存储介质
CN213365380U (zh) * 2020-11-25 2021-06-04 海光信息技术股份有限公司 一种服务器主板及服务器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5929420B2 (ja) * 2012-03-29 2016-06-08 富士通株式会社 演算処理装置、演算処理装置の制御方法及び情報処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111158625A (zh) * 2019-12-31 2020-05-15 中国电子科技集团公司第十五研究所 一种基于飞腾平台的双独立显卡动态切换装置及方法
CN111309127A (zh) * 2020-02-29 2020-06-19 苏州浪潮智能科技有限公司 一种基于cpld的pcie设备的复位方法、装置及存储介质
CN213365380U (zh) * 2020-11-25 2021-06-04 海光信息技术股份有限公司 一种服务器主板及服务器

Also Published As

Publication number Publication date
CN114253616A (zh) 2022-03-29

Similar Documents

Publication Publication Date Title
CN105279133B (zh) 基于SoC在线重构的VPX并行DSP信号处理板卡
CN102043748B (zh) PCIe测试平台
CN109002411B (zh) 自动配置gpu扩展箱的方法、系统及可自动配置的gpu扩展箱
CN114721992B (zh) 一种服务器及其服务器管理系统
CN108170518B (zh) 服务器管理控制系统及方法
CN112118158B (zh) 一种交换机的测试方法、测试装置、测试设备及存储介质
TWI570566B (zh) 實作輸入輸出（ｉｏ）擴充卡之技術
US20110251836A1 (en) Circuit emulation systems and methods
CN110618949A (zh) 一种基于lpc总线的kvm功能卡
CN115550291A (zh) 交换机的复位系统及方法、存储介质、电子设备
CN103178980A (zh) 网卡管理系统
CN105306352A (zh) 一种工业现场总线协议网关装置
CN114253616B (zh) 基于amd平台的服务器主板及其开机控制方法、系统
CN101377754A (zh) 桥接sas信道测试系统及其测试方法
CN108153624B (zh) 适用于ngff插槽的测试电路板
CN112069106B (zh) 一种基于fpga的多路服务器peci链路控制系统
US8832339B1 (en) Full-duplex asynchronous communications using synchronous interfaces
TWI502338B (zh) 測試介面卡及測試方法
CN115129552B (zh) I2c总线的传输状态监测方法、装置、设备及存储介质
WO2017190544A1 (zh) 一种数据传输线缆和数据传输方法
US20230184831A1 (en) Server jtag component adaptive interconnection system and method
CN212809194U (zh) 一种远程控制调试装置
CN210380890U (zh) 一种Modbus设备的通讯系统及SIS系统
CN107885621B (zh) 一种基于飞腾平台的热备计算机
CN209132718U (zh) 一种标准pcie子卡及ocp子卡的供电治具

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant