CN110908953A - 一种处理器互连系统及方法 - Google Patents
一种处理器互连系统及方法 Download PDFInfo
- Publication number
- CN110908953A CN110908953A CN201911164476.8A CN201911164476A CN110908953A CN 110908953 A CN110908953 A CN 110908953A CN 201911164476 A CN201911164476 A CN 201911164476A CN 110908953 A CN110908953 A CN 110908953A
- Authority
- CN
- China
- Prior art keywords
- processor
- cplds
- bmc
- processors
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17306—Intercommunication techniques
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明公开了一种处理器互连系统及方法，属于多路服务器技术领域。本发明的处理器互连系统，包括BMC、两个处理器和两个CPLD，两个处理器分别与其中一个CPLD相连接，两个CPLD相通信，BMC与两个CPLD分别连接。该发明的处理器互连系统能够远程检测处理器工作状态，具有很好的推广应用价值。
Description
技术领域
本发明涉及多路服务器技术领域，具体提供一种处理器互连系统及方法。
背景技术
随着社会的不断进步，社会经济飞速发展，带动社会各项技术的不断发展。计算机具有存储信息量大，使用者获取信息方便快捷等优点，受到广泛的应用。处理器是计算机中的重要部件，关系到计算机的各项性能。目前，国产化进程日益加速，各个国家将IC产业作为国家发展的重点，处理器国产化是未来发展的大趋势，掌握国产处理器的关键技术具有重大的现实意义。
发明内容
本发明的技术任务是针对上述存在的问题，提供一种能够远程检测处理器工作状态的处理器互连系统。
本发明进一步的技术任务是提供一种处理器互连方法。
为实现上述目的，本发明提供了如下技术方案：
一种处理器互连系统，包括BMC、两个处理器和两个CPLD，两个处理器分别与其中一个CPLD相连接，两个CPLD相通信，BMC与两个CPLD分别连接。
BMC即Baseboard Manager Controller，基板管理控制器。
CPLD即Complex Programmable Logic Device，复杂可编程逻辑器件。
作为优选，两个处理器分别通过I2C总线与其中一个CPLD相连接。
作为优选，所述处理器采用SW1621处理器。
SW1621处理器包含16个Core3A核心、32MB的三级共享Cache和八路DDR3存储器接口、两路PCI-E接口以及维护、测试接口。单芯片集成16个核心，工作频率1.4GHz-2GHz，采用对称式共享存储(SMP)结构和SoC技术，集成32MB的三级共享Cache，集成八路DDR3存储器控制器和DDR3存储器接口，集成两路PCI-E 3.0标准接口，分别采用8x链路，支持I/O虚拟化功能的特点。
作为优选，两个CPLD通过GPIO引脚相互通信。
作为优选，所述BMC与两个CPLD分别通过I2C总线分别连接。
该处理器互连系统的工作过程为：通过所述的处理器互连系统实现，BMC通过I2C总线实现两个处理器同时开关机、任意一个处理器开关机动作，通过CPLD互连引脚检测另一个处理器状态，将检测的处理器状态通过I2C总线传送给BMC，实现通过BMC远程检测处理器工作状态。其中，两个处理器同时开关机时，BMC通过I2C总线分别向两个CPLD发送开关机信号，CPLD通过检测I2C数据，向CPU发送开关机信息，从而执行开关机动作。两个处理器任意一个开机，检测另一个处理器状态时，BMC通过I2C总线分别向两个CPLD发送开关机信号，CPLD检测到I2C数据执行一个CPU的开机功能，通过互连的CPLD，向对方发送命令检测状态，CPLD检测到的状态通过I2C总线向BMC发送数据，实现通过BMC远程检测另一处理器的状态。
一种处理器互连方法，该方法通过所述的处理器互连系统实现，BMC通过I2C总线实现两个处理器同时开关机、任意一个处理器开关机动作，通过CPLD互连引脚检测另一个处理器状态，将检测的处理器状态通过I2C总线传送给BMC，实现通过BMC远程检测处理器工作状态。
该处理器互连方法通过所述的处理器互连系统实现，BMC通过I2C总线实现两个处理器同时开关机、任意一个处理器开关机动作，通过CPLD互连引脚检测另一个处理器状态，将检测的处理器状态通过I2C总线传送给BMC，实现通过BMC远程检测处理器工作状态。
该方法通过处理器互连系统实现，处理器互连系统包括BMC、两个处理器和两个CPLD，两个处理器分别与其中一个CPLD相连接，两个CPLD相通信，BMC与两个CPLD分别连接。其中，处理器采用SW1621处理器，两个处理器分别通过I2C总线与其中一个CPLD相连接。两个CPLD通过GPIO引脚相互通信。所述BMC与两个CPLD分别通过I2C总线分别连接。
作为优选，两个处理器同时开关机时，BMC通过I2C总线分别向两个CPLD发送开关机信号，CPLD通过检测I2C数据，向CPU发送开关机信息，从而执行开关机动作。
作为优选，两个处理器任意一个开机，检测另一个处理器状态时，BMC通过I2C总线分别向两个CPLD发送开关机信号，CPLD检测到I2C数据执行一个CPU的开机功能，通过互连的CPLD，向对方发送命令检测状态，CPLD检测到的状态通过I2C总线向BMC发送数据，实现通过BMC远程检测另一处理器的状态。
与现有技术相比，本发明的处理器互连方法具有以下突出的有益效果：该处理器互连方法中，处理器通过I2C总线与两个CPLD相连，BMC与两个CPLD相连，两个CPLD使用GPIO引脚进行互相通信，BMC可以通过I2C总线实现两个处理器同时开关机、任意一个处理器开关机动作，并通过CPLD检测另一个处理器状态，从而实现通过远程检测处理器工作状态的目的，具有良好的推广应用价值。
附图说明
图1是本发明所述处理器互连系统的拓扑图。
具体实施方式
下面将结合附图和实施例，对本发明的处理器互连系统及方法作进一步详细说明。
实施例
如图1所示，本发明的处理器互连系统，包括BMC、两个处理器和两个CPLD，两个处理器分别与其中一个CPLD相连接，两个CPLD相通信，BMC与两个CPLD分别连接。
其中，处理器采用SW1621处理器，两个处理器分别通过I2C总线与其中一个CPLD相连接。
SW1621处理器包含16个Core3A核心、32MB的三级共享Cache和八路DDR3存储器接口、两路PCI-E接口以及维护、测试接口。单芯片集成16个核心，工作频率1.4GHz-2GHz，采用对称式共享存储(SMP)结构和SoC技术，集成32MB的三级共享Cache，集成八路DDR3存储器控制器和DDR3存储器接口，集成两路PCI-E 3.0标准接口，分别采用8x链路，支持I/O虚拟化功能的特点。
两个CPLD通过GPIO引脚相互通信。
BMC与两个CPLD分别通过I2C总线分别连接。
该处理器互连系统的工作过程为：通过所述的处理器互连系统实现，BMC通过I2C总线实现两个处理器同时开关机、任意一个处理器开关机动作，通过CPLD互连引脚检测另一个处理器状态，将检测的处理器状态通过I2C总线传送给BMC，实现通过BMC远程检测处理器工作状态。其中，两个处理器同时开关机时，BMC通过I2C总线分别向两个CPLD发送开关机信号，CPLD通过检测I2C数据，向CPU发送开关机信息，从而执行开关机动作。两个处理器任意一个开机，检测另一个处理器状态时，BMC通过I2C总线分别向两个CPLD发送开关机信号，CPLD检测到I2C数据执行一个CPU的开机功能，通过互连的CPLD，向对方发送命令检测状态，CPLD检测到的状态通过I2C总线向BMC发送数据，实现通过BMC远程检测另一处理器的状态。
本发明的处理器互连方法，该方法通过所述的处理器互连系统实现，BMC通过I2C总线实现两个处理器同时开关机、任意一个处理器开关机动作，通过CPLD互连引脚检测另一个处理器状态，将检测的处理器状态通过I2C总线传送给BMC，实现通过BMC远程检测处理器工作状态。
该方法通过处理器互连系统实现，处理器互连系统包括BMC、两个处理器和两个CPLD，两个处理器分别与其中一个CPLD相连接，两个CPLD相通信，BMC与两个CPLD分别连接。其中，处理器采用SW1621处理器，两个处理器分别通过I2C总线与其中一个CPLD相连接。两个CPLD通过GPIO引脚相互通信。所述BMC与两个CPLD分别通过I2C总线分别连接。
两个处理器同时开关机时，BMC通过I2C总线分别向两个CPLD发送开关机信号，CPLD通过检测I2C数据，向CPU发送开关机信息，从而执行开关机动作。
两个处理器任意一个开机时，检测另一个处理器状态时，BMC通过I2C总线分别向两个CPLD发送开关机信号，CPLD检测到I2C数据执行一个CPU的开机功能，通过互连的CPLD，向对方发送命令检测状态，CPLD检测到的状态通过I2C总线向BMC发送数据，实现通过BMC远程检测另一处理器的状态。
以上所述的实施例，只是本发明较优选的具体实施方式，本领域的技术人员在本发明技术方案范围内进行的通常变化和替换都应包含在本发明的保护范围内。
Claims (8)
1.一种处理器互连系统，其特征在于：包括BMC、两个处理器和两个CPLD，两个处理器分别与其中一个CPLD相连接，两个CPLD相通信，BMC与两个CPLD分别连接。
2.根据权利要求1所述的处理器互连系统，其特征在于：两个处理器分别通过I2C总线与其中一个CPLD相连接。
3.根据权利要求2所述的处理器互连系统，其特征在于：所述处理器采用SW1621处理器。
4.根据权利要求3所述的处理器互连系统，其特征在于：两个CPLD通过GPIO引脚相互通信。
5.根据权利要求4所述的处理器互连系统，其特征在于：所述BMC与两个CPLD分别通过I2C总线分别连接。
6.一种处理器互连方法，其特征在于：该方法通过权利要求1-5任意一项所述的处理器互连系统实现，BMC通过I2C总线实现两个处理器同时开关机、任意一个处理器开关机动作，通过CPLD互连引脚检测另一个处理器状态，将检测的处理器状态通过I2C总线传送给BMC，实现通过BMC远程检测处理器工作状态。
7.根据权利要求6所述的处理器互连方法，其特征在于：两个处理器同时开关机时，BMC通过I2C总线分别向两个CPLD发送开关机信号，CPLD通过检测I2C数据，向CPU发送开关机信息，从而执行开关机动作。
8.根据权利要求7所述的处理器互连方法，其特征在于：两个处理器任意一个开机，检测另一个处理器状态时，BMC通过I2C总线分别向两个CPLD发送开关机信号，CPLD检测到I2C数据执行一个CPU的开机功能，通过互连的CPLD，向对方发送命令检测状态，CPLD检测到的状态通过I2C总线向BMC发送数据，实现通过BMC远程检测另一处理器的状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911164476.8A CN110908953A (zh) | 2019-11-25 | 2019-11-25 | 一种处理器互连系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911164476.8A CN110908953A (zh) | 2019-11-25 | 2019-11-25 | 一种处理器互连系统及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110908953A true CN110908953A (zh) | 2020-03-24 |
Family
ID=69819129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911164476.8A Pending CN110908953A (zh) | 2019-11-25 | 2019-11-25 | 一种处理器互连系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110908953A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113064850A (zh) * | 2021-04-09 | 2021-07-02 | 中科可控信息产业有限公司 | 拓扑检测处理方法、装置、服务器及可读存储介质 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090077365A1 (en) * | 2007-09-14 | 2009-03-19 | Jinsaku Masuyama | System and method for analyzing CPU performance from a serial link front side bus |
| CN108055117A (zh) * | 2017-12-27 | 2018-05-18 | 郑州云海信息技术有限公司 | 一种高效全双工的bmc与cpld互联通信方法 |
| CN109471770A (zh) * | 2018-09-11 | 2019-03-15 | 华为技术有限公司 | 一种系统管理方法和装置 |
| CN109614361A (zh) * | 2018-11-30 | 2019-04-12 | 江苏航天龙梦信息技术有限公司 | 一种双路处理器互联服务器架构 |
| CN110046119A (zh) * | 2019-04-12 | 2019-07-23 | 苏州浪潮智能科技有限公司 | 多控间串口管理方法、系统及多控间串口结构和存储介质 |
| CN110362152A (zh) * | 2019-06-28 | 2019-10-22 | 苏州浪潮智能科技有限公司 | 一种系统硬件时间和bmc硬件时间的同步系统和方法 |
-
2019
- 2019-11-25 CN CN201911164476.8A patent/CN110908953A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090077365A1 (en) * | 2007-09-14 | 2009-03-19 | Jinsaku Masuyama | System and method for analyzing CPU performance from a serial link front side bus |
| CN108055117A (zh) * | 2017-12-27 | 2018-05-18 | 郑州云海信息技术有限公司 | 一种高效全双工的bmc与cpld互联通信方法 |
| CN109471770A (zh) * | 2018-09-11 | 2019-03-15 | 华为技术有限公司 | 一种系统管理方法和装置 |
| CN109614361A (zh) * | 2018-11-30 | 2019-04-12 | 江苏航天龙梦信息技术有限公司 | 一种双路处理器互联服务器架构 |
| CN110046119A (zh) * | 2019-04-12 | 2019-07-23 | 苏州浪潮智能科技有限公司 | 多控间串口管理方法、系统及多控间串口结构和存储介质 |
| CN110362152A (zh) * | 2019-06-28 | 2019-10-22 | 苏州浪潮智能科技有限公司 | 一种系统硬件时间和bmc硬件时间的同步系统和方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113064850A (zh) * | 2021-04-09 | 2021-07-02 | 中科可控信息产业有限公司 | 拓扑检测处理方法、装置、服务器及可读存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9934187B2 (en) | Hot-pluggable computing system | |
| CN103870429B (zh) | 基于嵌入式gpu的高速信号处理板 | |
| CN205959137U (zh) | 基于申威1610处理器的大数据服务器主板 | |
| CN204595692U (zh) | 基于申威410处理器和申威套片的vpx计算机主板 | |
| CN114721992B (zh) | 一种服务器及其服务器管理系统 | |
| CN110764585A (zh) | 一种通用的独立bmc板卡 | |
| CN101923505A (zh) | 外围组件互连快速插槽的测试系统及测试方法 | |
| CN110908953A (zh) | 一种处理器互连系统及方法 | |
| CN203502954U (zh) | 电脑装置及其识别装置 | |
| CN206178579U (zh) | 基于申威411处理器和申威套片的vpx计算机主板 | |
| CN206075195U (zh) | 基于申威411处理器和申威套片的cpci工控机主板 | |
| CN111338907A (zh) | 一种pcie设备的远程状态监测系统及方法 | |
| CN117111525A (zh) | 一种基于多cpu的可信冗余控制系统及控制方法 | |
| CN203759602U (zh) | 一种基于套片的cpci工控机主板 | |
| CN203759599U (zh) | 一种基于申威处理器的cpci工控机主板 | |
| CN116306408A (zh) | 片上系统soc的验证环境确定方法、装置、设备和存储介质 | |
| CN204086415U (zh) | 故障录波装置 | |
| CN203759601U (zh) | 一种工业计算机主板 | |
| TWI579704B (zh) | 超高速晶片互連裝置與超高速晶片互連裝置之連線控制方法 | |
| CN204595691U (zh) | 一种基于申威处理器和套片的cpci-e计算机主板 | |
| TWI768355B (zh) | 介面連接裝置、系統及其方法 | |
| CN204595694U (zh) | 一种基于申威410处理器的cpci计算机主板 | |
| TWI779205B (zh) | 調試裝置及具有所述調試裝置的電子裝置 | |
| CN203117963U (zh) | 提供图形化接脚接口的调试系统与装置 | |
| CN112968332A (zh) | 平板电脑主板type-c接口转接uart串口通信的兼容装置及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |