CN117111525A - 一种基于多cpu的可信冗余控制系统及控制方法 - Google Patents

一种基于多cpu的可信冗余控制系统及控制方法 Download PDF

Info

Publication number
CN117111525A
CN117111525A CN202311221462.1A CN202311221462A CN117111525A CN 117111525 A CN117111525 A CN 117111525A CN 202311221462 A CN202311221462 A CN 202311221462A CN 117111525 A CN117111525 A CN 117111525A
Authority
CN
China
Prior art keywords
processing unit
cpu
central processing
controller
trusted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311221462.1A
Other languages
English (en)
Inventor
李辉
王宾
胡波
邓茗
宋美艳
李卓
项涛
雷超
贾泽冰
王鑫
杨柳
豆心杰
王晓凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Thermal Power Research Institute Co Ltd
Huaneng Power International Inc
Original Assignee
Xian Thermal Power Research Institute Co Ltd
Huaneng Power International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Thermal Power Research Institute Co Ltd, Huaneng Power International Inc filed Critical Xian Thermal Power Research Institute Co Ltd
Priority to CN202311221462.1A priority Critical patent/CN117111525A/zh
Publication of CN117111525A publication Critical patent/CN117111525A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421—Multiprocessor system
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24182—Redundancy

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明公开了一种基于多CPU的可信冗余控制系统及控制方法，包括多级连接的控制器，相邻两个控制器之间通过冗余通讯回路和硬接线回路连接，硬接线回路用于相邻两个控制器之间的主备角色和故障信号传输，冗余通讯回路用于相邻两个控制器之间同步数据交互和诊断信息传递，两个回路同时工作且优势互补，能够使对方快速感知主备和故障状态，从而实现控制器之间的主备信息交互和无扰切换，且由于硬接线回路内部设计有互斥逻辑，从根本上避免了双主情况的发生；多控制器均采用多级动态验签机制，采用双CPU增加算力的同时，针对大数据量的业务进程实施CPU动态分配，从而有效避免验签失败、延迟堵塞等问题，大大提高动态度量的实时性和可靠性。

Description

一种基于多CPU的可信冗余控制系统及控制方法
技术领域
本发明涉及可信计算技术领域，具体涉及一种基于多CPU的可信冗余控制系统及控制方法。
背景技术
可信控制器采用可信计算技术，基于国密算法对工控系统的核心接入端进行主机可信安全增强，基于物理可信根，从平台加电开始，到应用程序执行，构建完整的信任链，实现可信启动，保证工控系统各主机端固件、重要文件及配置参数无法被非法篡改，非法程序、内核模块无法加载执行，使主机端系统具备主动防护能力，确保系统各主机端始终处于可信及可控状态。针对可信控制器而言，可信计算技术分为静态度量和动态度量两个阶段，静态度量即可信启动，动态度量即控制器应用程序启动完成后运行过程中进行的可信验签。
现有技术中，可信控制器多采用单CPU作为核心处理器，CPU与TPM可信模块一对一搭配使用，控制器之间的冗余通讯采用软回路方式，即利用软件通讯方式进行周期询问，从而判断对方控制器状态并实施切换，以达到冗余切换的目的。
现有技术具有以下缺点：
1)动态度量过程中，由于单CPU的算力有限，针对大数据量的业务进程会出现验签失败、延迟堵塞等问题；
2)单CPU故障后会直接导致该控制器失效，引起冗余可信控制器切换，由于每个控制器都是独立的TPM可信模块，所以在切换过程中必然引起可信根切换，造成动态度量的瞬时断层；
3)TPM可信模块多为SPI或I2C总线接口，数据传输速率较慢，难以满足日益庞大的动态度量数据量和高实时性要求；
4)控制器之间采用软件通讯方式判断对方状态，由于软件通讯方式存在固有延迟，当主控制器故障时，备控制器需要延迟一定时间才能诊断出来，无法做到无扰切换且容易出现双主的情况。
发明内容
本发明的目的在于提供一种基于多CPU的可信冗余控制系统及控制方法，以克服现有技术的不足。
一种基于多CPU的可信冗余控制系统，包括多级连接的控制器，相邻两个控制器之间通过冗余通讯回路和硬接线回路连接，硬接线回路用于相邻两个控制器之间的主备角色和故障信号传输，冗余通讯回路用于相邻两个控制器之间同步数据交互和诊断信息传递。
优选的，控制器包括第一中央处理器、第二中央处理器和可信模块，第一中央处理器和第二中央处理器之间通过PCIE总线连接，第一中央处理器和第二中央处理器通过串行外设接口或I2C分别与可信模块连接，第一中央处理器和第二中央处理器通过PCIE总线获取连接可信模块的SPI或I2C的访问权。
优选的，当第一中央处理器或第二中央处理器其中一个获取到可信模块的访问权后，获取到可信模块的访问权的第一中央处理器或第二中央处理器保持对可信模块的连接，采用预取机制将可信模块中的可信根数据预先读取至获取到可信模块的访问权的第一中央处理器或第二中央处理器内部。
优选的，当控制器中第一中央处理器和第二中央处理器均正常时依靠PCIE总线同步数据，当第一中央处理器或第二中央处理器发生故障时，自动切换至第二中央处理器或第一中央处理器工作。
一种基于多CPU的可信冗余控制方法，包括多级连接的控制器，相邻两个控制器之间通过冗余通讯回路和硬接线回路连接，具体包括以下步骤：
控制器应用程序启动完成后，控制器内的两个中央控制器利用PCIE总线获取连接该控制器内可信模块的SPI或I2C的访问权；获取到该控制器内可信模块的访问权的中央处理器与该可信模块的连接，采用预取机制将可信模块中的可信根数据预先读取至获取到可信模块的访问权的中央处理器内，多控制器之间通过硬接线回路进行主备角色和故障信号传输，多控制器之间通过冗余通讯回路同步数据交互和诊断信息传递。
优选的，控制器应用程序启动完成后，控制器内的两个中央处理器均正常时依靠PCIE总线同步数据，当其中一个中央处理器发生故障时，自动切换至另一个中央处理器工作。
优选的，多级连接的控制器具体包括第一控制器和第二控制器，第一控制器和第二控制器通过冗余通讯回路和硬接线回路连接，硬接线回路用于连接第一控制器和第二控制器的主备角色和故障信号，冗余通讯回路用于第一控制器和第二控制器同步数据交互和诊断信息传递。
优选的，所述第一控制器包括第一中央处理器、第二中央处理器和第一可信模块，第一中央处理器和第二中央处理器之间通过PCIE总线连接，第一中央处理器和第二中央处理器分别与第一可信模块通过串行外设接口或I2C连接，第一中央处理器和第二中央处理器依靠PCIE总线获取连接第一可信模块的SPI或I2C的访问权；当第一中央处理器或第二中央处理器其中一个获取到第一可信模块的访问权后，获取到第一可信模块的访问权的第一中央处理器或第二中央处理器保持对第一可信模块的连接，采用预取机制将第一可信模块中的可信根数据预先读取至获取到第一可信模块的访问权的第一中央处理器或第二中央处理器内部。
优选的，当第一控制器中第一中央处理器和第二中央处理器均正常时依靠PCIE总线同步数据，当第一中央处理器或第二中央处理器发生故障时，自动切换至第二中央处理器或第一中央处理器工作。
优选的，所述第二控制器包括第三中央处理器、第四中央处理器和第二可信模块，第三中央处理器和第四中央处理器之间通过PCIE总线连接，第三中央处理器和第四中央处理器通过SPI或I2C分别与第二可信模块连接，第三中央处理器和第四中央处理器依靠PCIE总线获取连接第二可信模块的SPI或I2C的访问权；当第三中央处理器或第四中央处理器获取到第二可信模块的访问权后，第三中央处理器或第四中央处理器保持对第二可信模块的连接，采用预取机制将第二可信模块中的可信根数据预先读取至第三中央处理器或第四中央处理器内部。
与现有技术相比，本发明具有以下有益的技术效果：
本发明提供一种基于多CPU的可信冗余控制系统，多级连接的控制器，相邻两个控制器之间通过冗余通讯回路和硬接线回路连接，硬接线回路用于相邻两个控制器之间的主备角色和故障信号传输，冗余通讯回路用于相邻两个控制器之间同步数据交互和诊断信息传递，两个回路同时工作且优势互补，由于硬接线回路信号具有高速和直观的优点，能够使对方快速感知主备和故障状态，从而实现控制器之间的主备信息交互和无扰切换，且由于硬接线回路内部设计有互斥逻辑，从根本上避免了双主情况的发生。
多控制器均采用多级动态验签机制，在动态度量过程中，采用双CPU增加算力的同时，针对大数据量的业务进程实施CPU动态分配，从而有效避免验签失败、延迟堵塞等问题，大大提高动态度量的实时性和可靠性。
在增强CPU冗余度的同时，有效规避了因TPM模块切换引起的动态度量瞬时断层问题。
附图说明
图1为本发明实施例中基于多CPU的可信冗余控制系统结构框图。
图2为本发明实施例中基于多CPU的可信冗余控制方法流程框图。
图中，1、第一控制器；2、第二控制器；3、第一中央处理器；4、第二中央处理器；5、冗余通讯回路；6、硬接线回路；7、第一可信模块；8、第三中央处理器；9、第四中央处理器；10、第二可信模块。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本发明提供一种基于多CPU的可信冗余控制系统，包括多级连接的控制器，相邻两个控制器之间通过冗余通讯回路5和硬接线回路6连接，硬接线回路6用于相邻两个控制器之间的主备角色和故障信号传输，冗余通讯回路用于相邻两个控制器之间同步数据交互和诊断信息传递。
如图1所示，在本发明的一种实施例中，针对双控制器的可信冗余控制系统，具体包括第一控制器1和第二控制器2，第一控制器1和第二控制器2通过冗余通讯回路5和硬接线回路6连接，硬接线回路6用于连接第一控制器1和第二控制器2的主备角色和故障信号，冗余通讯回路5用于第一控制器1和第二控制器2同步数据交互和诊断信息传递，本发明第一控制器1和第二控制器2之间采用冗余通讯回路和硬接线回路相结合的方式，硬接线回路连接主备角色和故障信号，冗余通讯回路实现数据同步和诊断信息交互，两个回路同时工作且优势互补，由于硬接线回路信号具有高速和直观的优点，能够使对方快速感知主备和故障状态，从而实现控制器之间的主备信息交互和无扰切换，且由于硬接线回路内部设计有互斥逻辑，从根本上避免了双主情况的发生。
所述第一控制器1包括第一中央处理器3(CPU1)、第二中央处理器4(CPU2)和第一可信模块5(TPM1)，第一中央处理器和第二中央处理器之间通过PCIE(peripheralcomponent interconnect express)总线连接，第一中央处理器和第二中央处理器分别与第一可信模块通过串行外设接口(SPI，Serial Peripheral Interface)或I2C(双向二线制同步串行总线)连接，第一中央处理器和第二中央处理器依靠PCIE总线获取连接第一可信模块的SPI或I2C的访问权。当第一中央处理器或第二中央处理器其中一个获取到第一可信模块的访问权后，获取到第一可信模块的访问权的第一中央处理器或第二中央处理器保持对第一可信模块的连接，采用预取机制将第一可信模块中的可信根数据预先读取至获取到第一可信模块的访问权的第一中央处理器或第二中央处理器内部，便于动态度量过程中的可信根数据取用。
第一中央处理器和第二中央处理器采用多级动态验签机制，针对大数据量的业务进程进行动态分配。构建双CPU冗余架构，当第一控制器1中第一中央处理器和第二中央处理器均正常时依靠PCIE总线同步数据，当第一中央处理器或第二中央处理器发生故障时，自动切换至第二中央处理器或第一中央处理器工作，实现多级动态验签机制。
所述第二控制器2包括第三中央处理器8(CPU3)、第四中央处理器9(CPU4)和第二可信模块10(TPM2)，第三中央处理器和第四中央处理器之间通过PCIE总线连接，第三中央处理器和第四中央处理器通过SPI或I2C分别与第二可信模块连接，第三中央处理器和第四中央处理器依靠PCIE总线获取连接第二可信模块的SPI或I2C的访问权。当第三中央处理器或第四中央处理器获取到第二可信模块的访问权后，第三中央处理器或第四中央处理器保持对第二可信模块的连接，采用预取机制将第二可信模块中的可信根数据预先读取至第三中央处理器或第四中央处理器内部，便于动态度量过程中的可信根数据取用。
第三中央处理器和第四中央处理器采用多级动态验签机制，针对大数据量的业务进程进行动态分配。在第二控制器2内构建双CPU冗余架构，设置第三中央处理器和第四中央处理器，第三中央处理器和第四中央处理器均正常时依靠PCIE总线同步数据，当第三中央处理器或第四中央处理器发生故障时，自动切换至第四中央处理器或第三中央处理器工作。
第一控制器1和第二控制器2均采用多级动态验签机制，在动态度量过程中，采用双CPU增加算力的同时，针对大数据量的业务进程实施CPU动态分配，从而有效避免验签失败、延迟堵塞等问题，大大提高动态度量的实时性和可靠性；
构建了双CPU冗余架构，第一控制器1和第二控制器2中采用双CPU冗余工作模式，2个CPU通过PCIE高速总线同步数据，当一个CPU故障时自动切换至另一个CPU并报警，TPM模块仍然可以正常工作，在增强CPU冗余度的同时，有效规避了因TPM模块切换引起的动态度量瞬时断层问题；
第一控制器1和第二控制器2中，采用预取机制将TPM模块中的可信根数据预先读取至获取到可信模块的访问权的中央处理器内部，便于动态度量过程中2个中央处理器对可信根数据的取用，显著缩短可信根数据的读取等待时间，从而满足了动态度量的大数据量和高实时性要求；
第一中央处理器和第二中央处理器之间采用冗余通讯回路和硬接线回路相结合的方式，硬接线回路连接主备角色和故障信号，冗余通讯回路实现数据同步和诊断信息交互，两个回路同时工作且优势互补，由于硬接线回路信号具有高速和直观的优点，能够使对方快速感知主备和故障状态，从而实现控制器之间的主备信息交互和无扰切换，且由于硬接线回路内部设计有互斥逻辑，从根本上避免了双主情况的发生。
如图2所示，在本发明的一个实施例中，本发明提供一种基于多CPU的可信冗余控制方法，针对上述基于多CPU的可信冗余控制系统中第一控制器1和第二控制器2的控制，第一控制器1和第二控制器2通过冗余通讯回路5和硬接线回路6连接，硬接线回路6用于连接第一控制器1和第二控制器2的主备角色和故障信号，冗余通讯回路5用于第一控制器1和第二控制器2同步数据交互和诊断信息传递。具体包括以下步骤：控制器应用程序启动完成后，控制器内的两个中央控制器利用PCIE总线获取连接该控制器内可信模块的SPI或I2C的访问权；获取到该控制器内可信模块的访问权的中央处理器与该可信模块的连接，采用预取机制将可信模块中的可信根数据预先读取至获取到可信模块的访问权的中央处理器内，多控制器之间通过硬接线回路进行主备角色和故障信号传输，多控制器之间通过冗余通讯回路同步数据交互和诊断信息传递。
控制器应用程序启动完成后，控制器内的两个中央处理器均正常时依靠PCIE总线同步数据，当其中一个中央处理器发生故障时，自动切换至另一个中央处理器工作，实现多级动态验签机制。
本发明采用冗余通讯回路和硬接线回路相结合的方式，硬接线回路连接主备角色和故障信号，冗余通讯回路实现数据同步和诊断信息交互，两个回路同时工作且优势互补，由于硬接线回路信号具有高速和直观的优点，能够使对方快速感知主备和故障状态，从而实现控制器之间的主备信息交互和无扰切换，且由于硬接线回路内部设计有互斥逻辑，从根本上避免了双主情况的发生。

Claims (10)

1.一种基于多CPU的可信冗余控制系统，其特征在于，包括多级连接的控制器，相邻两个控制器之间通过冗余通讯回路(5)和硬接线回路(6)连接，硬接线回路(6)用于相邻两个控制器之间的主备角色和故障信号传输，冗余通讯回路用于相邻两个控制器之间同步数据交互和诊断信息传递。
2.根据权利要求1所述的一种基于多CPU的可信冗余控制系统，其特征在于，控制器包括第一中央处理器、第二中央处理器和可信模块，第一中央处理器和第二中央处理器之间通过PCIE总线连接，第一中央处理器和第二中央处理器通过串行外设接口或I2C分别与可信模块连接，第一中央处理器和第二中央处理器通过PCIE总线获取连接可信模块的SPI或I2C的访问权。
3.根据权利要求2所述的一种基于多CPU的可信冗余控制系统，其特征在于，当第一中央处理器或第二中央处理器其中一个获取到可信模块的访问权后，获取到可信模块的访问权的第一中央处理器或第二中央处理器保持对可信模块的连接，采用预取机制将可信模块中的可信根数据预先读取至获取到可信模块的访问权的第一中央处理器或第二中央处理器内部。
4.根据权利要求2所述的一种基于多CPU的可信冗余控制系统，其特征在于，当控制器中第一中央处理器和第二中央处理器均正常时依靠PCIE总线同步数据，当第一中央处理器或第二中央处理器发生故障时，自动切换至第二中央处理器或第一中央处理器工作。
5.一种基于多CPU的可信冗余控制方法，其特征在于，包括多级连接的控制器，相邻两个控制器之间通过冗余通讯回路(5)和硬接线回路(6)连接，具体包括以下步骤：
控制器应用程序启动完成后，控制器内的两个中央控制器利用PCIE总线获取连接该控制器内可信模块的SPI或I2C的访问权；获取到该控制器内可信模块的访问权的中央处理器与该可信模块的连接，采用预取机制将可信模块中的可信根数据预先读取至获取到可信模块的访问权的中央处理器内，多控制器之间通过硬接线回路进行主备角色和故障信号传输，多控制器之间通过冗余通讯回路同步数据交互和诊断信息传递。
6.根据权利要求5所述的一种基于多CPU的可信冗余控制方法，其特征在于，控制器应用程序启动完成后，控制器内的两个中央处理器均正常时依靠PCIE总线同步数据，当其中一个中央处理器发生故障时，自动切换至另一个中央处理器工作。
7.根据权利要求5所述的一种基于多CPU的可信冗余控制方法，其特征在于，多级连接的控制器具体包括第一控制器(1)和第二控制器(2)，第一控制器(1)和第二控制器(2)通过冗余通讯回路(5)和硬接线回路(6)连接，硬接线回路(6)用于连接第一控制器(1)和第二控制器(2)的主备角色和故障信号，冗余通讯回路(5)用于第一控制器(1)和第二控制器(2)同步数据交互和诊断信息传递。
8.根据权利要求7所述的一种基于多CPU的可信冗余控制方法，其特征在于，所述第一控制器(1)包括第一中央处理器、第二中央处理器和第一可信模块，第一中央处理器和第二中央处理器之间通过PCIE总线连接，第一中央处理器和第二中央处理器分别与第一可信模块通过串行外设接口或I2C连接，第一中央处理器和第二中央处理器依靠PCIE总线获取连接第一可信模块的SPI或I2C的访问权；当第一中央处理器或第二中央处理器其中一个获取到第一可信模块的访问权后，获取到第一可信模块的访问权的第一中央处理器或第二中央处理器保持对第一可信模块的连接，采用预取机制将第一可信模块中的可信根数据预先读取至获取到第一可信模块的访问权的第一中央处理器或第二中央处理器内部。
9.根据权利要求8所述的一种基于多CPU的可信冗余控制方法，其特征在于，当第一控制器(1)中第一中央处理器和第二中央处理器均正常时依靠PCIE总线同步数据，当第一中央处理器或第二中央处理器发生故障时，自动切换至第二中央处理器或第一中央处理器工作。
10.根据权利要求7所述的一种基于多CPU的可信冗余控制方法，其特征在于，所述第二控制器(2)包括第三中央处理器、第四中央处理器和第二可信模块，第三中央处理器和第四中央处理器之间通过PCIE总线连接，第三中央处理器和第四中央处理器通过SPI或I2C分别与第二可信模块连接，第三中央处理器和第四中央处理器依靠PCIE总线获取连接第二可信模块的SPI或I2C的访问权；当第三中央处理器或第四中央处理器获取到第二可信模块的访问权后，第三中央处理器或第四中央处理器保持对第二可信模块的连接，采用预取机制将第二可信模块中的可信根数据预先读取至第三中央处理器或第四中央处理器内部。
CN202311221462.1A 2023-09-20 2023-09-20 一种基于多cpu的可信冗余控制系统及控制方法 Pending CN117111525A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311221462.1A CN117111525A (zh) 2023-09-20 2023-09-20 一种基于多cpu的可信冗余控制系统及控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311221462.1A CN117111525A (zh) 2023-09-20 2023-09-20 一种基于多cpu的可信冗余控制系统及控制方法

Publications (1)

Publication Number Publication Date
CN117111525A true CN117111525A (zh) 2023-11-24

Family

ID=88812875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311221462.1A Pending CN117111525A (zh) 2023-09-20 2023-09-20 一种基于多cpu的可信冗余控制系统及控制方法

Country Status (1)

Country Link
CN (1) CN117111525A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117668860A (zh) * 2024-02-01 2024-03-08 西安热工研究院有限公司 一种基于硬件可信根全冗余可信防御方法、控制器和系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117668860A (zh) * 2024-02-01 2024-03-08 西安热工研究院有限公司 一种基于硬件可信根全冗余可信防御方法、控制器和系统

Similar Documents

Publication Publication Date Title
EP3699764B1 (en) Redundant ethernet-based secure computer system
CN104050061B (zh) 一种基于PCIe总线多主控板冗余备份系统
EP0514075A2 (en) Fault tolerant processing section with dynamically reconfigurable voting
CN108021406B (zh) 一种适用于机载计算机的双余度热备份cpu系统
US9195553B2 (en) Redundant system control method
CN117111525A (zh) 一种基于多cpu的可信冗余控制系统及控制方法
JP2006178616A (ja) フォールトトレラントシステム、これで用いる制御装置、動作方法、及び動作プログラム
EP0868692B1 (en) Processor independent error checking arrangement
CN111767244A (zh) 基于国产龙芯平台的双冗余计算机设备
CN205050131U (zh) 一种支持多路系统任意处理启动及高冗余度的电路
CN110147343B (zh) 一种全比较的Lockstep处理器架构
CN105072029A (zh) 一种双活双控存储系统的冗余链路设计方法及系统
JPH0934809A (ja) 高信頼化コンピュータシステム
CN114355802A (zh) 一种多核并起的处理器同步调试方法
KR100928187B1 (ko) 듀얼 프로세서 제어 장치의 고장 안전 구조
CN106815093B (zh) 一种基于国产龙芯处理器间互连的计算机故障容错装置
CN109739697B (zh) 一种基于高速数据交换的强实时性双机同步容错系统
JP2002269029A (ja) 高信頼性情報処理装置及びそれに用いる情報処理方法並びにそのプログラム
CN111858148A (zh) 一种PCIE Switch芯片配置文件恢复系统及方法
TWI772024B (zh) 減少停機時間的方法及系統
CN116302625A (zh) 故障上报方法、设备及存储介质
CN115328706A (zh) 双cpu冗余架构综合控制方法及系统
CN113867648A (zh) 一种服务器存储子系统及其控制方法
CN104360676A (zh) 核电站cpu并行冗余模式下信号输出设置方法和系统
CN110908953A (zh) 一种处理器互连系统及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination