CN114355802A - 一种多核并起的处理器同步调试方法 - Google Patents

Abstract

本申请提供了一种多核并起的处理器同步调试方法，所述方法应用于主机端，所述主机端包括调试总线接口、离散控制卡以及控制软件；所述方法包括:离散控制卡生成停止信号或运行信号，发送所述停止信号至目标机端；其中,所述停止信号用于控制多核处理器实现同步停止；控制软件生成软件信号，发送所述软件信号和运行信号至目标机端；其中，所述软件信号用于控制所述多核处理器处于待命状态；所述运行信号用于控制所述多核处理器实现同步运行；以达到多核处理器的多个内核实现同步停止、同步运行的目的，实现多核处理器的同步调试。

Description

一种多核并起的处理器同步调试方法

技术领域

本发明属于嵌入式多核调试技术领域，尤其涉及一种多核并起的处理器同步调试方法。

背景技术

在航空航天飞行控制、空中交通管制、银行及核电站控制等领域，为提高系统的任务可靠性与安全可靠性，多采用余度控制技术。在多余度控制软件的开发设计过程中，常常需要在某一通道运行到某种特定条件时，停止所有通道来观察各通道当前的运行状态，分析各通道数据，验证软件逻辑设计是否合理。

在单核多余度同步调试中，每个CPU独占调试总线和同步调试的外部接口，通道间依靠同步信号的高低握手来实现通道同步。

多核同步调试中，一个CPU外部仅有一套调试资源，但是一个CPU内部却有多核调试目标，如何解决一套调试资源下的多核同步调试问题,是一项必须突破的关键技术。

于是，设计并实现CPU内部多核间的同步停止、同步运行，就成为了研制余度多核控制软件的重要技术难题。针对这种需求的提出和工程实现方法国外相关技术均处于保密状态，国内也未出现相关报道。

发明内容

针对上述技术问题，第一方面，本申请提供了一种多核并起的处理器同步调试方法，所述方法应用于主机端，所述主机端包括调试总线接口、离散控制卡以及控制软件；所述方法包括:

离散控制卡生成停止信号或运行信号，发送所述停止信号至目标机端；其中,所述停止信号用于控制多核处理器实现同步停止；

控制软件生成软件信号，发送所述软件信号和运行信号至目标机端；其中，所述软件信号用于控制所述多核处理器处于待命状态；所述运行信号用于控制所述多核处理器实现同步运行。

优选地，所述离散控制卡生成停止信号和运行信号，发送所述停止信号至目标机端，包括：

控制软件发送指令给所述离散控制卡，所述离散控制卡基于所述指令生成所述停止信号，发送所述停止信号至目标机端。

优选地，所述控制软件生成软件信号，发送所述软件信号和运行信号至目标机端，包括：

控制软件生成软件信号，并将所述软件信号发送至主核；

将所述运行信号发送至中断控制器。

优选地，所述离散控制卡生成运行信号，包括：

控制软件发送指令给所述离散控制卡，所述离散控制卡基于所述指令生成所述运行信号。

第二方面，本申请提供了一种多核并起的处理器同步调试方法，其特征在于，所述方法应用于目标机端，所述目标机端包括多核处理器，所述多核处理器包括中断控制器；所述方法包括：

所述中断控制器接收所述停止信号或运行信号，基于所述停止信号控制所述多核处理器同步停止；其中，所述多核处理器包括主核和从核；

所述主核接收所述软件信号，并将所述软件信号转发给所述从核，基于所述软件信号和所述运行信号控制所述主核和从核同步运行。

优选地，所述中断控制器接收所述停止信号，基于所述停止信号控制所述多核处理器同步停止，包括：

所述中断控制器接收所述停止信号，并将所述停止信号投递给所述多核处理器；

基于所述停止信号控制所述多核处理器同步停止。

优选地，所述软件信号是所述主核和所述从核同步运行的准备信号。

优选地，所述中断控制器接收所述运行信号，包括：

所述中断控制器接收所述运行信号，并将所述运行信号投递给所述主核和从核。

本发明的有益效果：

本发明提出一种多核并起的处理器同步调试方法，当某个内核在事件产生时，不但要停止本核运行并保护现场，并且要同步停止多核处理器内的其它内核。当目标内核调试完成后恢复运行时也必须通知多核处理器内的其它内核同步运行，以达到多核处理器的多个内核实现同步停止、同步运行的目的，实现多核处理器的同步调试。

附图说明

图1为本申请实施例提供的一种多核处理器同步调试原理示意图；

图2为本申请实施例提供的一种多核处理器同步停止控制流图；

图3为本申请实施例提供的一种多核处理器同步运行控制流图；

图4为本申请实施例提供的一种多核处理器同步停止信号处理示意图；

图5为本申请实施例提供的一种多核处理器“多核并起”机制原理示意图；

图6为本申请实施例提供的一种多核处理器系统Timer补偿原理示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本申请的技术方案由以下部分组成：

1)如图1，根据调试原理图将调试设备与多核处理器嵌入式计算机进行连接，实现主机端与目标机端间调试信号、离散信号和复位信号的信号通路；

2)在主机端通过调试控制软件控制离散控制卡向目标机发送复位脉冲信号，复位脉冲电平及宽度需要与处理器要求的复位信号一致。复位信号使能多核处理器的RST引脚，多核处理器内部逻辑引导多核处理器复位启动；

3)如图2，在主机端通过控制软件控制离散控制卡向目标机发送停止信号，硬件停止信号到达多核处理器的中断控制器，通过中断控制器将停止信号投递到所有内核，保证所有内核同步响应；

4)目标机多核同步停止后，主机端可通过控制软件对目标机进行调试，调试完成后进行下一步骤；

5)“多核并起”机制的实现。如图3，在主机端连续发送两个信号：首先，调试控制软件通过调试总线向目标机发送“同步准备”调试命令；然后，控制软件进行同步延时；最后，控制软件控制离散控制卡向目标机发送“运行信号”。如图5，在目标机端，多核处理器内核收到“同步准备”信号后，调试命令处理模块先将核挂起，进行等待；当多核处理器内核接收到“运行信号”，同时退出中断处理程序，恢复同步运行。

6)重复3、4、5步骤可实现多核处理器的多次同步调试。

需要说明的是，在步骤3中，目标机端进行“停止信号”处理逻辑如图4。

1)信号采样逻辑中识别下降沿加低电平脉冲宽度40ns双保险，过滤干扰信号；

2)在中断处理程序中设计专用寄存器清除采样脉冲信号发送，避免重复响应。

在步骤5中，目标机多核退出中断处理程序，恢复同步运行。

1)主机端控制软件的同步延时时间需要根据实际硬件性能进行适配；

2)需要对目标机应用软件系统Timer进行中断响应时间补偿，具体的补偿时间以系统实际处理逻辑为准。如图6，由于“同步调试”进入中断服务后进行“现场保存”和退出中断服务时“现场恢复”都会消耗应用软件系统Timer，现场处理主要包括中断上下文、状态字、程序指针等关键信息。

在本申请其他实施例中，PowerPC2020同步调试

1)如图1，根据调试原理图将调试设备与多核处理器嵌入式计算机进行连接，实现主机端与目标机端间调试信号、停止信号、复位信号的信号通路；

2)在主机端通过调试控制软件控制离散控制卡向目标机发送一个10ms低脉冲复位信号，PowerPC2020复位启动；

3)同步停止调试：

a)提前在PowerPC2020可编程中断控制器中将停止信号同时绑定到核1和核2；

b)如图2，在主机端通过调试控制软件控制离散控制卡向目标机发送一个10ms低脉冲停止信号；

c)如图3，目标机端“调试代理”进行“停止信号”处理，首先识别“停止信号”下降沿；识别到下降沿后同时判断“停止信号”低电平脉冲宽度是否大于40ns。通过下降沿加脉冲宽度双门槛，过滤干扰信号；

d)如图3，目标机端在中断处理程序中设置专用寄存器清除采样脉冲信号持续发送，避免“同步停止”调试命令重复响应。

4)目标机多核同步停止后，主机端可通过调试控制软件对目标机进行调试，如读取关键变量、设置变量数值和设置断点等，调试完成后进行下一步骤；

5)同步运行调试：

a)如图5，调试设备通过调试控制软件向目标机发送“同步准备”调试命令，并启动500ms延时；

b)目标机端主核“调试代理”收到“同步准备”调试命令后，将“同步准备”调试命令分发到从核；

c)当CPU核收到“同步准备”调试命令后，各核的“调试代理”调试命令处理模块将核进行挂起等待；

d)调试设备延时500ms后，调试控制软件控制离散控制卡向目标机发送一个10ms低脉冲“运行信号”；

e)如图6，目标机收到“运行信号”后，目标机端各核“调试代理”补偿系统Timer300us中断响应时间，然后退出中断处理程序，恢复各核间的同步运行。

以上所述，仅为本发明的具体实施例，对本发明进行详细描述，未详尽部分为常规技术。但本发明的保护范围不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种多核并起的处理器同步调试方法，其特征在于，所述方法应用于主机端，所述主机端包括调试总线接口、离散控制卡以及控制软件；所述方法包括:

离散控制卡生成停止信号或运行信号，发送所述停止信号至目标机端；其中,所述停止信号用于控制多核处理器实现同步停止；

控制软件生成软件信号，发送所述软件信号和运行信号至目标机端；其中，所述软件信号用于控制所述多核处理器处于待命状态；所述运行信号用于控制所述多核处理器实现同步运行。

2.根据权利要求1所述的方法，其特征在于，所述离散控制卡生成停止信号和运行信号，发送所述停止信号至目标机端，包括：

控制软件发送指令给所述离散控制卡，所述离散控制卡基于所述指令生成所述停止信号，发送所述停止信号至目标机端。

3.根据权利要求1所述的方法，其特征在于，所述控制软件生成软件信号，发送所述软件信号和运行信号至目标机端，包括：

控制软件生成软件信号，并将所述软件信号发送至主核；

将所述运行信号发送至中断控制器。

4.根据权利要求3所述的方法，其特征在于，所述离散控制卡生成运行信号，包括：

控制软件发送指令给所述离散控制卡，所述离散控制卡基于所述指令生成所述运行信号。

5.一种多核并起的处理器同步调试方法，其特征在于，所述方法应用于目标机端，所述目标机端包括多核处理器，所述多核处理器包括中断控制器；所述方法包括：

所述中断控制器接收所述停止信号或运行信号，基于所述停止信号控制所述多核处理器同步停止；其中，所述多核处理器包括主核和从核；

所述主核接收所述软件信号，并将所述软件信号转发给所述从核，基于所述软件信号和所述运行信号控制所述主核和从核同步运行。

6.根据权利要求5所述的方法，其特征在于，所述中断控制器接收所述停止信号，基于所述停止信号控制所述多核处理器同步停止，包括：

所述中断控制器接收所述停止信号，并将所述停止信号投递给所述多核处理器；

基于所述停止信号控制所述多核处理器同步停止。

7.根据权利要求5所述的方法，其特征在于，所述软件信号是所述主核和所述从核同步运行的准备信号。

8.根据权利要求7所述的方法，其特征在于，所述中断控制器接收所述运行信号，包括：

所述中断控制器接收所述运行信号，并将所述运行信号投递给所述主核和从核。

Images