CN108121683B - 基于多核架构高速差分总线的无缝切换快速自恢复方法 - Google Patents

Abstract

本发明公开了一种基于多核架构高速差分总线的无缝切换快速自恢复方法，利用芯片内部共享RAM区域建立多核之间交互通道，并跟据电力系统采样的特性定义最小同步中断值，完成多核协同快速响应架构，同时采用特殊中断触发方式，启动多核历史数据存储功能，确保数据源的完整性，实现保护算法的无缝切换，最后将RC对EP的训练过程进行时间片分割，并行处理其他任务，提升自恢复时间。本发明用以解决高速差分总线链路异常恢复保护算法数据源不完整问题，并提高系统恢复时间，增强了平台自恢复能力，提升了二次设备装置的可靠性。

Description

基于多核架构高速差分总线的无缝切换快速自恢复方法

技术领域

本发明涉及一种基于多核架构高速差分总线的无缝切换快速自恢复方法，属于电力系统自动化技术领域。

背景技术

随着智能变电站的不断推广，对二次设备的大流量数据交换要求日益提升,高速串行差分总线(如PCIe)已成为装置内部数据通信的主要载体，与电网安全可靠运行息息相关。智能电力二次设备的可靠性依赖于通信的稳定性，通信异常会使二次设备采样数据不完整甚至丢失，造成保护装置算法的源数据出现问题，导致保护设备失效，电网处于无保护状态，带来的后果十分严重。因此，研究高速差分总线的无缝切换快速自恢复方法不仅能够保证二次设备通信可靠性，又能避免保护装置拒动、误动等事故的发生，为电网运行的安全性提供保障。

电力系统作为一个复杂的系统，各种电气设备在内部纵横交错，互相关联，互相影响，其中既有高达500kV的高压一次设备，也有工作电压仅为0.3V的芯片。在这样恶劣的电磁环境中，既要保证高速差分通信接口的抗干扰能力，更要保证通信接口在干扰下发生异常情况后，能够快速训练实现链路自恢复。

现有高速差分总线(如PCIe)的训练机制都为单核工作模式，RC端通过检测链路状态来控制EP端的配置、链路训练、通信恢复等过程，相当于将整个链路进行重新初始化，不同CPU的初始化时间有所区别，大约100毫秒到几秒。而在通信链路重新恢复的过程中如果发生电力故障，会使装置动作延时，严重的还会发生越级动作等性质恶劣事件。

本发明通过多核协同快速响应技术、断链检测无缝切换技术及高速差分总线快速自恢复技术，大大降低了多核系统链路异常恢复时间，可控制在1/4工频周波内完成整个链路的重新训练，恢复正常通信。即使在电磁干扰、静电串入等环境恶劣条件下，发生高速差分总线链路通信异常及断链情况，本发明也能确保二次设备装置的正确动作，避免故障范围扩大而影响电网运行的稳定性。

发明内容

目的：为了克服现有技术中存在的不足，本发明提供一种基于多核架构高速差分总线的无缝切换快速自恢复方法。

技术方案：为解决上述技术问题，本发明采用的技术方案为：

一种基于多核架构高速差分总线的无缝切换快速自恢复方法，包括如下步骤：

步骤1：利用芯片内部共享RAM，Random-Access Memory区域建立多核数据交互通道，通道个数与核个数成如下公式比例：

(m为通道个数，n为核个数)，同时将各RAM区域进行4K字节对齐，再对RAM区域中的接收数据进行一级缓存备份；

步骤2：根据电力行业保护装置采样需求，定义最小同步中断值，并采用外部最高优先级硬中断方式让各CPU在最小时间内同步响应并处理交换数据；

步骤3：采用特殊中断触发方式，配合多核协同响应技术，启动历史数据存储功能，启动断面保护算法，待通信恢复正常后确保数据源的完整性，完成保护算法的无缝切换，实现断链检测无缝切换技术；

步骤4：将RC，Root Complex，根控制器对EP，End Point，端点的训练过程进行时间片分割，并行处理其他任务，在1/4工频周波内完成链路恢复功能。

作为优选方案，所述多核交互通道的建立步骤如下：

1.1：各核之间通道独立；

1.2：通道首地址以4K对齐；

1.3：互斥逻辑双备份：读写指针由2个相同的16位计数器组成，高低16位互为备份，以32位存储方式定义在RAM中，当读取的高低16位计数器不一致时，说明正在更新写入指针，数据交互区禁止访问，读取进入循环等待状态；为确保异常时恢复过程中数据完整性，在RAM区开辟数据FIFO，通过一级缓存方式交替写入数据，防止读取数据不一致的情况发生。

作为优选方案，所述最小同步中断值采用500微秒。

作为优选方案，所述硬中断方式包括如下步骤：

2.1：中断头处读取数据；

2.2：中断尾部写入数据并更新计数器；

2.3：2核之间一次交互数据的时间可控制在1毫秒以内，即电力二次设备在高速串行总线异常后，可在1毫秒内让CPU上所有核进入协同处理状态，实现快速检测技术。

作为优选方案，所述特殊中断触发方式的选取及配置方法如下：

3.1：特殊中断即最高优先级的CPU异常中断在主核上优先级最高；

3.2：中断处理过程时间控制在10微秒内；

3.3：中断结束后触发高优先级实时进程用来处理训练及恢复逻辑，同时屏蔽系统中的链路所有操作，使整个通信恢复过程可控，不受操作系统的影响。

作为优选方案，所述链路恢复功能包括：

4.1：运行于高优先级进程并独享控制链路功能，在对EP进行训练和相互协商过程中，交替完成链路初始化、空间定义及历史数据处理功能；

4.2：高速差分总线自恢复过程中，硬件接口采用PCIe2.0；

4.3：将训练过程进行时间片分割，并行处理其他任务，可控制在1/4工频周波内恢复链路。

有益效果：本发明提供的基于多核架构高速差分总线的无缝切换快速自恢复方法，利用芯片内部共享RAM区域建立多核之间交互通道，并跟据电力系统采样的特性定义最小同步中断值，完成多核协同快速响应架构，同时采用特殊中断触发方式，启动多核历史数据存储功能，确保数据源的完整性，实现保护算法的无缝切换，最后将RC对EP的训练过程进行时间片分割，并行处理其他任务，提升自恢复时间。其优点在于，该方法不仅适用于单核、双核及多核平台架构，也适用于同构、异构等多核系统，其快速恢复时间可控制在5ms(1/4个工频周波以内)，同时保证源数据的完整性，防止保护装置拒动、误动等严重事故的发生，增强了平台自恢复能力，提升了二次设备的可靠性，为电网安全运行提供保障。

附图说明

图1为本发明的多核交互通道结构图；

图2为本发明的保护算法无缝切换缓冲结构图；

图3为本发明的方案流程图。

具体实施方式

下面结合附图对本发明作更进一步的说明。

如图1所示，本发明提出了多核协同快速响应技术，利用芯片内部共享RAM区域，开辟多核之间交互通道，并定义最小同步中断值，让各CPU在最小时间内同步响应并处理交换数据。多核交互通道的建立参照以下原则：各核之间通道独立；通道首地址以4K对齐；互斥逻辑双备份。各核之间通道独立，可使任意2核之间交互数据不受其他核影响，达到快速响应的目的，而通道个数依核数递增。通道首地址以4K对齐，可避免访问跨最小单元4K页表而带来的延时，增强快速交互性。读写指针由2个相同的16位计数器组成，高低16位互为备份，以32位存储方式定义在RAM中，当读取的高低16位计数器不一致时，说明正在更新写入指针，数据交互区禁止访问，读取进入循环等待状态。为确保异常时恢复过程中数据完整性，在RAM区开辟数据FIFO，通过一级缓存方式交替写入数据，防止读取数据不一致的情况发生。

本发明定义的最小同步中断值，根据电力系统采样的特性采用500微秒作为最小同步中断值，摒弃核间信号量等接口，采用硬中断方式实时响应中断可做到数据处理的严格同步。同时在中断头处读取数据，中断尾部写入数据并更新计数器，规避同时读写导致的数据不一致风险。满足上述条件后，2核之间一次交互数据的时间可控制在1毫秒以内，即电力二次设备在高速串行总线异常后，可在1毫秒内让CPU上所有核进入协同处理状态，实现快速检测技术。

如图2所示，本发明定义了断链检测无缝切换技术，采用特殊中断触发方式，配合多核协同响应技术，启动历史数据存储功能，待通信恢复正常后确保数据源的完整性，实现保护算法的无缝切换。特殊中断选取及配置参照以下原则：此中断在主核上优先级最高；中断处理过程时间控制在10微秒内；中断结束后触发高优先级实时进程用来处理训练及恢复逻辑。高优先级中断可确保系统第一时间获知链路数据异常，并协同其他核共同启动历史数据存储功能。控制中断处理时间，可使收发数据、保护算法及同步中断不受影响。中断触发的高优先级进程中包含训练及链路恢复功能，同时屏蔽系统中的链路所有操作，使整个通信恢复过程可控，不受操作系统的影响。当从核获知链路异常信息时，可能已滞后500微秒，因此实时收发数据采用每帧报文备份方式，可追溯历史数据，保持数据源的完整性，在后续恢复算法中进行时间窗处理，实现保护逻辑的无缝切换。如图2所示。

本发明定义了高速差分总线快速自恢复技术，其运行于高优先级进程并独享控制链路功能，在对EP进行训练和相互协商过程中，交替完成链路初始化、空间定义及历史数据处理功能。高速差分总线自恢复过程中，耗时较长的是RC对EP的训练过程，此过程速度取决于硬件接口，PCIe2.0速度远快于PCIe1.0。将训练过程进行时间片分割，并行处理其他任务，显著提升了自恢复时间，可控制在1/4工频周波内恢复链路。本发明同时保证源数据的完整性，降低了保护拒动风险，增强了电力二次设备异常时的自恢复能力，提升了装置的可靠性。

如图3所示，一种基于多核架构高速差分总线的无缝切换快速自恢复方法，通过此方法可保证源数据的完整性，完成保护算法的无缝切换，降低了保护动作拒动风险。具体步骤如下：

步骤1：利用芯片内部共享RAM区域建立多核间通道，通道个数与核个数成如下公式比例：

(m为通道个数，n为核个数)，同时将各RAM区域进行4K字节对齐，再对RAM区域中的接收数据进行一级缓存备份。

步骤2：根据电力行业保护装置采样需求，定义最小同步中断值，并采用外部最高优先级硬中断方式让各CPU在最小时间内同步响应并处理交换数据。

步骤3：采用特殊中断触发方式，配合多核协同响应技术，启动历史数据存储功能，启动断面保护算法，待通信恢复正常后确保数据源的完整性，完成保护算法的无缝切换，实现断链检测无缝切换技术。

步骤4：将RC对EP的训练过程进行时间片分割，并行处理其他任务，在1/4工频周波内完成链路恢复功能。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (3)

1.一种基于多核架构高速差分总线的无缝切换快速自恢复方法，其特征在于：包括如下步骤：

步骤1：利用芯片内部共享RAM，Random-Access Memory区域建立多核数据交互通道，通道个数与核个数成如下公式比例：

m为通道个数，n为核个数，同时将各RAM区域进行4K字节对齐，再对RAM区域中的接收数据进行一级缓存备份；

步骤2：根据电力行业保护装置采样需求，定义最小同步中断值，并采用外部最高优先级硬中断方式让各CPU在最小时间内同步响应并处理交换数据；

步骤3：采用特殊中断触发方式，配合多核协同响应技术，启动历史数据存储功能，启动断面保护算法，待通信恢复正常后确保数据源的完整性，完成保护算法的无缝切换，实现断链检测无缝切换技术；

步骤4：将RC，Root Complex，根控制器对EP，End Point，端点的训练过程进行时间片分割，并行处理其他任务，在1/4工频周波内完成链路恢复功能；

所述硬中断方式包括如下步骤：

2.1：中断头处读取数据；

2.2：中断尾部写入数据并更新计数器；

2.3：2核之间一次交互数据的时间可控制在1毫秒以内，即电力二次设备在高速串行总线异常后，可在1毫秒内让CPU上所有核进入协同处理状态，实现快速检测技术；

所述特殊中断触发方式的选取及配置方法如下：

3.1：特殊中断即最高优先级的CPU异常中断在主核上优先级最高；

3.2：中断处理过程时间控制在10微秒内；

3.3：中断结束后触发高优先级实时进程用来处理训练及恢复逻辑，同时屏蔽系统中的链路所有操作，使整个通信恢复过程可控，不受操作系统的影响；

所述链路恢复功能包括：

4.1：运行于高优先级进程并独享控制链路功能，在对EP进行训练和相互协商过程中，交替完成链路初始化、空间定义及历史数据处理功能；

4.2：高速差分总线自恢复过程中，硬件接口采用PCIe2.0；

4.3：将训练过程进行时间片分割，并行处理其他任务，可控制在1/4工频周波内恢复链路。

2.根据权利要求1所述的基于多核架构高速差分总线的无缝切换快速自恢复方法，其特征在于：所述多核交互通道的建立步骤如下：

1.1：各核之间通道独立；

1.2：通道首地址以4K对齐；

1.3：互斥逻辑双备份：读写指针由2个相同的16位计数器组成，高低16位互为备份，以32位存储方式定义在RAM中，当读取的高低16位计数器不一致时，说明正在更新写入指针，数据交互区禁止访问，读取进入循环等待状态；为确保异常时恢复过程中数据完整性，在RAM区开辟数据FIFO，通过一级缓存方式交替写入数据，防止读取数据不一致的情况发生。

3.根据权利要求1所述的基于多核架构高速差分总线的无缝切换快速自恢复方法，其特征在于：所述最小同步中断值采用500微秒。

Images