KR102007368B1 - Ｐｃｉ 익스프레스 스위치 및 이를 이용한 컴퓨터 시스템 - Google Patents

Ｐｃｉ 익스프레스 스위치 및 이를 이용한 컴퓨터 시스템 Download PDF

Info

Publication number
KR102007368B1
KR102007368B1 KR1020120147203A KR20120147203A KR102007368B1 KR 102007368 B1 KR102007368 B1 KR 102007368B1 KR 1020120147203 A KR1020120147203 A KR 1020120147203A KR 20120147203 A KR20120147203 A KR 20120147203A KR 102007368 B1 KR102007368 B1 KR 102007368B1
Authority
KR
South Korea
Prior art keywords
port
computer system
upstream port
pci express
upstream
Prior art date
Application number
KR1020120147203A
Other languages
English (en)
Other versions
KR20140078161A (ko
Inventor
최용석
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020120147203A priority Critical patent/KR102007368B1/ko
Priority to US13/958,241 priority patent/US10162780B2/en
Publication of KR20140078161A publication Critical patent/KR20140078161A/ko
Application granted granted Critical
Publication of KR102007368B1 publication Critical patent/KR102007368B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system

Abstract

컴퓨터간의 통신을 위하여 별도의 스위치 장치 등을 필요로 하지 않고 각 PCIe 내부에 장착하여 주 메모리를 공유할 수 있도록 하는 PCI 익스프레스 스위치 및 이를 이용한 컴퓨터 시스템을 제시한다. 제시된 PCI 익스프레스 스위치는 컴퓨터 시스템에 채용되는 PCI 익스프레스 스위치로서, 패킷을 송신하는 다운스트림 포트, 및 패킷을 수신하는 업스트림 포트를 포함하고, 다운스트림 포트 및 업스트림 포트는 다른 컴퓨터 시스템에 직접 연결된다. 컴퓨터 내부의 스위치 구조만을 변경하여 다른 컴퓨터의 메모리의 억세스를 가능하도록 하는 구조이므로, 컴퓨터와 컴퓨터간의 연결을 위하여 별도의 스위치 장치나 복잡한 소프트웨어를 필요로 하지 않으면서도, 다른 컴퓨터의 메모리를 직접 억세스할 수 있는 이점이 있다.

Description

ＰＣＩ 익스프레스 스위치 및 이를 이용한 컴퓨터 시스템{PCI express switch and computer system using the same}
본 발명은 PCI 익스프레스 스위치 및 이를 이용한 컴퓨터 시스템에 관한 것으로, 보다 상세하게는 스위치 내부의 가상 PCI 버스를 외부로 확장하여 컴퓨터 상호간을 접속하고, 스위치 내부의 업스트림 브리지를 다른 컴퓨터에서 디바이스로 가상화하여 이를 공유할 수 있도록 하는 PCI 익스프레스 스위치 및 이를 이용한 컴퓨터 시스템에 관한 것이다.
PCI Express 기술은 컴퓨터 시스템 내부에서 CPU와 주변기기간의 I/O 인터페이스를 하기 위한 기술로서, 초기에는 칩-투-칩 또는 슬롯을 이용한 인터페이스에 적용되어 왔다.
최근에는 PCI Express를 외부로 확장하기 위하여, PCI Express 케이블 또는 기타 구리 및 광케이블을 이용하여 확장하는 방법이 도입되어서, 시스템 내부뿐만 아니라 시스템 외부의 확장 인터페이스로 사용되고 있다.
이러한 기술의 발달로 PCI Express 버스를 이용하여 컴퓨터간의 클러스터링을 구현하는 방법이 제안되고 있다. 이때에는 스위치 내부의 다운스트림 포트 중 일부를 Non-Transparent (NT) 포트라는 형식으로 구현하고, NT 포트간에 접속을 구현하고 소프트웨어적으로 NT 포트를 억세스하여 다른 컴퓨터에 접근하여 다른 컴퓨터가 가지고 있는 메모리를 억세스하는 방법이 도입되었다.
그런데, 이러한 방식으로 구현시, NT 포트와 상호 접속된 컴퓨터의 메모리만을 억세스할 수 있을 뿐이어서, n개의 컴퓨터와 통신을 하기 위해서는 n개의 NT 포트가 필요하게 되며, 또한 복잡한 소프트웨어의 도입이 요구된다. 또한, 제한된 개수의 NT 포트를 가지고 여러 개의 컴퓨터와 통신을 하기 위해서는 별도의 스위치 장치가 필요하게 된다. 그리고, 이 별도의 스위치 장치에서 접속된 NT 포트의 개수가 많아질수록 NT 포트간의 매핑이 매우 복잡한 양상을 띄게 되는 문제점이 있다. NT포트를 이용한 방법에서는 전술한 문제점이 존재하므로, 다른 컴퓨터의 메모리 직접 억세스를 위해서는 이를 해결할 방안이 필요하다.
대한민국 공개특허 10-2009-0117885호(시스템, 클러스터 포트 및 방법)에는 임의의 클러스터된 계층들 내의 엔드포인트 디바이스로의 액세스를 공유할 수 있는 상호접속된 PCI 익스프레스 계층들의 클러스터를 형성하도록 복수의 독립적인 PCI 익스프레스 계층들의 상호접속을 가능하게 하는 내용이 제시되었다. 대한민국 공개특허 10-2009-0117885호에 개시된 발명은, 각각이 관련된 루트(root) 컨트롤러 및 관련된 클러스터 포트를 구비하는 복수의 PCI 익스프레스 계층(PCI Express hierarchy)과, 각 계층의 상기 클러스터 포트에 연결된 PCI 익스프레스 스위치를 포함하되, 각 계층의 상기 클러스터 포트는 상기 스위치를 통해서 제 1 계층이 상기 복수의 계층의 임의의 다른 계층 내의 구성요소에 제어 액세스하는 것을 가능하게 한다.
즉, 상술한 대한민국 공개특허 10-2009-0117885호에 개시된 발명은 컴퓨터간의 클러스터링을 위해 스위치에 클러스터 포트를 두고 PCI 계층구조를 재매핑하여 원격구성요소를 억세스하도록 하는 구조로서, 별도의 스위치 장치를 두고 어드레스 맵을 재구성하여 클러스터 구조를 생성한다. 다시 말해서, 상술한 대한민국 공개특허 10-2009-0117885호에 개시된 발명은 스위치 포트중에서 클러스터 포트라는 특정 포트를 두고 이를 스위치로 연결하고 PCI 계층 구조의 재매핑이 이루어지도록 하므로, 복잡한 재매핑 과정이 필요하고, 별도의 스위치 구조를 필요로 한다.
PCI 익스프레스(Express)를 기반으로 하는 단일 컴퓨터 시스템의 구성 및 설정 예는 도 1과 같다.
일반적으로, 컴퓨터 시스템은 호스트 프로세서(CPU)(10) 및 루트 컴플렉스(Root Complex)(16)에 연결된 메모리(12)와 비디오 그래픽 어레이(VGA)(14)를 포함하고, 이는 다시 엔드포인트(Endpoint)(18)로 연결된다.
여기서, 루트 컴플렉스(16) 내부의 포트의 PCI 버스 넘버는 0이므로, 루트 컴플렉스(16)와 직결되어 있는 비디오 그래픽 어레이(14)의 버스 넘버는 1이 되고, 또다른 포트에 접속된 엔드포인트(18)의 버스 넘버는 2가 된다.
PCI 익스프레스 규격상 엔드포인트(18)는 디바이스 넘버가 0이어야 하는 제약조건이 있고, 관례상 단일 펑션일 경우의 펑션 넘버는 0으로 지정되므로, 엔드포인트의 ID는 B0D0F0가 된다. 이 상태에서는 자신이 가지고 있는 메모리(12)를 공유할 수 있는 방법이 존재하지 않으므로, 도 2와 같이 메모리 공유를 위하여 단일의 NT 포트를 가지는 스위치(20, 30)를 도입하여 이를 이용하여 공유를 실현한다. 도 2에서, NT 스위치(20)와 NT 스위치(30) 간을 연결하는 부분이 바로 NT 포트가 된다. 이 경우에는 두 개의 컴퓨터만을 연결하였기 때문에, NT 포트간의 직결이 가능하므로 별도의 스위치가 필요하지 않다.
그러나, 3개 이상의 컴퓨터를 연결하기 위해서는 도 3과 같이 NT 포트간의 라우팅을 위한 별도의 스위치(즉, NT 포트 라우팅 스위치(40))가 필요하게 된다. NT 포트는 각 시스템에서 엔드포인트로 인식되므로 이들을 억세스하기 위해서는 각 컴퓨터마다 별도의 소프트웨어 디바이스 드라이버가 필요하다. 그리고, NT 포트에서 수신한 요청이나 응답 신호를 자신이 가지고 있는 메모리(12)에 매핑하기 위해서는 복잡한 알고리즘이 필요하게 된다. 또한, NT 포트간의 라우팅을 위해서 사용되는 스위치(40)는 라우팅을 위한 알고리즘 역시 복잡하므로 그 역시 복잡한 소프트웨어 및 하드웨어의 사용을 필요로 한다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 컴퓨터간의 통신을 위하여 별도의 스위치 장치 등을 필요로 하지 않고 각 PCIe 내부에 장착하여 주 메모리를 공유할 수 있도록 하는 PCI 익스프레스 스위치 및 이를 이용한 컴퓨터 시스템을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시양태에 따른 PCI 익스프레스 스위치는, 컴퓨터 시스템에 채용되는 PCI 익스프레스 스위치로서, 패킷을 송신하는 다운스트림 포트; 및 상기 패킷을 수신하는 업스트림 포트;를 포함하고, 상기 다운스트림 포트 및 상기 업스트림 포트는 다른 컴퓨터 시스템에 직접 연결된다.
상기 다운스트림 포트와 상기 업스트림 포트 사이는 서로 연결되어, 링 형태의 구성을 이루게 된다.
상기 다운스트림 포트는 자신의 식별 번호를 링크 번호로 하여 송신하고, 상기 업스트림 포트는 수신되는 상기 링크 번호를 자신의 식별 번호로 설정한다.
한편, 본 발명의 바람직한 실시양태에 따른 PCI 익스프레스 스위치를 이용한 컴퓨터 시스템은, 루트 컴플렉스에 직결된 메모리; 및 상기 루트 컴플렉스에 직결되되, 패킷을 송신하는 다운스트림 포트와 상기 패킷을 수신하는 업스트림 포트를 포함하는 PCI 익스프레스 스위치;를 포함하고, 상기 다운스트림 포트 및 상기 업스트림 포트는 다른 컴퓨터 시스템에 직접 연결된다.
상기 다운스트림 포트는 자신의 식별 번호를 링크 번호로 하여 상기 다른 컴퓨터 시스템에게로 송신하고, 상기 업스트림 포트는 상기 다른 컴퓨터 시스템으로부터의 링크 번호를 자신의 식별 번호로 설정한다.
한편, 본 발명의 바람직한 실시양태에 따른 PCI 익스프레스 스위치를 이용한 컴퓨터 시스템은, 제 1루트 컴플렉스에 직결된 제 1메모리; 및 상기 제 1루트 컴플렉스에 직결되되, 패킷을 송신하는 제 1다운스트림 포트와 상기 패킷을 수신하는 제 1업스트림 포트를 갖춘 제 1PCI 익스프레스 스위치;를 포함하는 제 1컴퓨터 시스템; 및 제 2루트 컴플렉스에 직결된 제 2메모리; 및 상기 제 2루트 컴플렉스에 직결되되, 상기 패킷을 송신하는 제 2다운스트림 포트와 상기 패킷을 수신하는 제 2업스트림 포트를 갖춘 제 2PCI 익스프레스 스위치;를 포함하는 제 2컴퓨터 시스템;을 포함하고, 상기 제 1다운스트림 포트와 상기 제 1업스트림 포트와 상기 제 2다운스트림 포트 및 상기 제 2업스트림 포트는 링 형태로 서로 연결된다.
상기 제 1다운스트림 포트는 상기 제 2업스트림 포트에 연결되고, 상기 제 1업스트림 포트는 상기 제 2다운스트림 포트에 연결된다.
상기 제 1다운스트림 포트와 상기 제 2업스트림 포트 사이의 링크 번호는 상기 제 1업스트림 포트와 상기 제 2다운스트림 포트 사이의 링크 번호와는 상이하다.
상기 제 1다운스트림 포트는 자신의 식별 번호를 링크 번호로 하여 상기 제 2업스트림 포트에게로 송신하고, 상기 제 2다운스트림 포트는 자신의 식별 번호를 링크 번호로 하여 상기 제 1업스트림 포트에게로 송신한다.
이러한 구성의 본 발명은, 컴퓨터 내부의 스위치 구조만을 변경하여 다른 컴퓨터의 메모리의 억세스를 가능하도록 하는 구조이므로, 컴퓨터와 컴퓨터간의 연결을 위하여 별도의 스위치 장치나 복잡한 소프트웨어를 필요로 하지 않으면서도, 다른 컴퓨터의 메모리를 직접 억세스할 수 있는 이점이 있다.
도 1은 종래 PCI 익스프레스를 기반으로 하는 단일 컴퓨터 시스템의 구성 및 설정 예를 나타낸 도면이다.
도 2는 종래 NT포트를 이용하여 I/O디바이스 공유를 실현하는 방법을 설명하는 도면이다.
도 3은 종래 3개 이상의 컴퓨터 시스템의 I/O디바이스 공유를 위한 시스템 구성 예를 나타낸 도면이다.
도 4는 본 발명의 실시예에 따른 PCI 익스프레스 스위치를 구비한 컴퓨터 시스템의 구성 및 설정 예를 나타낸 도면이다.
도 5는 본 발명의 실시예에 따라 2개의 컴퓨터 시스템이 상호 접속된 형태를 나타낸 도면이다.
도 6은 본 발명의 실시예에 따라 3개의 컴퓨터 시스템이 상호 접속된 형태를 개략적으로 나타낸 도면이다.
도 7은 도 6에 도시된 컴퓨터 시스템1의 내부 구성도이다.
도 8은 도 6에 도시된 컴퓨터 시스템2의 내부 구성도이다.
도 9는 도 6에 도시된 컴퓨터 시스템3의 내부 구성도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 PCI 익스프레스 스위치 및 이를 이용한 컴퓨터 시스템에 대하여 설명하면 다음과 같다. 본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니된다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 4는 본 발명의 실시예에 따른 PCI 익스프레스 스위치를 구비한 컴퓨터 시스템의 구성 및 설정 예를 나타낸 도면이다.
도 4에서, 시스템 설정시에 펑션 넘버 0의 다운스트림 포트 브리지(54)를 제외하고는 PCI 익스프레스 스위치(50)의 내부에서 다운스트림 포트(즉, 다운스트림 PCI 익스프레스 포트)(58)를 이용하여 설정 요청 패킷을 송신하게 된다.
도 4에서와 같이 1개의 컴퓨터로만 구성시에는, 다운스트림 포트(Downstream Port; 58)와 업스트림 포트(Upstream Port; 56) 사이를 루프백하던지 아니면 둘 다 연결하지 않는다.
각 컴퓨터마다의 식별은 다운스트림 포트(58)의 링크 번호(Link number)를 이용하고, 대략 256개 정도의 컴퓨터 식별이 가능하다. 업스트림 포트(56)의 링크 번호는 수신하는 링크 번호로 설정한다. 다운스트림 포트(58)는 자신의 식별 번호를 사용하여 링크 번호를 송신하게 된다. 예를 들어, 도 4에서와 같이 단일 컴퓨터로만 구성되었다면, 자기 식별 번호가 0인 경우 다운스트림 물리 계층(Downstream Physical Layer)에서의 링크 번호는 "0000 0000b"가 된다. 이러한 식별 번호는 하드웨어적인 방법으로 딥스위치 등을 이용하거나 소프트웨어적인 방법으로 업스트림 포트 브리지(Upstream Port Bridge; 52) 내의 BAR(Base Address Registers)을 이용할 수 있다.
시스템이 설정을 시작하여 구성 요청(Configuration Request)으로 업스트림 포트 브리지(52)를 찾은 다음에는 다운스트림 포트 브리지(Downstream Port Bridge; 54)를 찾기 위하여, 맨 처음에는 다운스트림 포트 브리지(54)의 컴플리터 ID(Completer ID)인 "B3D0F0" 에 대하여 구성 요청을 보낸다. 이 컴플리터 ID의 다운스트림 포트 브리지(54)가 존재하므로 성공한 컴플리션(Successful Completion)으로 컴플리션(Completion)을 보내게 된다. 이후에, "B3D0F1" 이상의 구성 요청을 업스트림 포트 브리지(52)에서 수신하게 되면 이를 다운스트림 포트(58)로 송신해야 한다. 이때, 1개의 컴퓨터로만 구성되었을 때 다운스트림 포트(58)에 장치를 연결하지 않은 경우에는 내부 버스(Internal Bus; 60)에서 직접 지원되지 않는 요청 상태(Unsupported Request Status)의 컴플리션(Completion)을 생성하여서 "B3D0F1" 이상의 다운스트림 포트 브리지가 없음을 알려주게 된다. 만약, 다운스트림 포트(58)와 업스트림 포트(56)가 연결되어 있을 경우에는 다운스트림 포트(58)와 연결되어 있는 업스트림 포트(56)는 자신의 식별번호와 동일한 링크 번호로 되어 있는 패킷을 수신한다. 그에 따라, 내부 버스(60)에서 지원되지 않는 요청 상태의 컴플리션을 생성하여서 업스트림 포트(56)로 보내고, 이를 다운스트림 포트(58)에서 수신하여서 다시 내부 버스(60)로 돌아온다. 그 내부 버스(60)는 이를 업스트림 포트 브리지(52)로 보내서 컴퓨터는 "B3D0F1" 이상의 다운스트림 포트 브리지가 없음을 알게 된다.
본 발명에서 시스템 초기 설정시에 업스트림 포트 브리지(52)는 초기화 설정 단계에서 업스트림 포트 브리지(52)의 BAR(Base Address Registers)을 이용하여 다른 컴퓨터에서 억세스 가능한 공유 메모리의 정보를 저장할 수 있도록 한다. 이는, 추후에 다른 컴퓨터와 클러스터링하였을 때, 다른 컴퓨터에서 공유 메모리에 대한 직접 억세스가 가능할 수 있도록 한다.
또한, 일반적으로 시스템 설정시에 다운스트림 포트 브리지에 가해지는 구성 억세스(Configuration Access)의 소스 트랜잭션 ID(Source Transaction ID)는 업스트림 포트 브리지에서 가해지는 BDF(도 4에서는 "B2D0F0")를 가지는 것이 아니라, 원래 루트 컴플렉스(Root Complex)에서 지정된 BDF(예로, B2D32F0 등)를 가지게 된다. 그러나, 본 발명에서는 구성 억세스시에는 버스 넘버는 링크(Link)에서 자신의 식별번호로 사용하고 있는 값(단일 컴퓨터에서는 0)을 사용하고, 디바이스 넘버 및 펑션 넘버는 0으로 고정하여, 자신의 컴퓨터에서 송신한 값으로 결정한다. 다른 컴퓨터에서 수신한 값은 버스 넘버를 다르게 할 수 있도록 하여 추후에 다른 컴퓨터에서의 구성 억세스와 구별할 수 있도록 한다.
도 5는 본 발명의 실시예에 따라 2개의 컴퓨터 시스템이 상호 접속된 형태를 나타낸 도면이다. 도 5에서, 좌측의 컴퓨터 시스템을 제 1컴퓨터 시스템이라고 할 수 있고, 우측의 컴퓨터 시스템을 제 2컴퓨터 시스템이라고 할 수 있다.
도 5에서, 좌측의 컴퓨터 시스템의 초기화시에, 구성 트랜잭션 계층 패킷(Configuration Transaction Layer Packet(TLP))을 통하여 업스트림 포트 브리지(B2D0F0)(52)를 찾고, 자신이 가지고 있는 다운스트림 포트 브리지(B3D0F0)(54)를 찾는다. 그 업스트림 포트 브리지(52)와 다운스트림 포트 브리지(54)를 찾은 후에는 "B3D0F1" 이상을 찾기 위한 구성 TLP를 다운스트림 포트(58)로 송신한다. 이 경우, 링크 번호는 0으로 설정되어 있는 Link 0를 통하여 우측의 컴퓨터 시스템의 업스트림 포트(86)에 도달하게 되어, 우측의 컴퓨터 시스템의 내부 버스(90)를 통하여 업스트림 포트 브리지(82)로 도달하게 된다. 그에 따라, 그 우측의 컴퓨터 시스템의 업스트림 포트 브리지(82)에서는 외부에 공유 가능한 메모리 정보가 BAR(Base Address Registers)에 지정되기 전까지는 구성 재시도 상태(Configuration Retry Status)의 컴플리션(Completion)을 생성하여 이를 다시 내부 버스(90)로 보내고, 내부 버스(90)에서는 수신한 컴플리션을 업스트림 포트(86)로 송신한다. 그래서, 업스트림 포트(86)는 그 구성 재시도 상태(Configuration Retry Status)의 컴플리션(Completion)을 좌측의 컴퓨터 시스템의 다운스트림 포트(58)에게로 송신한다. 그에 따라, 다시 좌측의 컴퓨터 시스템의 내부 버스(60)를 통과하여 업스트림 포트 브리지(52)를 통해 루트 컴플렉스(16)에게로 보내진다. 그에 따라, 좌측의 컴퓨터 시스템은 우측의 컴퓨터 시스템이 아직 구성(Configuration)을 할 준비가 되어 있지 않음을 알게 된다.
우측의 컴퓨터 시스템의 업스트림 포트 브리지(82)에서 BAR 셋팅이 완료된 후에는, 가상의 엔드포인트 구성 영역(Endpoint Configuration Space)이 생성된다. 그 가상의 엔드포인트 구성 영역에서 컴플리션(Completion)이 생성되고, 그 컴플리션은 자신의 내부 버스(90)을 거쳐 업스트림 포트(86)로 송신되어 좌측의 컴퓨터 시스템의 다운스트림 포트(58)에게로 전달된다. 그에 따라, 그 컴플리션은 좌측의 컴퓨터 시스템의 다운스트림 포트(58)와 내부 버스(60) 및 업스트림 포트 브리지(52)를 순차적으로 통과하여 최종적으로 루트 컴플렉스(16)에 도달하게 된다. 그래서, 좌측의 컴퓨터 시스템은 우측의 컴퓨터 시스템의 메모리(72)가 자신의 엔드포인트 장치(Endpoint Device)로 추가된 것으로 인식하게 된다. 이때, 소스 트랜잭션 ID(Source Transaction ID)에서 버스 넘버는 자신의 식별번호인 링크 번호와 동일하게 되므로, 구성 트랜잭션(Configuration Transaction)을 수신한 우측의 컴퓨터 시스템에서는 자신의 바로 우측에서 요청하는 구성 트랜잭션(Configuration Transaction)임을 알게 된다. 이에 따라 컴플리션(Completion)에서 소스 트랜잭션 ID도 동일하게 생성하게 되어, 좌측의 컴퓨터 시스템에서는 컴플리션을 수신한 후에 자신의 업스트림 포트 브리지(52)로 이 컴플리션을 포워딩하게 된다.
우측의 컴퓨터 시스템에서 좌측의 컴퓨터 시스템의 업스트림 포트 브리지(52)에 가상의 엔드포인트를 구성하는 방법도 좌측의 컴퓨터 시스템에서 우측의 컴퓨터 시스템의 업스트림 포트 브리지(82)에 가상의 엔드포인트를 구성하는 방법과 동일하다. 그에 따라, 각각의 컴퓨터 시스템은 다른 컴퓨터 시스템의 메모리를 자신의 엔드포인트로 추가할 수 있게 된다.
도 6은 본 발명의 실시예에 따라 3개의 컴퓨터 시스템이 상호 접속된 형태를 개략적으로 나타낸 도면이고, 도 7은 도 6에 도시된 컴퓨터 시스템1의 내부 구성도이고, 도 8은 도 6에 도시된 컴퓨터 시스템2의 내부 구성도이고, 도 9는 도 6에 도시된 컴퓨터 시스템3의 내부 구성도이다.
각각의 컴퓨터 시스템1,2,3(100, 200, 300)은 각각의 PCI 익스프레스 스위치(50, 80, 12)를 갖는다. 각각의 컴퓨터 시스템1,2,3(100, 200, 300)에서 다른 컴퓨터 시스템의 메모리를 직접 억세스하기 위하여 생성되는 엔드포인트는 각각 Ep0, Ep1, Ep2가 된다. 즉, 각각의 컴퓨터 시스템1,2,3(100, 200, 300)에서는 자신의 업스트림 포트 브리지(52, 82, 122) 내부에 다른 컴퓨터 시스템에서 자신의 메모리를 억세스하기 위한 Ep가 생성된다. 그로 인해 다른 컴퓨터 시스템에서는 자신의 컴퓨터 시스템의 메모리를 억세스할 수 있도록 하고 있다.
각각의 컴퓨터 시스템1,2,3(100, 200, 300)마다 업스트림 포트 브리지(52, 82, 122)와 다운스트림 포트 브리지(54, 84, 124)가 각각 설정된 후, 컴퓨터 시스템1(100)을 예를 들어 추가 설정 방법에 대해 설명하면 다음 순서와 같이 진행된다.
1. 컴퓨터 시스템1(100)은 루트 컴플렉스(16)로부터 리퀘스터 ID(Requester ID)가 "B0DxFx"이고 컴플리터 ID(Completer ID)가 "B3D0F1"인 구성 요청(Configuration Request)를 수신한다.
2. 컴퓨터 시스템1(100)은 그 리퀘스터 ID를 "B1D0F0"로 바꾸고, 컴플리터 ID는 "B3D0F1" 그대로 하는 구성 요청을 자신의 다운스트림 포트(58)로 송신한다.
3. 컴퓨터 시스템2(200)에서는 업스트림 포트(86)에서 그 구성 요청을 수신한다. 수신한 요청의 리퀘스터 ID가 "B1"이고 컴플리터 ID가 "D0F1"이므로, 바로 인접한 컴퓨터 시스템1(100)에서 자신의 업스트림 포트 브리지(82) 내부의 가상의 엔드포인트로 송신한 요청임을 알게 된다. 그에 따라, 컴퓨터 시스템2(200)는 자신의 가상의 엔드포인트에서 컴플리터 ID가 "B3D0F1"이고 리퀘스터 ID가 "B1D0F0"인 컴플리션(Completion)을 생성하여 업스트림 포트(86)로 송신한다.
4. 컴퓨터 시스템1(100)은 다운스트림 포트(58)에서 이 컴플리션을 수신한 후에, 컴플리션의 리퀘스터 ID가 "B1"이므로, 자신이 송신한 요청에 대응하는 컴플리션임을 안다. 그에 따라, 컴퓨터 시스템1(100)은 그 컴플리션의 리퀘스터 ID를 "B0DxFx"로 바꾼 다음에 이를 업스트림 포트 브리지(52)로 송신한다.
5. 컴퓨터 시스템1(100)의 업스트림 포트 브리지(52)는 수신한 컴플리션을 루트 컴플렉스(16)에게로 송신한다.
6. 컴퓨터 시스템1(100)의 루트 컴플렉스(16)에서 컴플리션을 수신한 후에는 "B3D0F1"에 대한 추가적인 셋팅을 진행하며, 이는 상술한 1~5의 과정으로 이루어진다.
7. 컴퓨터 시스템1(100)은 루트 컴플렉스(16)로부터 리퀘스터 ID가 "B0DxFx"이고 컴플리터 ID가 "B3D0F2"인 구성 요청(Configuration Request)를 수신한다.
8. 컴퓨터 시스템1(100)은 그 리퀘스터 ID를 "B1D0F0"로 바꾸고, 컴플리터 ID는 "B3D0F2" 그대로인 구성 요청을 자신의 다운스트림 포트(58)로 송신한다.
9. 컴퓨터 시스템2(200)에서는 업스트림 포트(86)에서 그 구성 요청을 수신한다. 그 요청의 리퀘스터 ID가 "B1"이지만, 컴플리터 ID가 "D0F2"이므로, 포워딩( Forwarding)할 요청임을 알게 된다. 그에 따라, 이를 자신의 다운스트림 포트(88)로 포워딩한다.
10. 컴퓨터 시스템3(300)에서는 자신의 업스트림 포트(126)에서 이 요청을 수신한다. 수신한 요청의 리퀘스터 ID가 "B1"으로 인접한 컴퓨터 시스템2(200)가 아닌 컴퓨터 시스템1(100)에서 넘겨받은 요청임을 알게 된다. 그리고, 컴플리터 ID가 "D0F2"이므로, 자신의 업스트림 포트 브리지(122) 내부의 가상의 엔드포인트로 송신한 요청임을 알게 된다. 그에 따라, 자신의 가상의 엔드포인트에서 컴플리터 ID가 "B3D0F2"이고 리퀘스터 ID가 "B1D0F0"인 컴플리션을 생성하여 업스트림 포트(126)로 송신한다.
11. 컴퓨터 시스템2(200)에서는 다운스트림 포트(88)에서 수신한 컴플리션의 리퀘스터 ID가 "B1D0F0"이므로, 자신이 생성한 구성 요청이 아님을 알고, 이를 업스트림 포트(86)로 포워딩한다.
12. 컴퓨터 시스템1(100)은 다운스트림 포트(58)에서 이 컴플리션을 수신한다. 컴플리션의 리퀘스터 ID가 "B1"이므로, 자신이 송신한 요청에 대응하는 컴플리션임을 알고, 그 컴플리션의 리퀘스터 ID를 "B0DxFx"로 바꾼 다음에 이를 업스트림 포트 브리지(52)로 송신한다.
13. 컴퓨터 시스템1(100)의 업스트림 포트 브리지(52)는 수신한 컴플리션을 루트 컴플렉스(16)에게로 송신한다.
14. 컴퓨터 시스템1(100)의 루트 컴플렉스(16)에서 컴플리션을 수신한 후에는 "B3D0F1"에 대한 추가적인 셋팅을 진행하며, 이는 상술한 1~5의 과정으로 이루어진다.
15. 컴퓨터 시스템1(100)은 루트 컴플렉스(16)로부터 리퀘스터 ID가 "B0DxFx"이고 컴플리터 ID가 "B3D0F3"인 구성 요청을 수신한다.
16. 컴퓨터 시스템1(100)은 그 구성 요청의 리퀘스터 ID를 "B1D0F0"로 바꾸고, 컴플리터 ID는 "B3D0F3" 그대로인 구성 요청을 자신의 다운스트림 포트(58)에게로 송신한다.
17. 컴퓨터 시스템2(200)에서는 업스트림 포트(86)에서 그 구성 요청을 수신한다. 컴퓨터 시스템2(200)는 그 구성 요청의 리퀘스터 ID가 "B1"이지만, 컴플리터 ID가 "D0F3"이어서 포워딩할 요청임을 알게 되어, 이를 자신의 다운스트림 포트(88)로 포워딩한다.
18. 컴퓨터 시스템3(300)에서는 업스트림 포트(126)에서 그 구성 요청을 수신한다. 컴퓨터 시스템3(300)은 그 구성 요청의 리퀘스터 ID가 "B1"이지만, 컴플리터 ID가 "D0F3"이므로, 포워딩할 요청임을 알고 이를 자신의 다운스트림 포트(128)에게로 포워딩한다.
19. 컴퓨터 시스템1(100)에서는 업스트림 포트(56)에서 수신한 요청의 리퀘스터 ID가 "B1"이므로, 자신이 송신한 요청이 포워딩 과정을 거쳐서 다시 수신되었음을 알게 된다. 그에 따라, 컴퓨터 시스템1(100)은 리퀘스터 ID를 "B0DxFx"로 변환하고, 지원되지 않는 요청 상태(Unsupported Request Status)를 가지는 컴플리션(Completion)을 생성하여 루트 컴플렉스(16)에게로 송신한다.
20. 컴퓨터 시스템1(100)의 루트 컴플렉스(16)는 지원되지 않는 요청 상태를 가지는 컴플리션을 수신하였으므로, "B3D0F3" 이상의 다른 메모리로의 접속은 존재하지 않음을 알게 된다.
한편, 컴퓨터 시스템2(200) 및 컴퓨터 시스템3(300)에서의 추가 설정 방법도 상술한 컴퓨터 시스템1(100)에서의 동작과 유사한 단계를 거치게 된다. 또한, 컴퓨터 시스템을 4개 이상으로 확장시켰을 때에도, 상술한 바와 유사한 단계로 각 업스트림 포트 브리지내에 다른 컴퓨터 시스템에서의 직접 억세스를 위한 가상 엔드포인트가 설정된다.
다른 컴퓨터 시스템 내에서의 메모리 억세스(Access)를 할 때에도 요청(Request)과 컴플리션(Completion)에서 사용하는 리퀘스터 ID(Requester ID)와 컴플리터 ID(Completer ID)는 구성 요청에서 사용한 방법과 동일한 메커니즘을 사용하도록 한다. 다만, 원격 컴퓨터 억세스를 위한 BAR은 업스트림 포트 내의 BAR 내에 자신이 공유할 메모리를 설정한 값을 근거로 하여 그 크기가 결정된다. 그리고, 다른 컴퓨터 시스템에 존재하는 자신의 BAR로 억세스를 시도할 경우에는 어드레스 변환 로직을 별도로 두어서, 자신이 설정한 영역과 다른 컴퓨터 시스템에서의 실제 물리적 어드레스간의 변환을 하도록 한다. 즉, 다른 컴퓨터 시스템의 메모리에 접근을 시도할 경우에는 자신이 설정한 BAR을 이용한다. 그러나, 원격 컴퓨터의 가상 엔드포인트에서 업스트림 포트 브리지를 이용하여 억세스를 시도할 경우에는 업스트림 포트 브리지에서 설정된 BAR값을 이용하여 시도한 후에 그 결과값만을 취하게 되어 있다. 이 때에, 리퀘스터 ID는 자신이 가지고 있는 업스트림 포트 브리지의 ID를 이용하여서, 시스템 내에서 방해(Violation)가 발생하지 않도록 하고, 이에 대한 컴플리션을 수신한 후에 이의 리퀘스터 ID를 원래의 리퀘스터 ID로 환원하여 컴플리션을 업스트림 포트로 송신한다.
한편, 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.
10 : 호스트 프로세서(CPU) 12 : 메모리
14 : VGA 16 : 루트 컴플렉스
18, 78, 118 : 엔드포인트
50, 80, 120 : PCI 익스프레스 스위치
52, 82, 122 : 업스트림 포트 브리지
54, 84, 124 : 다운스트림 포트 브리지
56, 86, 126 : 업스트림 포트
58, 88, 128 : 다운스트림 포트
60, 90, 130 : 내부버스

Claims (12)

  1. 컴퓨터 시스템에 채용되는 PCI 익스프레스 스위치로서,
    패킷을 송신하는 다운스트림 포트; 및
    상기 패킷을 수신하는 업스트림 포트;를 포함하고,
    상기 다운스트림 포트 및 상기 업스트림 포트는 다른 컴퓨터 시스템에 직접 연결되는 것을 특징으로 하는 PCI 익스프레스 스위치.
  2. 청구항 1에 있어서,
    상기 다운스트림 포트 및 상기 업스트림 포트는 링 형태로 서로 연결되는 것을 특징으로 하는 PCI 익스프레스 스위치.
  3. 청구항 2에 있어서,
    상기 다운스트림 포트는 자신의 식별 번호를 링크 번호로 하여 송신하는 것을 특징으로 하는 PCI 익스프레스 스위치.
  4. 청구항 3에 있어서,
    상기 업스트림 포트는 수신되는 상기 링크 번호를 자신의 식별 번호로 설정하는 것을 특징으로 하는 PCI 익스프레스 스위치.
  5. 루트 컴플렉스에 직결된 메모리; 및
    상기 루트 컴플렉스에 직결되되, 패킷을 송신하는 다운스트림 포트와 상기 패킷을 수신하는 업스트림 포트를 포함하는 PCI 익스프레스 스위치;를 포함하고,
    상기 다운스트림 포트 및 상기 업스트림 포트는 다른 컴퓨터 시스템에 직접 연결되는 것을 특징으로 하는 컴퓨터 시스템.
  6. 청구항 5에 있어서,
    상기 다운스트림 포트는 자신의 식별 번호를 링크 번호로 하여 상기 다른 컴퓨터 시스템에게로 송신하는 것을 특징으로 하는 컴퓨터 시스템.
  7. 청구항 5에 있어서,
    상기 업스트림 포트는 상기 다른 컴퓨터 시스템으로부터의 링크 번호를 자신의 식별 번호로 설정하는 것을 특징으로 하는 컴퓨터 시스템.
  8. 제 1루트 컴플렉스에 직결된 제 1메모리; 및 상기 제 1루트 컴플렉스에 직결되되, 패킷을 송신하는 제 1다운스트림 포트와 상기 패킷을 수신하는 제 1업스트림 포트를 갖춘 제 1PCI 익스프레스 스위치;를 포함하는 제 1컴퓨터 시스템; 및
    제 2루트 컴플렉스에 직결된 제 2메모리; 및 상기 제 2루트 컴플렉스에 직결되되, 상기 패킷을 송신하는 제 2다운스트림 포트와 상기 패킷을 수신하는 제 2업스트림 포트를 갖춘 제 2PCI 익스프레스 스위치;를 포함하는 제 2컴퓨터 시스템;을 포함하고,
    상기 제 1PCI 익스프레스 스위치의 상기 제 1다운스트림 포트와 상기 제 1업스트림 포트와 상기 제 2다운스트림 포트 및 상기 제 2PCI 익스프레스 스위치의 상기 제 2업스트림 포트는 직접 연결되고,
    상기 제 1다운스트림 포트 및 상기 제 1업스트림 포트는 링 형태로 서로 연결되고,
    상기 제 2다운스트림 포트 및 상기 제 2업스트림 포트는 링 형태로 서로 연결되는 것을 특징으로 하는 컴퓨터 시스템.
  9. 청구항 8에 있어서,
    상기 제 1다운스트림 포트는 상기 제 2업스트림 포트에 연결되고, 상기 제 1업스트림 포트는 상기 제 2다운스트림 포트에 연결되는 것을 특징으로 하는 컴퓨터 시스템.
  10. 청구항 9에 있어서,
    상기 제 1다운스트림 포트와 상기 제 2업스트림 포트 사이의 링크 번호는 상기 제 1업스트림 포트와 상기 제 2다운스트림 포트 사이의 링크 번호와는 상이한 것을 특징으로 하는 컴퓨터 시스템.
  11. 청구항 8에 있어서,
    상기 제 1다운스트림 포트는 자신의 식별 번호를 링크 번호로 하여 상기 제 2업스트림 포트에게로 송신하는 것을 특징으로 하는 컴퓨터 시스템.
  12. 청구항 8에 있어서,
    상기 제 2다운스트림 포트는 자신의 식별 번호를 링크 번호로 하여 상기 제 1업스트림 포트에게로 송신하는 것을 특징으로 하는 컴퓨터 시스템.
KR1020120147203A 2012-12-17 2012-12-17 Ｐｃｉ 익스프레스 스위치 및 이를 이용한 컴퓨터 시스템 KR102007368B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120147203A KR102007368B1 (ko) 2012-12-17 2012-12-17 Ｐｃｉ 익스프레스 스위치 및 이를 이용한 컴퓨터 시스템
US13/958,241 US10162780B2 (en) 2012-12-17 2013-08-02 PCI express switch and computer system using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120147203A KR102007368B1 (ko) 2012-12-17 2012-12-17 Ｐｃｉ 익스프레스 스위치 및 이를 이용한 컴퓨터 시스템

Publications (2)

Publication Number Publication Date
KR20140078161A KR20140078161A (ko) 2014-06-25
KR102007368B1 true KR102007368B1 (ko) 2019-08-05

Family

ID=50932338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120147203A KR102007368B1 (ko) 2012-12-17 2012-12-17 Ｐｃｉ 익스프레스 스위치 및 이를 이용한 컴퓨터 시스템

Country Status (2)

Country Link
US (1) US10162780B2 (ko)
KR (1) KR102007368B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8189603B2 (en) 2005-10-04 2012-05-29 Mammen Thomas PCI express to PCI express based low latency interconnect scheme for clustering systems
US10303644B2 (en) 2014-11-21 2019-05-28 International Business Machines Corporation Providing remote, reliant and high performance PCI express device in cloud computing environments
US9800461B2 (en) * 2014-12-11 2017-10-24 Elbit Systems Of America, Llc Ring-based network interconnect
US10114688B2 (en) * 2015-02-16 2018-10-30 Dell Products L.P. System and method for peripheral bus device failure management
US20170091013A1 (en) * 2015-09-28 2017-03-30 Netapp, Inc. Pcie error reporting and throttling
EP3291096B1 (en) * 2016-05-27 2020-01-15 Huawei Technologies Co., Ltd. Storage system and device scanning method
US11042496B1 (en) * 2016-08-17 2021-06-22 Amazon Technologies, Inc. Peer-to-peer PCI topology
CN108121683B (zh) * 2017-11-08 2021-08-13 国电南瑞科技股份有限公司 基于多核架构高速差分总线的无缝切换快速自恢复方法
KR102514636B1 (ko) * 2018-10-22 2023-03-28 주식회사 엘엑스세미콘 디스플레이장치를 구동하기 위한 데이터처리장치, 데이터구동장치 및 시스템
US11533170B2 (en) * 2018-12-17 2022-12-20 Intel Corporation Hardware mechanisms for link encryption
CN113132199B (zh) * 2021-04-21 2022-07-01 无锡众星微系统技术有限公司 一种PCIe NTB的系统实现管理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100250823A1 (en) * 2009-03-30 2010-09-30 Shigeru Suganuma Pci-express communication system and pci-express communication method
US20120324139A1 (en) 2011-06-14 2012-12-20 Advanced Micro Devices, Inc. Wireless communication for point-to-point serial link protocol

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611911B1 (en) * 1999-12-30 2003-08-26 Intel Corporation Bootstrap processor election mechanism on multiple cluster bus system
JP2006195821A (ja) 2005-01-14 2006-07-27 Fujitsu Ltd 情報処理システムの制御方法、情報処理システム、ダイレクトメモリアクセス制御装置、プログラム
JP4398386B2 (ja) 2005-01-28 2010-01-13 富士通株式会社 複数の処理ノードをシリアルバスにより相互接続する装置
US7698484B2 (en) * 2005-09-21 2010-04-13 Ricoh Co., Ltd. Information processor configured to detect available space in a storage in another information processor
US7660922B2 (en) * 2006-05-12 2010-02-09 Intel Corporation Mechanism to flexibly support multiple device numbers on point-to-point interconnect upstream ports
US7562176B2 (en) 2007-02-28 2009-07-14 Lsi Corporation Apparatus and methods for clustering multiple independent PCI express hierarchies
US8719483B2 (en) * 2008-10-15 2014-05-06 Nec Corporation Multi-root PCI express switch, boot method thereof, and multi-root PCI manager program
JP5310175B2 (ja) * 2009-03-25 2013-10-09 富士通株式会社 スイッチシステム、及びスイッチシステムの制御方法
JP5541021B2 (ja) * 2010-09-09 2014-07-09 富士通株式会社 スイッチ装置
JP2012163995A (ja) 2011-02-03 2012-08-30 Nec Corp 情報処理装置
CN102629225B (zh) * 2011-12-31 2014-05-07 华为技术有限公司 双控制器磁盘阵列、存储系统以及数据存储路径切换方法
US20130179722A1 (en) * 2012-01-06 2013-07-11 Glen Smith Ring topology for compute devices
JP5833756B2 (ja) * 2012-03-23 2015-12-16 株式会社日立製作所 二重化共有メモリアクセス方法と二重化共有メモリアクセス方法を用いたストレージ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100250823A1 (en) * 2009-03-30 2010-09-30 Shigeru Suganuma Pci-express communication system and pci-express communication method
US20120324139A1 (en) 2011-06-14 2012-12-20 Advanced Micro Devices, Inc. Wireless communication for point-to-point serial link protocol

Also Published As

Publication number Publication date
US20140173167A1 (en) 2014-06-19
KR20140078161A (ko) 2014-06-25
US10162780B2 (en) 2018-12-25

Similar Documents

Publication Publication Date Title
KR102007368B1 (ko) Ｐｃｉ 익스프레스 스위치 및 이를 이용한 컴퓨터 시스템
KR101324844B1 (ko) 기능 변환 시스템 및 방법과 변환 수행 시스템
US10210121B2 (en) System for switching between a single node PCIe mode and a multi-node PCIe mode
US7660922B2 (en) Mechanism to flexibly support multiple device numbers on point-to-point interconnect upstream ports
US8683110B2 (en) I/O system and I/O control method
US8719483B2 (en) Multi-root PCI express switch, boot method thereof, and multi-root PCI manager program
US8225005B2 (en) Use of peripheral component interconnect input/output virtualization devices to create high-speed, low-latency interconnect
US20130179722A1 (en) Ring topology for compute devices
US9734115B2 (en) Memory mapping method and memory mapping system
KR20210033996A (ko) 전용 저 레이턴시 링크를 사용한 다수의 하드웨어 가속기에 대한 통합된 어드레스 공간
US20100250807A1 (en) Switch system, sub-switch and method of controlling switch system
US11714776B2 (en) Enabling a multi-chip daisy chain topology using peripheral component interconnect express (PCIe)
JPH1083375A (ja) Ｓｃｓｉシステム
US20220327080A1 (en) PCIe DEVICE AND OPERATING METHOD THEREOF
US11928070B2 (en) PCIe device
US20220327228A1 (en) PCIe FUNCTION AND OPERATING METHOD THEREOF
US20020178316A1 (en) System and method for defining private functions of a multi-function peripheral device
US20230318606A1 (en) Interface device and method of operating the same
US11983136B2 (en) PCIe device and operating method thereof
US20220327081A1 (en) PCIe DEVICE AND OPERATING METHOD THEREOF
CN116955250A (zh) 快速外围组件互连设备及其操作方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant