CN104062896B - 一种周期性控制同步信号的冗余实现方法 - Google Patents

Abstract

一种周期性控制同步信号的冗余实现方法，在控制系统内部分别建立主同步信号和辅同步信号，主同步信号(控制周期要求为T)由串口通信芯片每接收满一帧数据触发CPU_INTn1中断产生，辅同步信号由定时器进行TL或T的计时并触发CPU_INTn2中断产生，其中△T＝TL-T的最大值为控制系统的时间性能余量要求，且中断优先级CPU_INTn1>CPU_INTn2。主同步信号正常时，控制系统向被控对象提供主同步信号，且自动抑制辅同步信号的产生。而主同步信号故障(数据接收不满)时，辅同步信号能够及时备份并确保后续主同步信号故障消除后能够立即与外部基准同步信号实现再同步。本发明方法实现简单，经济有效。

Description

一种周期性控制同步信号的冗余实现方法

技术领域

本发明属于自动控制领域，涉及一种周期性控制同步信号的处理方法。

背景技术

在一个包含由CPU、中断控制器、定时器和串行通信控制芯片构成的且控制周期T由外部基准同步信号确定的某些关键控制系统内，例如运载火箭的控制系统，一般是通过串行通信的方式，周期性接收外部输入数据帧来产生主同步信号。基于主同步信号，调度系统内的数据处理、导航、复合制导、姿控、综合处理和遥测等m个功能子任务协同完成系统控制功能。在此过程中，数据帧进行了格式约定并定长为每帧n个字符，串口接收缓冲区每满n个字符，就提交中断处理器通知CPU进行CPU_INTn1中断处理，由此产生控制系统周期性主同步信号，其时序关系见附图1中的1-1所示。出于安全性、可靠性设计要求，通常在这些关键控制领域内，m个功能子任务的最大路径所用时间总和应保有一定的时间性能余量；另外，如某控制周期的数据帧不可用，则控制系统会启用预先设计的备保数据帧来进行备份工作。因此，尽可能使用当前数据帧来产生同步信号并保证同步信号守时是控制系统功能正常、确保性能的关键。

在串口通信中，经常会存在因干扰而出现接收数据帧多字节或少字节的现象。当控制周期T内串口出现多接收字节情况时，数据处理子任务在读出接收缓冲区的所有字符后，会剔除野字符、还原有效数据帧，并且不会因多余字节而给后续通信和数据处理造成任何影响。但是当串口出现少接收字节情况时，如附图1中1-2所示，就会造成控制周期T“变形”、数据帧不完整和后续每帧数据相继错位的现象，并使主同步信号无法守时。而使用不守时的主同步信号，会直接导致关键控制任务功能失效、性能无法确保。所以，需要建立一套机制，及时识别出主同步信号的故障情况并进行故障现场处理，使得控制系统在主同步信号发生故障的情况下能够正常发挥功能、确保性能并实现同步信号的自主修复。

控制领域内，现有的同步信号冗余设计通常有两种。一种是在原电路基础上增加电路设计、提供辅同步信号；另一种是并行设计一个冗余装置，用于产生辅同步信号。但是这两种方法都无法满足某些关键控制系统的设计约束条件：首先，控制系统规模受限，不能随意扩容；其次，不能增加技术复杂度风险，否则将无法确保控制系统整体的可靠性指标；最后，这两种方法都无法解决主同步信号正常…故障…正常模式下，主、辅同步信号之间的再同步问题。

发明内容

本发明解决的技术问题是：针对某些关键控制系统在串行接收故障下不能产生主同步信号而导致的控制功能失效问题，提供了一种通过设计并建立辅同步信号来对主同步信号进行冗余备份的方法，利用控制系统定时器和中断控制器产生周期性辅同步信号，自主构成对控制系统通过串行通信周期性接收外部数据帧、触发产生主同步信号故障时的动态冗余。

本发明的技术解决方案是：一种周期性控制同步信号的冗余实现方法，在控制周期为T的控制系统内部分别建立主同步信号和辅同步信号，其中主同步信号由控制系统从外部接收到一帧完整数据帧后触发CPU中断产生，主同步信号的周期为T，T为控制系统正常接收到一帧完整数据帧的时间；辅同步信号由定时器计时到达定时周期后触发CPU中断产生，在控制系统的每一个控制周期起始定时器都清零并重新开始计时；所述的定时器有两个定时周期，分别为周期为TL的第一定时周期和周期为T的第二定时周期，T<TL<2T且TL＝T+△T，△T的最大值为控制系统时间性能余量上限值，定时器的初始计时周期为第一定时周期；当控制系统能够正常接收到完整数据帧时，主同步信号正常，控制系统向被控对象提供主同步信号，并重新启动定时器的第一定时周期计时；当控制系统无法正常接收到完整数据帧时，主同步信号产生异常，控制系统进行控制同步信号的切换，在主同步信号异常后的第一个控制周期，利用定时器的第一定时周期产生并向被控对象提供辅同步信号，并从主同步信号异常后的第二个控制周期开始，将定时器的计时周期切换为第二定时周期，利用定时器的第二定时周期产生并向被控对象提供辅同步信号；控制系统在向被控对象提供辅同步信号后的每一个控制周期都查询主同步信号是否恢复正常，如果主同步信号依旧异常则保持向被控对象提供辅同步信号，如果主同步信号恢复正常则进行控制同步信号的切换，并向被控对象提供主同步信号，同时将定时器的计时周期切换为第一定时周期。

本发明与现有技术相比的优点在于：

(1)本发明方法在深入分析控制系统同步信号产生机理和系统工作特点、剖析控制系统功能正常和时间性能余量的基础上，充分利用系统内部普遍配置的定时器和中断控制器硬件资源进行配置、制定冗余策略，自主实现主同步信号故障情况下的冗余处理。如此，既不增加控制系统电路设计，又避免了因引入冗余装置而大幅增加系统既定规模和提高技术复杂度的风险，简单可靠，经济有效；

(2)本发明方法通过分析控制系统周期性控制时间性能余量，在满足系统时间余量要求的条件下设计△T，利用系统内部定时器，配置产生第一周期TL(TL＝T+△T)定时控制和第二周期T定时控制。TL或T定时到触发CPU_INTn2中断服务处理，共同实现主同步信号故障情况下的同步信号冗余控制和故障现场处理。主同步信号正常产生时，因T<TL且CPU_INTn1中断服务处理中重新启动了TL定时，所以主同步信号自动抑制了辅同步信号的产生。当主同步信号因丢字节无法正常产生时，TL定时到会触发CPU_INTn2中断产生，提供系统辅同步信号，进行主同步信号故障时的现场处理，并将定时器定时周期更改为T，以此确保辅同步信号与基准同步信号的错位同步，使得主同步信号故障消除后、有效数据帧能够及时引入控制所用，确保了控制性能。

附图说明

图1为控制系统主同步信号故障和无冗余情况下的主同步信号时序图；

图2为本发明中控制系统同步信号冗余设计结构图；

图3为控制系统主同步信号故障和有冗余情况下的主、辅同步信号时序图；

图4为本发明方法的流程图。

具体实施方式

如图1所示，某些关键控制系统，其控制周期T由外部基准同步信号确定，同时控制系统周期性通过串口通信接收一帧数据帧作为控制系统周期性控制的输入。数据帧进行了格式约定并定长为每帧n个字符。控制系统串口接收缓冲区每满n个字符，就触发CPU_INTn1中断产生控制系统周期性主同步信号，如图1中1-1所示。系统内的m个功能子任务基于该主同步信号、利用周期内输入数据帧实现各自的周期性控制子功能。当串口出现少接收字节的情况时，如图1中1-2所示，就会造成控制周期T“变形”、数据帧不完整和后续每帧数据相继错位的现象，并使主同步信号无法守时。

控制系统内部普遍配置定时器和中断控制器，本发明方法就是利用系统内部定时器和中断控制器进行配置和设计并制定冗余策略，自主实现主同步信号故障情况下的冗余处理，如图2所示。

控制系统最小配置为处理器核、定时器和中断控制器。如TI公司的TMS320C6713DSP，即是集成了DSP核、DSP中断控制器和DSP定时器的一款浮点数字处理器。在分析同步信号产生机理和充分考虑时间余量的基础上，本发明方法利用定时器配置产生两种周期的定时控制信号，第一定时周期控制信号的周期为TL，第二定时周期控制信号的周期为T。TL或T定时到，定时器会向中断控制器提交CPU_INTn2中断申请，CPU响应CPU_INTn2中断服务处理，由此建立TL和T两种定时模式的辅同步信号。△T(△T＝TL-T)应不大于控制系统时间性能余量要求。在控制系统的每一个控制周期起始时刻，定时器都清零并重新开始计时。定时器的默认计时周期为TL。

当串行通信芯片每接收满定长的数据帧后，串行通信芯片会向中断控制器提交CPU_INTn1中断申请，CPU响应并进行CPU_INTn1中断服务处理，由此建立主同步信号。CPU_INTn1产生时进行主同步信号正常接收数据帧情况下的中断服务处理。

主同步信号正常产生时，因T<TL且CPU_INTn1服务处理中重新启动了TL定时，所以主同步信号会自动抑制辅同步信号产生。当主同步信号因丢字节无法正常产生时，TL定时到会触发CPU_INTn2服务处理并提供系统辅同步信号，进行主同步信号故障时辅同步信号的及时辅助、进行故障现场处理，此后将定时器的定时周期更改为T，以此确保辅同步信号与基准同步信号的错位同步，使得主同步信号故障消除后、有效数据帧能够及时引入控制所用，确保控制性能。

CPU_INTn2产生时，进行主同步信号故障情况下辅同步信号冗余并进行的中断服务处理。当出现接收数据帧少字节现象时，在CPU_INTn1不能及时触发的情况下，CPU_INTn2可以及时作为备份触发，且TL第一定时周期模式辅同步信号首先起作用，当TL第一定时周期模式控制执行一次后，自动切换为第二定时周期T模式，而由于第二定时周期T控制周期和CPU_INTn1的控制周期相同，由此可以确保系统按照原先的工作模式继续运行，此时主、辅同步信号的时序关系如附图3所示。

本发明方法的整个流程如图4所示，以下详细说明其实现过程。

(一)主同步信号产生方法和冗余处理如下：

1将串口通信接收外部中断源映射为CPU_INTn1中断；

2将CPU_INTn1与CPU_INTn1中断服务处理相挂钩；

3CPU_INTn1中断服务处理内容包括：{

……

读串口接收缓冲区；

……

清串口接收缓冲区；

……

停止定时器计时；

将TL控制字写入定时器的PRD寄存器；

启动定时器计时。

}

(二)辅同步信号产生方法和冗余处理如下：

1将定时器TL或T定时到中断源映射为CPU_INTn2中断；

2将CPU_INTn2与CPU_INTn2中断服务处理相挂钩；

3CPU_INTn2中断服务处理内容包括：{

停止定时器计时；

将T控制字写入定时器的PRD寄存器；

启动定时器计时。

清串口接收缓冲区。

}

(三)需满足CPU_INTn1>CPU_INTn2的中断优先级条件。

(四)需满足△T(△T＝TL-T)应不大于控制系统时间性能余量要求的条件。

(五)控制系统在向被控对象提供辅同步信号后，在每一个控制周期都查询主同步信号是否恢复正常，如果依旧异常则保持向被控对象提供辅同步信号，如果正常则进行控制同步信号的切换，并向被控对象提供主同步信号。

本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

Claims (1)

1.一种周期性控制同步信号的冗余实现方法，其特征在于：在控制周期为T的控制系统内部分别建立主同步信号和辅同步信号，其中主同步信号由控制系统从外部接收到一帧完整数据帧后触发CPU中断产生，主同步信号的周期为T，T为控制系统正常接收到一帧完整数据帧的时间；辅同步信号由定时器计时到达定时周期后触发CPU中断产生，在控制系统的每一个控制周期起始定时器都清零并重新开始计时；所述的定时器有两个定时周期，分别为周期为TL的第一定时周期和周期为T的第二定时周期，T<TL<2T且TL＝T+△T，△T的最大值为控制系统时间性能余量上限值，定时器的初始计时周期为第一定时周期；当控制系统能够正常接收到完整数据帧时，主同步信号正常，控制系统向被控对象提供主同步信号，并重新启动定时器的第一定时周期计时；当控制系统无法正常接收到完整数据帧时，主同步信号产生异常，控制系统进行控制同步信号的切换，在主同步信号异常后的第一个控制周期，利用定时器的第一定时周期产生并向被控对象提供辅同步信号，并从主同步信号异常后的第二个控制周期开始，将定时器的计时周期切换为第二定时周期，利用定时器的第二定时周期产生并向被控对象提供辅同步信号；控制系统在向被控对象提供辅同步信号后的每一个控制周期都查询主同步信号是否恢复正常，如果主同步信号依旧异常则保持向被控对象提供辅同步信号，如果主同步信号恢复正常则进行控制同步信号的切换，并向被控对象提供主同步信号，同时将定时器的计时周期切换为第一定时周期。