JPH06163129A - 異なるバス・アーキテクチャを有するコンピュータに差込み可能な共通アダプタ・カード - Google Patents
異なるバス・アーキテクチャを有するコンピュータに差込み可能な共通アダプタ・カードInfo
- Publication number
- JPH06163129A JPH06163129A JP5215931A JP21593193A JPH06163129A JP H06163129 A JPH06163129 A JP H06163129A JP 5215931 A JP5215931 A JP 5215931A JP 21593193 A JP21593193 A JP 21593193A JP H06163129 A JPH06163129 A JP H06163129A
- Authority
- JP
- Japan
- Prior art keywords
- computer system
- mca
- card
- isa
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
Abstract
(57)【要約】
【目的】 本発明の目的は、ＩＳＡシステムやＭＣＡシ
ステムなど少なくとも２つの異なるコンピュータ・シス
テムで利用できる、差込み式共通アダプタ・カードを提
供することである。 【構成】 アダプタ・カードは、一方の側に第１のコン
ピュータ・システムの拡張スロットに直接差込み可能な
第１エッジ・コネクタを有し、他方の側に第２のコンピ
ュータ・システムの拡張スロットに直接差込み可能な第
２エッジ・コネクタを有する。アダプタ・カードへの外
部接続が必要な場合には、各コンピュータ・システムに
接続カードを取り付け、アダプタ・カードの一端に、接
続カードに差込み可能な外部エッジ・コネクタを設け
る。接続カードは、その接続カード上のエッジ・コネク
タの一方の側の信号をエッジ・コネクタの他方の側の信
号で逆の順序で複製することによって、一方のコンピュ
ータ・システムのアダプタ・カードに直立姿勢で差し込
め、他方のコンピュータ・システムのアダプタ・カード
に倒立姿勢で差し込めるように設計されている。
ステムなど少なくとも２つの異なるコンピュータ・シス
テムで利用できる、差込み式共通アダプタ・カードを提
供することである。 【構成】 アダプタ・カードは、一方の側に第１のコン
ピュータ・システムの拡張スロットに直接差込み可能な
第１エッジ・コネクタを有し、他方の側に第２のコンピ
ュータ・システムの拡張スロットに直接差込み可能な第
２エッジ・コネクタを有する。アダプタ・カードへの外
部接続が必要な場合には、各コンピュータ・システムに
接続カードを取り付け、アダプタ・カードの一端に、接
続カードに差込み可能な外部エッジ・コネクタを設け
る。接続カードは、その接続カード上のエッジ・コネク
タの一方の側の信号をエッジ・コネクタの他方の側の信
号で逆の順序で複製することによって、一方のコンピュ
ータ・システムのアダプタ・カードに直立姿勢で差し込
め、他方のコンピュータ・システムのアダプタ・カード
に倒立姿勢で差し込めるように設計されている。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータ・システ
ムに関し、より詳細にはそのようなシステム用のアダプ
タ・カードを対象とする。具体的には、本発明は、異な
るバス・アーキテクチャを有する少なくとも２つの異な
るコンピュータ・システムの拡張スロットに直接差し込
むことができる共通アダプタ・カードを対象とする。
ムに関し、より詳細にはそのようなシステム用のアダプ
タ・カードを対象とする。具体的には、本発明は、異な
るバス・アーキテクチャを有する少なくとも２つの異な
るコンピュータ・システムの拡張スロットに直接差し込
むことができる共通アダプタ・カードを対象とする。
【０００２】
【従来の技術】一般にコンピュータ・システム、特にパ
ーソナル・コンピュータ・システムでは、中央演算処理
装置（ＣＰＵ）、入出力アダプタ、入出力装置、バス制
御装置（すなわち、バス・マスタまたは直接記憶アクセ
ス（ＤＭＡ）制御装置及びスレーブなどコンピュータ・
システムを制御できる要素）、バス・スレーブ（すなわ
ち、バス制御装置によって制御される要素）、並びにシ
ステム記憶域のような記憶装置など様々な要素の間でデ
ータが転送される。これらの要素は、システム・アーキ
テクチャの一部であるシステム・バスを介して相互接続
されることが多い。このアーキテクチャは、これらの要
素により、またはこれらの要素の間で、データ、アドレ
ス、及びコマンド情報が移動できるように設計される。
パーソナル・コンピュータ・システムでは、多くの異な
るアーキテクチャやシステム・バス幅がある。そのた
め、異なるアーキテクチャ用に同じ機能のために別々の
アダプタ・カードを作ることが必要であった。例えば、
あるアーキテクチャ用に第１の図形アダプタ・カードを
設計し、別のアーキテクチャ用に第２の図形アダプタ・
カードを設計しなければならなかった。
ーソナル・コンピュータ・システムでは、中央演算処理
装置（ＣＰＵ）、入出力アダプタ、入出力装置、バス制
御装置（すなわち、バス・マスタまたは直接記憶アクセ
ス（ＤＭＡ）制御装置及びスレーブなどコンピュータ・
システムを制御できる要素）、バス・スレーブ（すなわ
ち、バス制御装置によって制御される要素）、並びにシ
ステム記憶域のような記憶装置など様々な要素の間でデ
ータが転送される。これらの要素は、システム・アーキ
テクチャの一部であるシステム・バスを介して相互接続
されることが多い。このアーキテクチャは、これらの要
素により、またはこれらの要素の間で、データ、アドレ
ス、及びコマンド情報が移動できるように設計される。
パーソナル・コンピュータ・システムでは、多くの異な
るアーキテクチャやシステム・バス幅がある。そのた
め、異なるアーキテクチャ用に同じ機能のために別々の
アダプタ・カードを作ることが必要であった。例えば、
あるアーキテクチャ用に第１の図形アダプタ・カードを
設計し、別のアーキテクチャ用に第２の図形アダプタ・
カードを設計しなければならなかった。
【０００３】異なるシステム用に別々のアダプタ（拡
張）カードを作ると、製造と保守の両面で費用が増加す
る。例えば、既存の業界標準アーキテクチャ（ＩＳＡ）
アダプタ・カードまたはマイクロ・チャネル・アーキテ
クチャ（ＭＣＡ）アダプタ・カードは、それぞれＩＢＭ
ＰＣ／ＡＴまたはＰＳ／２の拡張スロットにしか差し
込めない。マイクロ・チャネル、ＰＣ／ＡＴ、及びＰＳ
／２は、それぞれインターナショナル・ビジネス・マシ
ーンズ（ＩＢＭ）コーポレイションの登録商標である。
ＩＳＡ拡張スロット用に１つとＭＣＡ拡張スロット用に
１つ、合計２つの別のカードを作ることは、資源の無駄
であるばかりでなく、この両方をサポートするために過
大な努力が必要となる。それらのカードを別々に在庫し
ておくと、別の問題が生じる可能性もある。
張）カードを作ると、製造と保守の両面で費用が増加す
る。例えば、既存の業界標準アーキテクチャ（ＩＳＡ）
アダプタ・カードまたはマイクロ・チャネル・アーキテ
クチャ（ＭＣＡ）アダプタ・カードは、それぞれＩＢＭ
ＰＣ／ＡＴまたはＰＳ／２の拡張スロットにしか差し
込めない。マイクロ・チャネル、ＰＣ／ＡＴ、及びＰＳ
／２は、それぞれインターナショナル・ビジネス・マシ
ーンズ（ＩＢＭ）コーポレイションの登録商標である。
ＩＳＡ拡張スロット用に１つとＭＣＡ拡張スロット用に
１つ、合計２つの別のカードを作ることは、資源の無駄
であるばかりでなく、この両方をサポートするために過
大な努力が必要となる。それらのカードを別々に在庫し
ておくと、別の問題が生じる可能性もある。
【０００４】米国特許第４９９１０８５号は、ＭＣＡバ
スからコード化信号を受け取り、周辺装置向けに復号し
たコマンド信号を生成するための、コマンド復号回路を
有する、インターフェース統合チップを開示している。
ピン制御回路が多機能ピンを制御し、バス調停制御回路
も設けられ、ＰＯＳ（プログラム式任意選択）レジスタ
制御回路がアダプタ識別の支援を容易にする。作動可能
論理回路は同期作動可能信号の発生を容易にし、装置エ
ラーの報告を容易にする回路も設けられている。外部デ
ータ・バッファ制御応答信号生成機構、及びメモリと入
出力の再配置を支援するための回路も含まれる。機能の
組合せが単一の集積回路上に設けられ、したがって集積
回路上で使用可能な限られた数の入出力ピンを有効に使
用する。
スからコード化信号を受け取り、周辺装置向けに復号し
たコマンド信号を生成するための、コマンド復号回路を
有する、インターフェース統合チップを開示している。
ピン制御回路が多機能ピンを制御し、バス調停制御回路
も設けられ、ＰＯＳ（プログラム式任意選択）レジスタ
制御回路がアダプタ識別の支援を容易にする。作動可能
論理回路は同期作動可能信号の発生を容易にし、装置エ
ラーの報告を容易にする回路も設けられている。外部デ
ータ・バッファ制御応答信号生成機構、及びメモリと入
出力の再配置を支援するための回路も含まれる。機能の
組合せが単一の集積回路上に設けられ、したがって集積
回路上で使用可能な限られた数の入出力ピンを有効に使
用する。
【０００５】米国特許第４３８８６９７号は、端末イン
ターフェースからの逐次データに応答して変調伝送デー
タ信号を発生させる一次信号処理回路を含む、全二重同
期データ・セットを開示している。変調されたデータ信
号は、送信線の一次チャネルを通じて伝送される。一次
信号処理回路はまた、受信線の一次チャネルから変調デ
ータ信号を受け取り、それから、インターフェースに提
示するための逐次ビット・ストリームを回復する。一次
信号処理回路の動作パラメータは、複数のバスを介して
一次制御装置によって指定される。一次制御装置はマイ
クロプロセッサと付属の周辺装置を含む。一次制御装置
内の符号器回路と復号器回路はそれぞれ、複数のモジュ
ールから成り、各モジュールはある特定の機能を実施す
るように設計されている。モジュールは選択された順に
動作され、信号がローカル・バスを介してあるモジュー
ルから次のモジュールへ送られる。
ターフェースからの逐次データに応答して変調伝送デー
タ信号を発生させる一次信号処理回路を含む、全二重同
期データ・セットを開示している。変調されたデータ信
号は、送信線の一次チャネルを通じて伝送される。一次
信号処理回路はまた、受信線の一次チャネルから変調デ
ータ信号を受け取り、それから、インターフェースに提
示するための逐次ビット・ストリームを回復する。一次
信号処理回路の動作パラメータは、複数のバスを介して
一次制御装置によって指定される。一次制御装置はマイ
クロプロセッサと付属の周辺装置を含む。一次制御装置
内の符号器回路と復号器回路はそれぞれ、複数のモジュ
ールから成り、各モジュールはある特定の機能を実施す
るように設計されている。モジュールは選択された順に
動作され、信号がローカル・バスを介してあるモジュー
ルから次のモジュールへ送られる。
【０００６】米国特許第５０４３８７７号は、第１のア
ーキテクチャを有するコンピュータ・システムと第２の
アーキテクチャを有するスレーブ要素との間でデータが
転送されるシステムを開示している。アダプタは、第１
のアーキテクチャに対応する１つのコネクタと、第２の
アーキテクチャに対応する第２のコネクタと、第１コネ
クタと第２コネクタとの間にある変換回路を含む。変換
回路は、第１のアーキテクチャに対応する信号を第２の
アーキテクチャに対応する信号に変換し、第２のアーキ
テクチャに対応する信号を第１のアーキテクチャに対応
する信号に変換する。言い換えれば、あるコンピュータ
・アーキテクチャの従来の拡張カードを、このアダプタ
を使用して、異なるコンピュータ・アーキテクチャで使
用することができる。あるコンピュータ・カードの従来
のカードをアダプタに差し込み、そのアダプタを他のコ
ンピュータの拡張スロットに差し込む。すなわち、拡張
カードを、アダプタを介して間接的に拡張スロットに差
し込む。
ーキテクチャを有するコンピュータ・システムと第２の
アーキテクチャを有するスレーブ要素との間でデータが
転送されるシステムを開示している。アダプタは、第１
のアーキテクチャに対応する１つのコネクタと、第２の
アーキテクチャに対応する第２のコネクタと、第１コネ
クタと第２コネクタとの間にある変換回路を含む。変換
回路は、第１のアーキテクチャに対応する信号を第２の
アーキテクチャに対応する信号に変換し、第２のアーキ
テクチャに対応する信号を第１のアーキテクチャに対応
する信号に変換する。言い換えれば、あるコンピュータ
・アーキテクチャの従来の拡張カードを、このアダプタ
を使用して、異なるコンピュータ・アーキテクチャで使
用することができる。あるコンピュータ・カードの従来
のカードをアダプタに差し込み、そのアダプタを他のコ
ンピュータの拡張スロットに差し込む。すなわち、拡張
カードを、アダプタを介して間接的に拡張スロットに差
し込む。
【０００７】
【発明が解決しようとする課題】本発明の目的は、少な
くとも２つの異なるコンピュータ・システムで利用でき
る差込み式アダプタ・カードを提供することである。
くとも２つの異なるコンピュータ・システムで利用でき
る差込み式アダプタ・カードを提供することである。
【０００８】本発明の他の目的は、ＩＳＡコンピュータ
・システムとＭＣＡコンピュータ・システムの両方に利
用できる差込み式アダプタ・カードを提供することであ
る。
・システムとＭＣＡコンピュータ・システムの両方に利
用できる差込み式アダプタ・カードを提供することであ
る。
【０００９】本発明の他の目的は、少なくとも２つの異
なるコンピュータ・システムで利用でき、一方の側に一
方のコンピュータ・システム用のエッジ・コネクタを有
し、反対側に他方のコンピュータ・システム用のエッジ
・コネクタを有する、差込み式アダプタ・カードを提供
することである。
なるコンピュータ・システムで利用でき、一方の側に一
方のコンピュータ・システム用のエッジ・コネクタを有
し、反対側に他方のコンピュータ・システム用のエッジ
・コネクタを有する、差込み式アダプタ・カードを提供
することである。
【００１０】本発明の他の目的は、ＩＳＡコンピュータ
・システムとＭＣＡコンピュータ・システムの両方に利
用でき、一方の側にＩＳＡコンピュータ・システム用の
エッジ・コネクタを有し、反対側にＭＣＡコンピュータ
・システム用のエッジ・コネクタを有する、差込み式ア
ダプタ・カードを提供することである。
・システムとＭＣＡコンピュータ・システムの両方に利
用でき、一方の側にＩＳＡコンピュータ・システム用の
エッジ・コネクタを有し、反対側にＭＣＡコンピュータ
・システム用のエッジ・コネクタを有する、差込み式ア
ダプタ・カードを提供することである。
【００１１】本発明の他の目的は、少なくとも２つの異
なるコンピュータ・システムで利用でき、一方の側に一
方のコンピュータ・システム用のエッジ・コネクタを有
し、反対側に他方のコンピュータ・システム用のエッジ
・コネクタを有し、一方の端に接続カードに接続するた
めの外部エッジ・コネクタを有し、直立姿勢で一方のコ
ンピュータ・システムの接続カードに差し込まれ、倒立
姿勢で他方のコンピュータ・システムの接続カードに差
し込まれる、差込み式アダプタ・カードを提供すること
である。
なるコンピュータ・システムで利用でき、一方の側に一
方のコンピュータ・システム用のエッジ・コネクタを有
し、反対側に他方のコンピュータ・システム用のエッジ
・コネクタを有し、一方の端に接続カードに接続するた
めの外部エッジ・コネクタを有し、直立姿勢で一方のコ
ンピュータ・システムの接続カードに差し込まれ、倒立
姿勢で他方のコンピュータ・システムの接続カードに差
し込まれる、差込み式アダプタ・カードを提供すること
である。
【００１２】本発明の他の目的は、ＩＳＡコンピュータ
・システムとＭＣＡコンピュータ・システムの両方に利
用でき、一方の側のＩＳＡコンピュータ・システム用の
エッジ・コネクタを有し、反対側にＭＣＡコンピュータ
・システム用のエッジ・コネクタを有し、一方の端に接
続カードに接続するための外部エッジ・コネクタを有
し、直立姿勢でＩＳＡコンピュータ・システムの接続カ
ードに差し込まれ、倒立姿勢でＭＣＡコンピュータ・シ
ステムの接続カードに差し込まれる、差込み式アダプタ
・カードを提供することである。
・システムとＭＣＡコンピュータ・システムの両方に利
用でき、一方の側のＩＳＡコンピュータ・システム用の
エッジ・コネクタを有し、反対側にＭＣＡコンピュータ
・システム用のエッジ・コネクタを有し、一方の端に接
続カードに接続するための外部エッジ・コネクタを有
し、直立姿勢でＩＳＡコンピュータ・システムの接続カ
ードに差し込まれ、倒立姿勢でＭＣＡコンピュータ・シ
ステムの接続カードに差し込まれる、差込み式アダプタ
・カードを提供することである。
【００１３】
【課題を解決するための手段】本発明によれば、共通ア
ダプタ・カードは、異なるアーキテクチャを有する少な
くとも２つの異なるコンピュータの拡張スロットに直接
差込み可能である。これは、あるシステム用の従来のカ
ードに小さな増分式変更を加えた共通アダプタ・カード
を作成することによって達成される。
ダプタ・カードは、異なるアーキテクチャを有する少な
くとも２つの異なるコンピュータの拡張スロットに直接
差込み可能である。これは、あるシステム用の従来のカ
ードに小さな増分式変更を加えた共通アダプタ・カード
を作成することによって達成される。
【００１４】差込み式共通アダプタ・カードは、ＩＳＡ
コンピュータ・システムやＭＣＡコンピュータ・システ
ムなど、異なるバス・アーキテクチャを有する少なくと
も２つの異なるコンピュータ・システムで使用すること
ができる。アダプタ・カードは、一方の側にあるコンピ
ュータ・システムの拡張スロットに直接差込み可能な第
１のエッジ・コネクタを有し、反対側に異なるコンピュ
ータ・システムの拡張スロットに直接差込み可能な第２
のエッジ・コネクタを有する。一方のコンピュータの論
理信号を他方のコンピュータ・システムの論理信号に変
換するための信号変換論理回路が含まれる。アダプタ・
カードへの外部接続が必要な場合には、接続カードを各
コンピュータ・システムに取り付け、アダプタ・カード
の一端に接続カードに差込み可能な第３のエッジ・コネ
クタを設ける。この接続カードは、一方のコンピュータ
・システムのアダプタ・カードに直立姿勢で差し込み、
他方のコンピュータ・システムのアダプタ・カードに倒
立姿勢で差し込むように設計されており、これは、接続
カード上のエッジ・コネクタの一方の側の信号を、エッ
ジ・コネクタの他の側の信号で逆の順序で複製すること
によって行われる。
コンピュータ・システムやＭＣＡコンピュータ・システ
ムなど、異なるバス・アーキテクチャを有する少なくと
も２つの異なるコンピュータ・システムで使用すること
ができる。アダプタ・カードは、一方の側にあるコンピ
ュータ・システムの拡張スロットに直接差込み可能な第
１のエッジ・コネクタを有し、反対側に異なるコンピュ
ータ・システムの拡張スロットに直接差込み可能な第２
のエッジ・コネクタを有する。一方のコンピュータの論
理信号を他方のコンピュータ・システムの論理信号に変
換するための信号変換論理回路が含まれる。アダプタ・
カードへの外部接続が必要な場合には、接続カードを各
コンピュータ・システムに取り付け、アダプタ・カード
の一端に接続カードに差込み可能な第３のエッジ・コネ
クタを設ける。この接続カードは、一方のコンピュータ
・システムのアダプタ・カードに直立姿勢で差し込み、
他方のコンピュータ・システムのアダプタ・カードに倒
立姿勢で差し込むように設計されており、これは、接続
カード上のエッジ・コネクタの一方の側の信号を、エッ
ジ・コネクタの他の側の信号で逆の順序で複製すること
によって行われる。
【００１５】
【実施例】本発明は、ＩＳＡシステム（ＩＢＭ ＰＣ／
ＡＴ）やＭＣＡシステム（ＩＢＭＰＳ／２）など、異な
るバス・アーキテクチャを有する少なくとも２つの異な
るコンピュータ・システムで使用できる、共通アダプタ
・カードの作成方法を対象とする。本発明は他のコンピ
ュータ・アーキテクチャにも適用可能なことを認識され
たい。例えば、これは拡張業界標準アーキテクチャ（Ｅ
ＩＳＡ）にも適応できる。これは、一方の側にＩＳＡ拡
張スロットに差込み可能な第１のエッジ・コネクタを有
し、他の側にＭＣＡ拡張スロットに差込み可能な第２の
エッジ・コネクタを有する、共通アダプタ・カードを提
供することによって達成される。このアダプタ・カード
は、モデム・アダプタ、メモリ・アダプタ、図形アダプ
タ、音響アダプタなど種々の機能に供することができ
る。このような両方のシステム用の共通アダプタ・カー
ドは、製造費及び維持費が低下する。ＩＳＡインターフ
ェースの動作は、"ＩＢＭ Technical Reference, Perso
nal Computer AT"、"ＩＳＡ BUS SPECIFICATIONS AND A
PPLICATION NOTES"（１９９０年１月３０日、版権１９
８９年、インテル・コーポレーション）、"TECHNICAL R
EFERENCE GUIDE,EXTENTED INDUSTRY STANDARD ARCHITEC
TURE EXPANSION BUS"（版権コンパック・コンピュータ
・コーポレーション１９８９年）、及び"PERSONAL COMP
UTER BUS STANDARD P９９６"（草稿Ｄ２．００、１９９
０年１月１８日、版権IEEE Inc.１９９０年）に記載さ
れている。ＰＳ／２及びマイクロ・チャネルの動作
は、"Hardware Interface Technical Reference"（ＩＢ
Ｍ出版物資料番号６８Ｘ−２３３０−０）に記載されて
いる。ＥＩＳＡはＥＩＳＡ仕様書（ＢＣＰＲ Services,
Inc.１９８９年）に記載されている。
ＡＴ）やＭＣＡシステム（ＩＢＭＰＳ／２）など、異な
るバス・アーキテクチャを有する少なくとも２つの異な
るコンピュータ・システムで使用できる、共通アダプタ
・カードの作成方法を対象とする。本発明は他のコンピ
ュータ・アーキテクチャにも適用可能なことを認識され
たい。例えば、これは拡張業界標準アーキテクチャ（Ｅ
ＩＳＡ）にも適応できる。これは、一方の側にＩＳＡ拡
張スロットに差込み可能な第１のエッジ・コネクタを有
し、他の側にＭＣＡ拡張スロットに差込み可能な第２の
エッジ・コネクタを有する、共通アダプタ・カードを提
供することによって達成される。このアダプタ・カード
は、モデム・アダプタ、メモリ・アダプタ、図形アダプ
タ、音響アダプタなど種々の機能に供することができ
る。このような両方のシステム用の共通アダプタ・カー
ドは、製造費及び維持費が低下する。ＩＳＡインターフ
ェースの動作は、"ＩＢＭ Technical Reference, Perso
nal Computer AT"、"ＩＳＡ BUS SPECIFICATIONS AND A
PPLICATION NOTES"（１９９０年１月３０日、版権１９
８９年、インテル・コーポレーション）、"TECHNICAL R
EFERENCE GUIDE,EXTENTED INDUSTRY STANDARD ARCHITEC
TURE EXPANSION BUS"（版権コンパック・コンピュータ
・コーポレーション１９８９年）、及び"PERSONAL COMP
UTER BUS STANDARD P９９６"（草稿Ｄ２．００、１９９
０年１月１８日、版権IEEE Inc.１９９０年）に記載さ
れている。ＰＳ／２及びマイクロ・チャネルの動作
は、"Hardware Interface Technical Reference"（ＩＢ
Ｍ出版物資料番号６８Ｘ−２３３０−０）に記載されて
いる。ＥＩＳＡはＥＩＳＡ仕様書（ＢＣＰＲ Services,
Inc.１９８９年）に記載されている。
【００１６】両方のシステムで使用可能な共通アダプタ
を作成するには、ＩＳＡ信号とＭＣＡ信号の両方用のエ
ッジ・コネクタを提供するだけでは十分ではない。この
余分の機能によるオーバーヘッドを最少にしなければな
らない。またユーザーに対して露出しなければならない
Ｄシェル・コネクタなどの論理コネクタや外部コネクタ
も複製しないように、カードを適切にレイアウトしなけ
ればならない。本発明では、ＩＳＡ（ＰＣ／ＡＴ）シス
テム及びＭＣＡ（ＰＳ／２）システムの両方の拡張スロ
ットに差し込むことのできる共通アダプタ・カードを設
計する、簡単で安価で効率的な方法を示す。
を作成するには、ＩＳＡ信号とＭＣＡ信号の両方用のエ
ッジ・コネクタを提供するだけでは十分ではない。この
余分の機能によるオーバーヘッドを最少にしなければな
らない。またユーザーに対して露出しなければならない
Ｄシェル・コネクタなどの論理コネクタや外部コネクタ
も複製しないように、カードを適切にレイアウトしなけ
ればならない。本発明では、ＩＳＡ（ＰＣ／ＡＴ）シス
テム及びＭＣＡ（ＰＳ／２）システムの両方の拡張スロ
ットに差し込むことのできる共通アダプタ・カードを設
計する、簡単で安価で効率的な方法を示す。
【００１７】共通アダプタ・カードは８ビットまたは１
６ビットのデータ・バスを使用し、（この仮定は、カー
ドが、ＩＳＡシステムであるＰＣ／ＡＴに差し込むため
に８ビットまたは１６ビットのデータ幅を有する必要が
あるので、妥当である。）ＩＳＡ信号とＭＣＡ信号はそ
の役割が非常に似ているものと仮定する。しかし２つの
システムの間には違いがある。違いのいくつかを下記に
示す。 １．ＩＳＡバスにはＡＵＤＩＯ信号があるが、ＭＣＡバ
スにはある。 ２．ＩＳＡのアドレス・バスにはラッチされるものがあ
るが、ＭＣＡアドレス信号はすべてラッチされない。 ３．ＩＳＡにはシステム・クロックがあるが、ＭＣＡに
はない。 ４．ＩＳＡには復号されたコマンド信号があるが、ＭＣ
Ａには生のインテル型のコマンド信号がある。（前者は
−ＩＯＷ、−ＩＯＲ、−ＭＥＭＷ、−ＭＥＭＲなど、後
者は−ＳＯ、−Ｓ１、Ｍ／−ＩＯ、−ＣＭＤなど） ５．ＤＭＡ方式が２つのシステムで異なる。 ６．ＩＳＡは−５Ｖを有するが、ＭＣＡはそうではな
い。 ７．ＭＣＡは自動ハードウェア・アーキテクチャ能力を
有する。
６ビットのデータ・バスを使用し、（この仮定は、カー
ドが、ＩＳＡシステムであるＰＣ／ＡＴに差し込むため
に８ビットまたは１６ビットのデータ幅を有する必要が
あるので、妥当である。）ＩＳＡ信号とＭＣＡ信号はそ
の役割が非常に似ているものと仮定する。しかし２つの
システムの間には違いがある。違いのいくつかを下記に
示す。 １．ＩＳＡバスにはＡＵＤＩＯ信号があるが、ＭＣＡバ
スにはある。 ２．ＩＳＡのアドレス・バスにはラッチされるものがあ
るが、ＭＣＡアドレス信号はすべてラッチされない。 ３．ＩＳＡにはシステム・クロックがあるが、ＭＣＡに
はない。 ４．ＩＳＡには復号されたコマンド信号があるが、ＭＣ
Ａには生のインテル型のコマンド信号がある。（前者は
−ＩＯＷ、−ＩＯＲ、−ＭＥＭＷ、−ＭＥＭＲなど、後
者は−ＳＯ、−Ｓ１、Ｍ／−ＩＯ、−ＣＭＤなど） ５．ＤＭＡ方式が２つのシステムで異なる。 ６．ＩＳＡは−５Ｖを有するが、ＭＣＡはそうではな
い。 ７．ＭＣＡは自動ハードウェア・アーキテクチャ能力を
有する。
【００１８】ＡＵＤＩＯ信号は、ＩＳＡシステムとＭＣ
Ａシステムの両方に使用できない信号の１例である。し
たがって、アダプタ・カードは、両方のシステムで使用
可能な、または何らかの信号変換の後に使用可能となる
信号のみを使用するというもう１つの仮定を行う。これ
は一般にほとんどのアダプタ・カードでなりたつ。
Ａシステムの両方に使用できない信号の１例である。し
たがって、アダプタ・カードは、両方のシステムで使用
可能な、または何らかの信号変換の後に使用可能となる
信号のみを使用するというもう１つの仮定を行う。これ
は一般にほとんどのアダプタ・カードでなりたつ。
【００１９】アダプタ・カードが両方のシステムに使用
するために許容できると決定されると、実際に両方のシ
ステムに差し込むことができ、かつ２組の外部コネクタ
を必要としないように基板をレイアウトしなければなら
ない。１組の外部コネクタをエッジ・コネクタの側に置
いて、コンピュータのシャーシの上に取り付けるブラケ
ットを通してユーザに見えるようにしなければならない
ので、ＩＳＡ用とＭＣＡ用の両方のエッジ・コネクタ
を、カードの対向する両側に互いに直接交差するように
置かなければならない。すなわち、カードの長辺を水平
にして、一方のエッジ・コネクタをカードの上側に置
き、他方のエッジ・コネクタをカードの下側に置いて、
両方のコネクタがカードの同じ短辺の近くにくるように
すべきである。どちらの側がアーキテクチャ要素側かと
いうはっきりした定義はない。どちらのシステムにも、
どちらの側にもアーキテクチャ要素を納めるのに十分な
スペースがあるので、これは全く問題ではない。実際
に、現在、カードの両側にアーキテクチャ要素を表面実
装した多くのアダプタ・カードが作られている。ピンス
ルーホール（ＰＴＨ）など背の高いアーキテクチャ要素
が必要な場合には、ＩＳＡシステムとＭＣＡシステムの
両方で同じ方向に面するスロットに差し込まれる外部コ
ネクタ用の接続カード上にそれを置くことができる。
するために許容できると決定されると、実際に両方のシ
ステムに差し込むことができ、かつ２組の外部コネクタ
を必要としないように基板をレイアウトしなければなら
ない。１組の外部コネクタをエッジ・コネクタの側に置
いて、コンピュータのシャーシの上に取り付けるブラケ
ットを通してユーザに見えるようにしなければならない
ので、ＩＳＡ用とＭＣＡ用の両方のエッジ・コネクタ
を、カードの対向する両側に互いに直接交差するように
置かなければならない。すなわち、カードの長辺を水平
にして、一方のエッジ・コネクタをカードの上側に置
き、他方のエッジ・コネクタをカードの下側に置いて、
両方のコネクタがカードの同じ短辺の近くにくるように
すべきである。どちらの側がアーキテクチャ要素側かと
いうはっきりした定義はない。どちらのシステムにも、
どちらの側にもアーキテクチャ要素を納めるのに十分な
スペースがあるので、これは全く問題ではない。実際
に、現在、カードの両側にアーキテクチャ要素を表面実
装した多くのアダプタ・カードが作られている。ピンス
ルーホール（ＰＴＨ）など背の高いアーキテクチャ要素
が必要な場合には、ＩＳＡシステムとＭＣＡシステムの
両方で同じ方向に面するスロットに差し込まれる外部コ
ネクタ用の接続カード上にそれを置くことができる。
【００２０】ＭＣＡアダプタ・カードの寸法はＩＳＡカ
ードの寸法より小さく指定されているため、カードの寸
法についてはＭＣＡ仕様に従わなければならない。ＩＳ
Ａエッジ・コネクタをカードの全高の一部として含める
ことが重要である。
ードの寸法より小さく指定されているため、カードの寸
法についてはＭＣＡ仕様に従わなければならない。ＩＳ
Ａエッジ・コネクタをカードの全高の一部として含める
ことが重要である。
【００２１】外部コネクタをカードの一方の側に永久的
に装着する場合、カードは両方のシステムにはまらなく
なる。その理由は、両方のシステムのシャーシが外部コ
ネクタ用の孔を提供し、したがって外部コネクタを従来
のアーキテクチャ要素側に取り付けなければならないか
らである。この問題を解決するために、アダプタ・カー
ドへの外部コネクタが必要な場合には、外部コネクタを
保持する独立した接続カードを設ける。この接続カード
は、主アダプタ・カードに差し込まれる別のエッジ・コ
ネクタを有し、そのエッジ・コネクタは、垂直に対称と
なるように配置された複製信号を有する。言い換えれ
ば、外部コネクタ用の接続カードが、主アダプタ・カー
ドに直立または倒立して差し込める。
に装着する場合、カードは両方のシステムにはまらなく
なる。その理由は、両方のシステムのシャーシが外部コ
ネクタ用の孔を提供し、したがって外部コネクタを従来
のアーキテクチャ要素側に取り付けなければならないか
らである。この問題を解決するために、アダプタ・カー
ドへの外部コネクタが必要な場合には、外部コネクタを
保持する独立した接続カードを設ける。この接続カード
は、主アダプタ・カードに差し込まれる別のエッジ・コ
ネクタを有し、そのエッジ・コネクタは、垂直に対称と
なるように配置された複製信号を有する。言い換えれ
ば、外部コネクタ用の接続カードが、主アダプタ・カー
ドに直立または倒立して差し込める。
【００２２】
【実施例】図１に、ＭＣＡ（ＰＳ／２）サイズの基板８
上に、ＩＳＡエッジ・コネクタ２とＭＣＡエッジ・コネ
クタ４を、それぞれ上側と下側など互いに反対の側に置
く様子を示す。この図はまた、外部コネクタ１０を、ア
ダプタ・カードのエッジ・コネクタ１６に差し込まれる
エッジ・コネクタ１４を有する独立した接続カード１２
に取り付けた様子も示す。これについて以下に詳しく説
明する。
上に、ＩＳＡエッジ・コネクタ２とＭＣＡエッジ・コネ
クタ４を、それぞれ上側と下側など互いに反対の側に置
く様子を示す。この図はまた、外部コネクタ１０を、ア
ダプタ・カードのエッジ・コネクタ１６に差し込まれる
エッジ・コネクタ１４を有する独立した接続カード１２
に取り付けた様子も示す。これについて以下に詳しく説
明する。
【００２３】もう１つの問題は、システム・リセット信
号の終了時にすべての信号が有効となるように変換論理
回路を即座に活動化するために、アダプタ・カードがＰ
Ｃ／ＡＴ（ＩＳＡ）拡張スロットまたはＰＳ／２（ＭＣ
Ａ）スロットに差し込まれているかどうかをどう検出す
るかである。これは様々な方法で行うことができる。第
１の方法は、ＩＳＡシステムでのみ利用可能な「システ
ム・クロック」など、１つのシステムでのみ利用可能な
信号を使用することである。フリップフロップを使って
このクロックを検出することができる。第２の方法は、
両方のシステムで使用可能であるが１つのシステムにの
み使用される信号を使用することである。例えば、論理
がＭＣＡ論理専用のＯＳＣクロック（１４．３ＭＨｚ）
を利用する場合には、この信号を使って、カードがどち
らのシステムに差し込まれているかを検出することがで
きる。第３の方法は、電力信号または接地信号のいずれ
かを、その一方を他方から分離することによって、使用
することである。どちらか一方の信号のピンを一方のシ
ステムだけから取り出し、これを同じ種類の残りのピン
から分離することにより、プル・アップ（接地電位を使
用する場合）抵抗器またはプル・ダウン（５Ｖを使用す
る場合）抵抗器を使って、電力信号または接地信号がこ
の特定のピンに接続されていない場合には省略時の状態
を定義し、またピンが接地信号または電力信号に接続さ
れている場合には他の状態を定義し、抵抗器を省略時の
状態とは反対の状態に引き込むことができる。
号の終了時にすべての信号が有効となるように変換論理
回路を即座に活動化するために、アダプタ・カードがＰ
Ｃ／ＡＴ（ＩＳＡ）拡張スロットまたはＰＳ／２（ＭＣ
Ａ）スロットに差し込まれているかどうかをどう検出す
るかである。これは様々な方法で行うことができる。第
１の方法は、ＩＳＡシステムでのみ利用可能な「システ
ム・クロック」など、１つのシステムでのみ利用可能な
信号を使用することである。フリップフロップを使って
このクロックを検出することができる。第２の方法は、
両方のシステムで使用可能であるが１つのシステムにの
み使用される信号を使用することである。例えば、論理
がＭＣＡ論理専用のＯＳＣクロック（１４．３ＭＨｚ）
を利用する場合には、この信号を使って、カードがどち
らのシステムに差し込まれているかを検出することがで
きる。第３の方法は、電力信号または接地信号のいずれ
かを、その一方を他方から分離することによって、使用
することである。どちらか一方の信号のピンを一方のシ
ステムだけから取り出し、これを同じ種類の残りのピン
から分離することにより、プル・アップ（接地電位を使
用する場合）抵抗器またはプル・ダウン（５Ｖを使用す
る場合）抵抗器を使って、電力信号または接地信号がこ
の特定のピンに接続されていない場合には省略時の状態
を定義し、またピンが接地信号または電力信号に接続さ
れている場合には他の状態を定義し、抵抗器を省略時の
状態とは反対の状態に引き込むことができる。
【００２４】最後の問題は、一方のシステムの信号を他
方のシステムへ変換することである。この技術は当業界
で十分に開発されており、多くの製品で使用されている
ので、後で簡単に検討する。ただし、これら２つのシス
テムからの信号をどのように組み合わせてアダプタ・カ
ードで使用することができるかは独特の問題であり、こ
れについては後で検討する。オーバーヘッドを最少にす
るために、３状態ドライバを使用して、一方のシステム
の変換済み信号を他方のシステムからの生の信号と組み
合わせる。変換が必要でない場合には、これらを直接互
いに接続することができる。信号、すなわちＩＳＡＤＥ
ＴＥＣＴは、カードがどのシステムに差し込まれている
かを検出するものであり、これを使って３状態ドライバ
を活動化または非活動化すべきである。
方のシステムへ変換することである。この技術は当業界
で十分に開発されており、多くの製品で使用されている
ので、後で簡単に検討する。ただし、これら２つのシス
テムからの信号をどのように組み合わせてアダプタ・カ
ードで使用することができるかは独特の問題であり、こ
れについては後で検討する。オーバーヘッドを最少にす
るために、３状態ドライバを使用して、一方のシステム
の変換済み信号を他方のシステムからの生の信号と組み
合わせる。変換が必要でない場合には、これらを直接互
いに接続することができる。信号、すなわちＩＳＡＤＥ
ＴＥＣＴは、カードがどのシステムに差し込まれている
かを検出するものであり、これを使って３状態ドライバ
を活動化または非活動化すべきである。
【００２５】ＩＳＡ型インターフェースの方が当業界で
は一般的であるので、これを選択して、ＭＣＡ信号をＩ
ＳＡ信号に変換し、ＩＳＡ信号をアダプタ・カードで局
所信号として使用する。したがって、ＭＣＡシステムか
らの信号は、必要な場合にはいつでもＩＳＡ信号に変換
される。ＭＣＡシステムのプログラム式任意選択（ＰＯ
Ｓ）レジスタは、ＩＳＡシステムでもＭＣＡシステムで
もアクセス可能なように設計されている。電源投入リセ
ット時には、カード・エネーブル信号は非活動化され、
ＰＯＳレジスタのみが両方のシステムでアクセス可能で
ある。ＰＯＳレジスタは、ＰＯＳレジスタを有する複数
のカードがＩＳＡシステムに差し込めるように設計され
ているが、本発明はこの設計をどう達成するかは含まな
い。
は一般的であるので、これを選択して、ＭＣＡ信号をＩ
ＳＡ信号に変換し、ＩＳＡ信号をアダプタ・カードで局
所信号として使用する。したがって、ＭＣＡシステムか
らの信号は、必要な場合にはいつでもＩＳＡ信号に変換
される。ＭＣＡシステムのプログラム式任意選択（ＰＯ
Ｓ）レジスタは、ＩＳＡシステムでもＭＣＡシステムで
もアクセス可能なように設計されている。電源投入リセ
ット時には、カード・エネーブル信号は非活動化され、
ＰＯＳレジスタのみが両方のシステムでアクセス可能で
ある。ＰＯＳレジスタは、ＰＯＳレジスタを有する複数
のカードがＩＳＡシステムに差し込めるように設計され
ているが、本発明はこの設計をどう達成するかは含まな
い。
【００２６】図２は、アダプタ・カード用の信号変換論
理回路のブロック図である。前述のように、ＩＳＡ信号
は局部信号として使用される。信号変換論理回路２０を
利用して、線２２上の生のＭＣＡ信号を線２４上のＩＳ
Ａ信号に変換し、これを３状態ドライバ２６の入力端に
供給する。３状態ドライバ２６は、その反転入力端３０
に供給される、線２８上のＩＳＡＤＥＴＥＣＴ信号によ
って制御される。線２８上のＩＳＡＤＥＴＥＣＴ信号
は、このカードがＩＳＡスロットに差し込まれると高に
なり、反転されて３状態ドライバ２６を抑制し、また線
３２上のＩＳＡ信号"Ａ"はアダプタ・システム論理３４
が利用する。線３２上のこの信号は、例えばラッチされ
たアドレスとすることができる。線３６上のＭＣＡ信
号"Ｂ"及び線３８上のＩＳＡ信号"Ｂ"は、論理回路３４
にまた論理回路３４から供給するために、線４０に共通
して接続されている。これらの"Ｂ"信号は、例えばデー
タとすることができる。これらの"Ｂ"信号は、変換を必
要としない信号である。
理回路のブロック図である。前述のように、ＩＳＡ信号
は局部信号として使用される。信号変換論理回路２０を
利用して、線２２上の生のＭＣＡ信号を線２４上のＩＳ
Ａ信号に変換し、これを３状態ドライバ２６の入力端に
供給する。３状態ドライバ２６は、その反転入力端３０
に供給される、線２８上のＩＳＡＤＥＴＥＣＴ信号によ
って制御される。線２８上のＩＳＡＤＥＴＥＣＴ信号
は、このカードがＩＳＡスロットに差し込まれると高に
なり、反転されて３状態ドライバ２６を抑制し、また線
３２上のＩＳＡ信号"Ａ"はアダプタ・システム論理３４
が利用する。線３２上のこの信号は、例えばラッチされ
たアドレスとすることができる。線３６上のＭＣＡ信
号"Ｂ"及び線３８上のＩＳＡ信号"Ｂ"は、論理回路３４
にまた論理回路３４から供給するために、線４０に共通
して接続されている。これらの"Ｂ"信号は、例えばデー
タとすることができる。これらの"Ｂ"信号は、変換を必
要としない信号である。
【００２７】ＩＳＡＤＥＴＥＣＴ信号が低で、カードが
ＭＣＡスロットに差し込まれていることを示すときに
は、この信号は端子３０で反転され、３状態ドライバ２
６を活動化して、ＩＳＡ論理レベルに変換されたＭＣＡ
信号を線４２を介してアダプタ・システム論理回路３４
に供給する。
ＭＣＡスロットに差し込まれていることを示すときに
は、この信号は端子３０で反転され、３状態ドライバ２
６を活動化して、ＩＳＡ論理レベルに変換されたＭＣＡ
信号を線４２を介してアダプタ・システム論理回路３４
に供給する。
【００２８】図３は、論理信号からＩＳＡＤＥＴＥＣＴ
信号を生成する１つの方法を示す。フリップフロップ４
４は、ＩＳＡおよびＭＣＡの両方から反転入力端に印加
される線４６上のシステム・リセット信号などの論理信
号を有する。ＩＳＡエッジ・コネクタからのシステム・
クロックなどの論理信号が、線４８上のクロック入力端
に印加され、この信号はプル・アップ抵抗器５０を介し
て＋５Ｖにプル・アップされる。フリップフロップのＤ
入力端はプル・アップ抵抗器５０を介して５Ｖに接続さ
れる。カードがＩＳＡスロットに差し込まれるときは、
システム・クロックが動作しており、線４６上のシステ
ム・リセット信号が高になるとすぐ、ＩＳＡＤＥＴＥＣ
Ｔ信号２８が高にセットされる。一方、カードがＭＣＡ
スロットに差し込まれるときは、システム・クロック４
８は存在しない。したがってＩＳＡＤＥＴＥＣＴは、シ
ステム・リセット４６が高になった後でも低のままであ
る。
信号を生成する１つの方法を示す。フリップフロップ４
４は、ＩＳＡおよびＭＣＡの両方から反転入力端に印加
される線４６上のシステム・リセット信号などの論理信
号を有する。ＩＳＡエッジ・コネクタからのシステム・
クロックなどの論理信号が、線４８上のクロック入力端
に印加され、この信号はプル・アップ抵抗器５０を介し
て＋５Ｖにプル・アップされる。フリップフロップのＤ
入力端はプル・アップ抵抗器５０を介して５Ｖに接続さ
れる。カードがＩＳＡスロットに差し込まれるときは、
システム・クロックが動作しており、線４６上のシステ
ム・リセット信号が高になるとすぐ、ＩＳＡＤＥＴＥＣ
Ｔ信号２８が高にセットされる。一方、カードがＭＣＡ
スロットに差し込まれるときは、システム・クロック４
８は存在しない。したがってＩＳＡＤＥＴＥＣＴは、シ
ステム・リセット４６が高になった後でも低のままであ
る。
【００２９】図４は、基準信号からＩＳＡＤＥＴＥＣＴ
信号を生成するもう１つの方法を示す。バッファ５４
は、その入力端が、抵抗器５６を介して５Ｖ電源に接続
され、かつＭＣＡエッジ・コネクタの接地ピンＡ０３で
接地信号などの基準信号に接続されている。ＭＣＡエッ
ジ・コネクタの接地ピンＡ０３は、ＩＳＡまたはＭＣＡ
からの他のどの接地ピンにも接続すべきではない。カー
ドがＩＳＡスロットに差し込まれている場合には、線５
８上には接地接続信号などの基準信号は存在せず、５Ｖ
がバッファ５４によって高信号として線２８上に渡され
る。カードがＭＣＡスロットに差し込まれている場合に
は、ＭＣＡスロットのピンＡ０３がＭＣＡシステムの接
地端に接続されるので、基準信号、すなわち線５８上の
接地信号が存在し、その結果、線２８上に低信号が現れ
る。
信号を生成するもう１つの方法を示す。バッファ５４
は、その入力端が、抵抗器５６を介して５Ｖ電源に接続
され、かつＭＣＡエッジ・コネクタの接地ピンＡ０３で
接地信号などの基準信号に接続されている。ＭＣＡエッ
ジ・コネクタの接地ピンＡ０３は、ＩＳＡまたはＭＣＡ
からの他のどの接地ピンにも接続すべきではない。カー
ドがＩＳＡスロットに差し込まれている場合には、線５
８上には接地接続信号などの基準信号は存在せず、５Ｖ
がバッファ５４によって高信号として線２８上に渡され
る。カードがＭＣＡスロットに差し込まれている場合に
は、ＭＣＡスロットのピンＡ０３がＭＣＡシステムの接
地端に接続されるので、基準信号、すなわち線５８上の
接地信号が存在し、その結果、線２８上に低信号が現れ
る。
【００３０】前述のように、独立の接続カードは、エッ
ジ・コネクタの一方の側の信号を他の側で逆の順序で複
製することによって、直立姿勢または倒立姿勢で差し込
めるように設計されている。図１の接続カード１２は、
各システム用の適当なブラケットを使ってコンピュータ
のシャーシに取り付けられる。
ジ・コネクタの一方の側の信号を他の側で逆の順序で複
製することによって、直立姿勢または倒立姿勢で差し込
めるように設計されている。図１の接続カード１２は、
各システム用の適当なブラケットを使ってコンピュータ
のシャーシに取り付けられる。
【００３１】図５は、接続カード１２のＡ面を示す。上
述のように、カード１２は、ボルトとナットなどの適当
な取付け手段によって、取付け孔６２と６４を通じてコ
ンピュータのシャーシに取り付けられる。Ａ面には、そ
れぞれ信号ＣＢ１ないしＣＢｎ用のピン１ないしｎがあ
る。これは例えば接続カード１２がＩＳＡシステムに接
続されているときである。
述のように、カード１２は、ボルトとナットなどの適当
な取付け手段によって、取付け孔６２と６４を通じてコ
ンピュータのシャーシに取り付けられる。Ａ面には、そ
れぞれ信号ＣＢ１ないしＣＢｎ用のピン１ないしｎがあ
る。これは例えば接続カード１２がＩＳＡシステムに接
続されているときである。
【００３２】図６は、接続カード１２のＢ面を示す。Ｂ
面には、それぞれ信号ＣＢｎないしＣＢ１用のピン１な
いしｎがある。これはＡ面に対して逆の順序である。こ
れは、例えば、接続カード１２がＭＣＡシステムに差し
込まれているときである。図７にこれをもっと明確に示
すが、この図ではピン番号とＡ面およびＢ面でそれらが
表す信号の関係を示してある。
面には、それぞれ信号ＣＢｎないしＣＢ１用のピン１な
いしｎがある。これはＡ面に対して逆の順序である。こ
れは、例えば、接続カード１２がＭＣＡシステムに差し
込まれているときである。図７にこれをもっと明確に示
すが、この図ではピン番号とＡ面およびＢ面でそれらが
表す信号の関係を示してある。
【００３３】図８、９、１０は、ＭＣＡ信号をＩＳＡ信
号に変換する信号変換論理回路２０（図２）の詳細ブロ
ック図である。この特定の実施態様はバス・マスタ動作
を支援しない。一般に、ＭＣＡ信号は図の左側にあり、
ＩＳＡ信号の右側にある。これらの信号の詳細な説明
は、上記で参照した技術解説書に記載されている。
号に変換する信号変換論理回路２０（図２）の詳細ブロ
ック図である。この特定の実施態様はバス・マスタ動作
を支援しない。一般に、ＭＣＡ信号は図の左側にあり、
ＩＳＡ信号の右側にある。これらの信号の詳細な説明
は、上記で参照した技術解説書に記載されている。
【００３４】ＡＴで始まる信号はＩＳＡ信号であり、Ｍ
ＣＡで始まる信号はＭＣＡ信号である。Ａ（４）ないし
Ａ（１５）はＩＳＡとＭＣＡの両方のアドレス信号であ
り、Ａ（０）ないしＡ（３）はＭＣＡアドレス信号であ
る。ＭＣＡ信号の中には、ＭＣＡの接頭部がついていな
いものもあるが、そのような信号名はＭＣＡバス上でし
か利用できない。ＲＥＳＥＴ信号は両方のシステムから
のシステム・リセット信号である。Ｄ（０）ないしＤ
（１）は両方のシステムへの、および両方のシステムか
らのデータ・バス信号である。ＥＸ＿ＣＬＫは、ＭＣＡ
バスからの１４．３ＭＨｚの発振器信号である。ＣＨＲ
ＤＹは両方のシステムからのチャネル作動可能信号であ
る。
ＣＡで始まる信号はＭＣＡ信号である。Ａ（４）ないし
Ａ（１５）はＩＳＡとＭＣＡの両方のアドレス信号であ
り、Ａ（０）ないしＡ（３）はＭＣＡアドレス信号であ
る。ＭＣＡ信号の中には、ＭＣＡの接頭部がついていな
いものもあるが、そのような信号名はＭＣＡバス上でし
か利用できない。ＲＥＳＥＴ信号は両方のシステムから
のシステム・リセット信号である。Ｄ（０）ないしＤ
（１）は両方のシステムへの、および両方のシステムか
らのデータ・バス信号である。ＥＸ＿ＣＬＫは、ＭＣＡ
バスからの１４．３ＭＨｚの発振器信号である。ＣＨＲ
ＤＹは両方のシステムからのチャネル作動可能信号であ
る。
【００３５】ＡＤＤＲ＿ＤＥＣブロック７０は、線７２
上の−ＡＤＬ信号の立下りでラッチされていないＭＣＡ
アドレス・バスをラッチする、アドレス・ラッチを含
む。この図では、４つの下位のＭＣＡアドレス・ビット
と線７４上の−ＳＢＨＥ（−ＭＣＡＢＨＥ）信号だけが
ラッチされ、上位アドレス・ビットはチップ選択信号を
生成するために使用される。ブロック７０は、アドレス
・カードが使用するアドレス範囲のアドレスを復号し、
線７６、７８、８０上にそれぞれ、チップ選択信号（−
ＣＳ１、−ＣＳ２、及び−ＡＴＰＯＳ）を生成する。こ
れらのチップ選択信号は、−ＡＤＬが高のときに透過ラ
ッチを使ってラッチされる。ブロック７０は、複製され
たアドレス復号論理回路を避けるために、ＭＣＡバスま
たはＩＳＡバスからアドレスＡ（４）ないしＡ（１５）
を取る。このブロック７０は、図３または図４に示すＩ
ＳＡＤＥＴＥＣＴ論理回路を含む。ＩＳＡＤＥＴＥＣＴ
は、線７６上の−ＣＳ１及び線７８上の−ＣＳ２として
並びに先に説明したような３状態ドライバへのエネーブ
ル線として、線７２上の−ＡＤＬが高レベルのラッチさ
れたチップ選択信号が使用されるか、それともラッチさ
れていないチップ選択信号が使用されるかを判定するた
めに使用される。線８０上の−ＡＴＰＯＳチップ選択信
号は、アダプタ・カードが、ＰＯＳ（プログラム式任意
選択）レジスタにアクセスするためにＩＳＡスロットに
差し込まれているときにのみ使用される。したがって−
ＡＴＰＯＳはラッチされず、ＩＳＡＤＥＴＥＣＴが活動
状態のときにのみ活動化される。ＭＣＡバスからＰＯＳ
レジスタへのアクセスは、マイクロ・チャネル・アーキ
テクチャによって定義されるように、線８２上の−ＣＤ
ＳＥＴＵＰ信号を使用する通常のカード・セットアップ
・プロトコルによって達成される。ブロック７０は、Ｉ
ＳＡバス及びＭＣＡバスの両方用に線８４上にＣＨＲＤ
Ｙ信号を生成し、また線８６上のＭＣＡ割込み信号（−
ＭＣＡＩＮＴ）を線８８上のＩＳＡ割込み信号（ＡＴＩ
ＮＴ）に変換する。ブロック７０はアプリケーションに
特有のものなので、低レベルの論理は示されていない。
上の−ＡＤＬ信号の立下りでラッチされていないＭＣＡ
アドレス・バスをラッチする、アドレス・ラッチを含
む。この図では、４つの下位のＭＣＡアドレス・ビット
と線７４上の−ＳＢＨＥ（−ＭＣＡＢＨＥ）信号だけが
ラッチされ、上位アドレス・ビットはチップ選択信号を
生成するために使用される。ブロック７０は、アドレス
・カードが使用するアドレス範囲のアドレスを復号し、
線７６、７８、８０上にそれぞれ、チップ選択信号（−
ＣＳ１、−ＣＳ２、及び−ＡＴＰＯＳ）を生成する。こ
れらのチップ選択信号は、−ＡＤＬが高のときに透過ラ
ッチを使ってラッチされる。ブロック７０は、複製され
たアドレス復号論理回路を避けるために、ＭＣＡバスま
たはＩＳＡバスからアドレスＡ（４）ないしＡ（１５）
を取る。このブロック７０は、図３または図４に示すＩ
ＳＡＤＥＴＥＣＴ論理回路を含む。ＩＳＡＤＥＴＥＣＴ
は、線７６上の−ＣＳ１及び線７８上の−ＣＳ２として
並びに先に説明したような３状態ドライバへのエネーブ
ル線として、線７２上の−ＡＤＬが高レベルのラッチさ
れたチップ選択信号が使用されるか、それともラッチさ
れていないチップ選択信号が使用されるかを判定するた
めに使用される。線８０上の−ＡＴＰＯＳチップ選択信
号は、アダプタ・カードが、ＰＯＳ（プログラム式任意
選択）レジスタにアクセスするためにＩＳＡスロットに
差し込まれているときにのみ使用される。したがって−
ＡＴＰＯＳはラッチされず、ＩＳＡＤＥＴＥＣＴが活動
状態のときにのみ活動化される。ＭＣＡバスからＰＯＳ
レジスタへのアクセスは、マイクロ・チャネル・アーキ
テクチャによって定義されるように、線８２上の−ＣＤ
ＳＥＴＵＰ信号を使用する通常のカード・セットアップ
・プロトコルによって達成される。ブロック７０は、Ｉ
ＳＡバス及びＭＣＡバスの両方用に線８４上にＣＨＲＤ
Ｙ信号を生成し、また線８６上のＭＣＡ割込み信号（−
ＭＣＡＩＮＴ）を線８８上のＩＳＡ割込み信号（ＡＴＩ
ＮＴ）に変換する。ブロック７０はアプリケーションに
特有のものなので、低レベルの論理は示されていない。
【００３６】ＰＯＳ＿Ｐブロック９０は、マイクロ・チ
ャネル・アーキテクチャが必要とするすべてのＰＯＳレ
ジスタを含む。前述のように、この論理回路は、ＰＯＳ
レジスタがＩＳＡバス並びにＭＣＡバスによって読み書
きできるように設計されている。ＰＯＳレジスタ０及び
１はカード識別番号を含み、ＰＯＳレジスタ２はカード
・エネーブル信号（ビット０）とバースト・エネーブル
信号（ビット１）及びＤＭＡ調停レベル（ビット２、
３、４、５）を含む。ＰＯＳレジスタ３は、ＤＭＡチャ
ネルの調停用のフェアネス・エネーブル信号（ビット
４、−ＦＡＩＲＥＮ）を含む。この論理回路は、ＰＯＳ
レジスタ０及び１が読取専用レジスタとなり、ＰＯＳレ
ジスタ２及び３が読み／書きレジスタとなるように設計
されている。システム・リセット時に、ＰＯＳレジスタ
２及び３はその省略時状態に設定される。例えば、カー
ド・エネーブル信号が低、−ＦＡＩＲＥＮが低（フェア
ネスがエネーブルされることを意味する）、調停レベル
は所定の優先レベルに設定される。このブロックの低レ
ベル論理も、アプリケーション特有のものなので省略す
る。
ャネル・アーキテクチャが必要とするすべてのＰＯＳレ
ジスタを含む。前述のように、この論理回路は、ＰＯＳ
レジスタがＩＳＡバス並びにＭＣＡバスによって読み書
きできるように設計されている。ＰＯＳレジスタ０及び
１はカード識別番号を含み、ＰＯＳレジスタ２はカード
・エネーブル信号（ビット０）とバースト・エネーブル
信号（ビット１）及びＤＭＡ調停レベル（ビット２、
３、４、５）を含む。ＰＯＳレジスタ３は、ＤＭＡチャ
ネルの調停用のフェアネス・エネーブル信号（ビット
４、−ＦＡＩＲＥＮ）を含む。この論理回路は、ＰＯＳ
レジスタ０及び１が読取専用レジスタとなり、ＰＯＳレ
ジスタ２及び３が読み／書きレジスタとなるように設計
されている。システム・リセット時に、ＰＯＳレジスタ
２及び３はその省略時状態に設定される。例えば、カー
ド・エネーブル信号が低、−ＦＡＩＲＥＮが低（フェア
ネスがエネーブルされることを意味する）、調停レベル
は所定の優先レベルに設定される。このブロックの低レ
ベル論理も、アプリケーション特有のものなので省略す
る。
【００３７】ＣＭＤＤＥＣ＿Ｐブロック１００は、ＭＣ
Ａバスの線１０２上のＭ／−ＩＯ、線１０４上の−Ｓ
Ｏ、線１０６上の−Ｓ１、及び線１０８上のＣＭＤ信号
を復号して、線１１０上の−ＩＯＷ（−ＡＴＩＯＷ）、
線１１２上の−ＩＯＲ（−ＡＴＩＯＲ）、１１４上の−
ＭＥＭＷ（−ＡＴＭＥＭＷ）、及び１１６上の−ＭＥＭ
Ｒ（−ＡＴＭＥＭＲ）などのＩＳＡバス制御信号を生成
する。この論理回路は、ＩＥＥＥパーソナル・コンピュ
ータ・バス標準Ｐ９９６に指定されるタイミング要件を
満たすＩＳＡ信号を生成するように設計できるが、上記
の４つの信号は、ＩＳＡタイミング要件より速く動作で
きるように生成される。この実施態様ではアダプタ信号
論理回路がより速いタイミング要件を満たすからであ
る。
Ａバスの線１０２上のＭ／−ＩＯ、線１０４上の−Ｓ
Ｏ、線１０６上の−Ｓ１、及び線１０８上のＣＭＤ信号
を復号して、線１１０上の−ＩＯＷ（−ＡＴＩＯＷ）、
線１１２上の−ＩＯＲ（−ＡＴＩＯＲ）、１１４上の−
ＭＥＭＷ（−ＡＴＭＥＭＷ）、及び１１６上の−ＭＥＭ
Ｒ（−ＡＴＭＥＭＲ）などのＩＳＡバス制御信号を生成
する。この論理回路は、ＩＥＥＥパーソナル・コンピュ
ータ・バス標準Ｐ９９６に指定されるタイミング要件を
満たすＩＳＡ信号を生成するように設計できるが、上記
の４つの信号は、ＩＳＡタイミング要件より速く動作で
きるように生成される。この実施態様ではアダプタ信号
論理回路がより速いタイミング要件を満たすからであ
る。
【００３８】ＤＭＡ＿Ｐブロック１２０は、線１２１上
のＩＳＡ ＤＲＱ信号を１２２上のＭＣＡ−ＰＲＥＥＭ
ＰＴ信号に、またバーストがエネーブルされている場合
は線１２３上の−ＢＵＲＳＴ信号に変換する。
のＩＳＡ ＤＲＱ信号を１２２上のＭＣＡ−ＰＲＥＥＭ
ＰＴ信号に、またバーストがエネーブルされている場合
は線１２３上の−ＢＵＲＳＴ信号に変換する。
【００３９】
【発明の効果】ＩＳＡシステムやＭＣＡシステムなど、
少なくとも２つの異なるコンピュータ・システムで利用
できる、差込み式アダプタ・カードを記述した。このア
ダプタ・カードは、一方の側に一方のコンピュータ・シ
ステム用のエッジ・コネクタを有し、他方の側に他方の
コンピュータ・システム用のエッジ・コネクタを有す
る。必要ならば、カードの一端に独立した接続カードに
接続するための外部エッジ・コネクタを置く。アダプタ
・カードは、一方のコンピュータ・システムの接続カー
ドに直立姿勢で差し込まれ、他方のコンピュータ・シス
テムの接続カードに倒立姿勢で差し込まれる。
少なくとも２つの異なるコンピュータ・システムで利用
できる、差込み式アダプタ・カードを記述した。このア
ダプタ・カードは、一方の側に一方のコンピュータ・シ
ステム用のエッジ・コネクタを有し、他方の側に他方の
コンピュータ・システム用のエッジ・コネクタを有す
る。必要ならば、カードの一端に独立した接続カードに
接続するための外部エッジ・コネクタを置く。アダプタ
・カードは、一方のコンピュータ・システムの接続カー
ドに直立姿勢で差し込まれ、他方のコンピュータ・シス
テムの接続カードに倒立姿勢で差し込まれる。
【図１】アダプタ・カードと接続カードを示す図であ
る。
る。
【図２】一方のコンピュータ・システムの信号を他方の
コンピュータ・システムの信号に変換するための変換論
理回路のブロック図である。
コンピュータ・システムの信号に変換するための変換論
理回路のブロック図である。
【図３】図２のＩＳＡＤＥＣＴ信号を生成するための論
理回路の第１の例である。
理回路の第１の例である。
【図４】図２のＩＳＡＤＥＣＴ信号を生成するための論
理回路の第２の例である。
理回路の第２の例である。
【図５】図１に全般的に示した外部コネクタ用の接続カ
ードのＡ面の詳細図である。
ードのＡ面の詳細図である。
【図６】図１に全般的に示した外部コネクタ用の接続カ
ードのＢ面の詳細図である。
ードのＢ面の詳細図である。
【図７】図５と図６にそれぞれ全般的に示した外部コネ
クタ用の接続カードのＡ面とＢ面上の信号用のピン番号
を示す図である。
クタ用の接続カードのＡ面とＢ面上の信号用のピン番号
を示す図である。
【図８】図２に全般的に示した信号変換論理回路の詳細
ブロック図の一部である。
ブロック図の一部である。
【図９】図２に全般的に示した信号変換論理回路の詳細
ブロック図の一部である。
ブロック図の一部である。
【図１０】図２に全般的に示した信号変換論理回路の詳
細ブロック図の一部である。
細ブロック図の一部である。
２ ＩＳＡエッジ・コネクタ ４ ＭＣＡエッジ・コネクタ ８ 基板 １０ 外部コネクタ １２ 接続カード １４ エッジ・コネクタ １６ エッジ・コネクタ ２０ 信号変換論理回路 ２６ ３状態ドライバ ３４ アダプタ・システム論理回路 ４４ フリップフロップ ５０ プル・アップ抵抗器 ５４ バッファ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ネイザン・ジャンサップ・リー アメリカ合衆国10956、ニューヨーク州ニ ューシティ、スケア・ドライブ 19
Claims (9)
- 【請求項１】異なるバス・アーキテクチャを有する少な
くとも２つの異なるコンピュータ・システムに差込み可
能な差込み式アダプタ・カードにおいて、 一方の側に、第１コンピュータ・システムの拡張スロッ
トに差込み可能な第１エッジ・コネクタを有し、その反
対側に、第２コンピュータ・システムの拡張スロットに
差込み可能な第２エッジ・コネクタを有する、 差込み式アダプタ・カード。 - 【請求項２】前記第１コンピュータ・システムがＩＳＡ
コンピュータ・システムであり、前記第２コンピュータ
・システムがＭＣＡコンピュータ・システムであること
を特徴とする、請求項１に記載の差込み式アダプタ・カ
ード。 - 【請求項３】第１コンピュータ・システムの一部の論理
信号を第２コンピュータ・システムと互換性のある論理
信号に変換するための変換論理回路を含むことを特徴と
する、請求項１に記載の差込み式アダプタ・カード。 - 【請求項４】ＩＳＡコンピュータ・システムとＭＣＡコ
ンピュータ・システムのうちの一方のコンピュータ・シ
ステムの一部の論理信号を他方のコンピュータ・システ
ムと互換性のある論理信号に変換するための変換論理回
路を含むことを特徴とする、請求項２に記載の差込み式
アダプタ・カード。 - 【請求項５】前記アダプタ・カードの一端にあり、外部
信号を受け取るための外部エッジ・コネクタと、 前記の第１コンピュータ・システムおよび第２コンピュ
ータ・システムに取付け可能で、前記アダプタ・カード
の前記一端上の外部エッジ・コネクタに差込み可能なエ
ッジ・コネクタを有し、前記エッジ・コネクタの対向す
る両側のピン・アーキテクチャが逆の順序に構成されて
おり、その結果、前記アダプタ・カードが前記第１コン
ピュータ・システムに差し込まれるとき、前記接続カー
ドが前記アダプタ・カードの前記外部エッジ・コネクタ
に直立姿勢で差し込まれ、前記アダプタ・カードが前記
第２コンピュータ・システムに差し込まれるとき、前記
接続カードが前記アダプタ・カードの前記外部エッジ・
コネクタに倒立姿勢で差し込まれるという接続カードと
を含む、請求項１に記載の差込み式アダプタ・カード。 - 【請求項６】第１コンピュータ・システムの一部の論理
信号を前記第２コンピュータ・システムと互換性のある
論理信号に変換するための変換論理回路を含むことを特
徴とする、請求項５に記載の差込み式アダプタ・カー
ド。 - 【請求項７】ＩＳＡコンピュータ・システムとＭＣＡコ
ンピュータ・システムの両方の拡張スロットに差込み可
能な差込み式アダプタにおいて、 一方の側に、前記ＩＳＡコンピュータ・システムの拡張
スロットに差込み可能な第１エッジ・コネクタを有し、
その反対側に、前記ＭＣＡコンピュータ・システムの拡
張スロットに差込み可能な第２エッジ・コネクタを有
し、 ＩＳＡコンピュータ・システムとＭＣＡコンピュータ・
システムのうちの一方のコンピュータ・システムの一部
の論理信号を他方のコンピュータ・システムと互換性の
ある論理信号に変換するための変換論理回路を含む、 差込み式アダプタ・カード。 - 【請求項８】前記アダプタ・カードの一端にあり、外部
信号を受け取るための外部エッジ・コネクタと、 ＩＳＡコンピュータおよびＭＣＡコンピュータの固定位
置に取付け可能で、前記アダプタ・カードの前記一端上
の外部エッジ・コネクタに差込み可能なエッジ・コネク
タを有し、前記エッジ・コネクタの対向する両側のピン
・アーキテクチャが逆の順序に構成されており、その結
果、前記アダプタ・カードが前記ＩＳＡコンピュータ・
システム及びＭＣＡコンピュータ・システムのうちの一
方に差し込まれるとき、前記接続カードが前記アダプタ
・カードの前記外部エッジ・コネクタに直立姿勢で差し
込まれ、前記アダプタ・カードが前記のＩＳＡコンピュ
ータ・システム及びＭＣＡコンピュータ・システムのう
ちの他方に差し込まれるとき、前記接続カードが前記ア
ダプタ・カードの前記外部エッジ・コネクタに倒立姿勢
で差し込まれるという、外部接続用の接続カードとを含
む、請求項７に記載の差込み式アダプタ・カード。 - 【請求項９】ＩＳＡコンピュータ・システムとＭＣＡコ
ンピュータ・システムの両方の拡張スロットに差込み可
能な差込み式アダプタにおいて、 一方の側に、前記ＩＳＡコンピュータ・システムの拡張
スロットに差込み可能な第１エッジ・コネクタを有し、
その反対側に、前記ＭＣＡコンピュータ・システムの拡
張スロットに差込み可能な第２エッジ・コネクタを有
し、 前記第１エッジ・コネクタからの所定の信号がないこと
を感知し、これに応じて、ＭＣＡコンピュータ・システ
ムの一部の論理信号をＩＳＡ論理信号に変換するための
変換論理回路を含む、 差込み式アダプタ・カード。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US95408692A | 1992-09-30 | 1992-09-30 | |
| US954086 | 1992-09-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06163129A true JPH06163129A (ja) | 1994-06-10 |
| JPH088134B2 JPH088134B2 (ja) | 1996-01-29 |
Family
ID=25494902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5215931A Expired - Lifetime JPH088134B2 (ja) | 1992-09-30 | 1993-08-31 | 異なるバス・アーキテクチャを有するコンピュータに差込み可能な共通アダプタ・カード |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0591657A1 (ja) |
| JP (1) | JPH088134B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030008016A (ko) * | 2001-07-12 | 2003-01-24 | 주식회사 마이다스엔지니어링 | 프린터포트와 아이사 간 데이터 인터페이싱 어댑터 |
| KR100472173B1 (ko) * | 1997-05-07 | 2005-07-07 | 삼성전자주식회사 | 확장에지를갖는카드 |
| WO2022191284A1 (ja) * | 2021-03-12 | 2022-09-15 | 三菱重工業株式会社 | プラント制御機器及びプラント制御機器における制御ｉｏモジュールの更新方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL9400967A (nl) * | 1994-06-14 | 1996-01-02 | Tulip Computers International | Moederbord voor een computer van het AT-type, alsmede een computer van het AT-type, voorzien van een dergelijk moederbord. |
| DE19714868C2 (de) * | 1997-04-10 | 2001-09-20 | Moeller Gmbh | Busfähige elektrische Koppeleinheit |
| EP1715552A1 (en) * | 2005-04-22 | 2006-10-25 | Agilent Technologies Inc | Adapter providing an interconnection between an add-in card and a connector slot of a computer system |
| EP1722617B1 (en) * | 2005-05-12 | 2007-11-21 | Harman Becker Automotive Systems GmbH | Electronic device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02158992A (ja) * | 1988-12-09 | 1990-06-19 | Nec Corp | Ｉｃメモリカード |
| JPH0327464A (ja) * | 1989-04-14 | 1991-02-05 | Digital Commun Assoc Inc | デユアル・パーソナル・コンピユータ・アーキテクチヤー周辺アダプター・ボードと回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE1002392A4 (nl) * | 1988-09-02 | 1991-01-22 | Devlonics Terminals N V | Computeruitbreidingskaart geschikt voor twee soorten computers. |
| IT1230238B (it) * | 1989-06-08 | 1991-10-18 | Bull Hn Information Syst | Adattatore di interfaccia da vme a multibus ii. |
-
1993
- 1993-08-17 EP EP93113140A patent/EP0591657A1/en not_active Withdrawn
- 1993-08-31 JP JP5215931A patent/JPH088134B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02158992A (ja) * | 1988-12-09 | 1990-06-19 | Nec Corp | Ｉｃメモリカード |
| JPH0327464A (ja) * | 1989-04-14 | 1991-02-05 | Digital Commun Assoc Inc | デユアル・パーソナル・コンピユータ・アーキテクチヤー周辺アダプター・ボードと回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100472173B1 (ko) * | 1997-05-07 | 2005-07-07 | 삼성전자주식회사 | 확장에지를갖는카드 |
| KR20030008016A (ko) * | 2001-07-12 | 2003-01-24 | 주식회사 마이다스엔지니어링 | 프린터포트와 아이사 간 데이터 인터페이싱 어댑터 |
| WO2022191284A1 (ja) * | 2021-03-12 | 2022-09-15 | 三菱重工業株式会社 | プラント制御機器及びプラント制御機器における制御ｉｏモジュールの更新方法 |
| JP2022139901A (ja) * | 2021-03-12 | 2022-09-26 | 三菱重工業株式会社 | プラント制御機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH088134B2 (ja) | 1996-01-29 |
| EP0591657A1 (en) | 1994-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6990549B2 (en) | Low pin count (LPC) I/O bridge | |
| KR100572165B1 (ko) | 유니버셜 직렬 버스 디바이스 컨트롤러 | |
| US6256691B1 (en) | Universal docking station | |
| Shanley | PCI system architecture | |
| EP0765502B1 (en) | System and method for expansion of a computer | |
| US7761645B2 (en) | Physical device (PHY) support of the USB2.0 link power management addendum using a ULPI PHY interface standard | |
| US7363416B2 (en) | Computer system utilizing multiple computer modules with password protection | |
| KR101193700B1 (ko) | Ｕｓｂ 및 이더넷 제어기 결합 디바이스 | |
| US5678065A (en) | Computer system employing an enable line for selectively adjusting a peripheral bus clock frequency | |
| TW462166B (en) | USB-based networking and I/O hub | |
| KR100352224B1 (ko) | 핀-총수가 적은 버스 상에서의 직접 메모리 억세스 트랜잭션 | |
| US7000057B1 (en) | Method and apparatus for adding OTG dual role device capability to a USB peripheral | |
| CN1154166A (zh) | Pci到isa中断协议转换器及选择机制 | |
| TW523669B (en) | South bridge chip and north bridge chip connection architecture for multiple selections | |
| CA2445711C (en) | Modular computer system | |
| JPH06163129A (ja) | 異なるバス・アーキテクチャを有するコンピュータに差込み可能な共通アダプタ・カード | |
| Anderson et al. | PCI system architecture | |
| US6954809B2 (en) | Apparatus and method for accessing computer system resources via serial bus | |
| TW468112B (en) | Arbitrating method of bus between control chipsets | |
| US20010042150A1 (en) | Universal docking station | |
| CN112988637A (zh) | 促进与i2c的向后兼容性的i3c集线器 | |
| JPS63175962A (ja) | 直接メモリアクセス制御装置とマルチマイクロコンピュータシステム内におけるデータ転送方法 | |
| US6804737B2 (en) | Methods and systems for intelligent I/O controller with channel expandability via master/slave configuration | |
| TW552507B (en) | Bridge device | |
| EP0810528B1 (en) | Apparatus for DMA-slave emulation on a computer systems bus |