CN113742146B - 一种测试治具和测试装置 - Google Patents
一种测试治具和测试装置 Download PDFInfo
- Publication number
- CN113742146B CN113742146B CN202110875943.9A CN202110875943A CN113742146B CN 113742146 B CN113742146 B CN 113742146B CN 202110875943 A CN202110875943 A CN 202110875943A CN 113742146 B CN113742146 B CN 113742146B
- Authority
- CN
- China
- Prior art keywords
- pcie
- pcie signal
- signal
- output end
- extension board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 41
- 230000002035 prolonged effect Effects 0.000 claims abstract description 15
- 238000013461 design Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005094 computer simulation Methods 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
Abstract
本发明公开了一种测试治具，包括：第一连接治具，设置有与待测硬盘接口连接的第一公头连接器以及PCIE信号发送器；延长板，设置有PCIE信号输入端、内部走线和PCIE信号输出端，PCIE信号输入端与PCIE信号发送器连接以接收PCIE信号，PCIE信号经内部走线传输后通过PCIE信号输出端输出；第二连接治具，设置有PCIE信号接收器和母头连接器，PCIE信号接收器与PCIE信号输出端连接以接收PCIE信号，PCIE信号经母头连接器输出，进而对经过延长板延长后的PCIE信号进行测试。本发明还提出一种测试装置。本发明实施例提出的测试治具，通过在背板上的硬盘接口的位置上连接第一连接治具，然后在转接到延长板，并结合第二连接治具设计，测试信号延长后的损耗。
Description
技术领域
本发明涉及测试领域，具体涉及一种测试治具和测试装置。
背景技术
为了提升产品竞争力实现一个存储产品的低成本高可靠，就需要对芯片存储接口的能力极限进摸底，以保证在低成本的PCB材料下信号走更远的距离同时能满足信号完整性要求，以保证实际工作不产生误码。目前U.2接口为PCIE SSD硬盘通用接口，在各类产品种已广泛应用。当前主要有两种方法评估该接口信号质量风险，一是通过仿真建模评估信号风险，但是由于工程制造公差和建模无法完全拟合实际，所以通常大家还会依据已有系统搭建相似环境进行测试验证，但是由于实际互联方案多样性，很多链路无法通过已有研发产品简单搭建出来，所以通过额外借助测试治具搭配已有环境来丰富链路场景进行实际测试验证就显得十分必要了。
常规方案是通过仿真建模进行评估验证链路风险，或者依据现有环境搭建相似U.2接口链路验证。通过仿真建模评估可以有效评估风险，但是由于该方案需要前期对于各类无源及有源器件进行精确建模，同时还需要考虑不同模型如走线，过孔，连接器，线缆，温度等各种组合及公差，实际建模精度会影响仿真评估结果；同时如果厂商模型建模与芯片实际表现存在差异，也无法被考量。第二种方案通过现有环境搭建相似链路可以提供有效实测数据。但是由于主板与背板互联接口组合的多样性，经常会出现已有产品无法搭建出相似的链路的情况，该方法应用范围受限。
发明内容
有鉴于此，为了克服上述问题的至少一个方面，本发明实施例提出一种测试治具，包括：
第一连接治具，设置有与待测硬盘接口连接的第一公头连接器以及PCIE信号发送器；
延长板，设置有PCIE信号输入端、内部走线和PCIE信号输出端，所述PCIE信号输入端与所述PCIE信号发送器连接以接收PCIE信号，所述PCIE信号经所述内部走线传输后通过所述PCIE信号输出端输出；
第二连接治具，设置有PCIE信号接收器和母头连接器，所述PCIE信号接收器与所述PCIE信号输出端连接以接收所述PCIE信号，所述PCIE信号经所述母头连接器输出，进而对经过所述延长板延长后的所述PCIE信号进行测试。
在一些实施例中，还包括：
第三连接治具，设置有第二公头连接器和输出端，所述第二公头连接器与所述母头连接器连接以接收所述PCIE信号，所述PCIE信号经所述输出端输出到示波器，以对经过所述延长板延长后的所述PCIE信号进行测试。
在一些实施例中，所述延长板设置有多个PCIE信号输入端、多个不同长度的内部走线和多个PCIE信号输出端；
其中，每一个PCIE信号输入端经过一个内部走线与一个PCIE信号输出端连接。
在一些实施例中，所述第一连接治具还包括时钟信号发送器、在位重置信号发送器以及与所述待测硬盘接口所在背板的电源连接的第一电源接口。
在一些实施例中，所述第二连接治具还包括时钟信号接收器、在位重置信号接收器以及第二电源接口；
其中，所述时钟信号接收器通过第一线缆与所述时钟信号发送器连接；
所述在位重置信号接收器通过第二线缆与所述在位重置信号发送器连接；
第二电源接口通过第三线缆与所述第一电源接口连接。
基于同一发明构思，本发明的实施例还提出一种测试装置，包括：
背板，设置有待测硬盘接口；
第一连接治具，设置有与待测硬盘接口连接的第一公头连接器以及PCIE信号发送器；
延长板，设置有PCIE信号输入端、内部走线和PCIE信号输出端，所述PCIE信号输入端与所述PCIE信号发送器连接以接收PCIE信号，所述PCIE信号经所述内部走线传输后通过所述PCIE信号输出端输出；
第二连接治具，设置有PCIE信号接收器和母头连接器，所述PCIE信号接收器与所述PCIE信号输出端连接以接收所述PCIE信号，所述PCIE信号经所述母头连接器输出，进而对经过所述延长板延长后的所述PCIE信号进行测试。
在一些实施例中，还包括：
第三连接治具，设置有第二公头连接器和输出端，所述第二公头连接器与所述母头连接器连接以接收所述PCIE信号，所述PCIE信号经所述输出端输出；
示波器，所述示波器与所述输出端连接，以对经过所述延长板延长后的所述PCIE信号进行测试。
在一些实施例中，所述延长板设置有多个PCIE信号输入端、多个不同长度的内部走线和多个PCIE信号输出端；
其中，每一个PCIE信号输入端经过一个内部走线与一个PCIE信号输出端连接。
在一些实施例中，所述第一连接治具还包括时钟信号发送器、在位重置信号发送器以及与所述待测硬盘接口所在背板的电源连接的第一电源接口。
在一些实施例中，所述第二连接治具还包括时钟信号接收器、在位重置信号接收器以及第二电源接口；
其中，所述时钟信号接收器通过第一线缆与所述时钟信号发送器连接；
所述在位重置信号接收器通过第二线缆与所述在位重置信号发送器连接；
第二电源接口通过第三线缆与所述第一电源接口连接。
本发明具有以下有益技术效果之一：本发明实施例提出的测试治具，通过在背板U.2接口后的位置上连接第一连接治具，然后在转接到延长板，并结合第二连接治具设计，实现U.2互联链路任意中间接口互联链路的延长，进而测试信号在经过延长后的损耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明的实施例提供的第一连接治具的结构示意图；
图2为本发明的实施例提供的延长板的结构示意图；
图3为本发明的实施例提供的第二连接治具的结构示意图；
图4为本发明的实施例提供的第一连接治具、延长板与第二连接治具的连接示意图；
图5为本发明的实施例提供的第一连接治具、延长板与第二连接治具的另一连接示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
根据本发明的一个方面，本发明的实施例提出一种测试治具，测试治具可以包括第一连接治具、延长板(ISI)以及第二连接治具。
在一些实施例中，如图1所示，第一连接治具设置有与待测硬盘接口连接的第一公头连接器以及PCIE信号发送器。其中，待测硬盘接口(例如U.2母头接口)位于背板上，这样第一公头连接器直接连接在背板上的硬盘接口，不论主板和背板之间采用哪种连接器接口均不受影响。
在一些实施例中，如图2所示，延长板设置有PCIE信号输入端、内部走线和PCIE信号输出端，所述PCIE信号输入端可以通过SMA线缆与所述PCIE信号发送器连接以接收PCIE信号，所述PCIE信号经所述内部走线传输后通过所述PCIE信号输出端输出。
在一些实施例中，所述延长板设置有多个PCIE信号输入端、多个不同长度的内部走线和多个PCIE信号输出端；
其中，每一个PCIE信号输入端经过一个内部走线与一个PCIE信号输出端连接。
在一些实施例中，如图3所示，第二连接治具设置有PCIE信号接收器和母头连接器，所述PCIE信号接收器可以通过SMA线缆与所述PCIE信号输出端连接以接收所述PCIE信号，所述PCIE信号经所述母头连接器输出，进而对经过所述延长板延长后的所述PCIE信号进行测试。
在一些实施例中，还包括：
第三连接治具，设置有第二公头连接器和输出端，所述第二公头连接器与所述母头连接器连接以接收所述PCIE信号，所述PCIE信号经所述输出端输出到示波器，以对经过所述延长板延长后的所述PCIE信号进行测试。
在一些实施例中，在对PCIE TX信号进行测试时，只需要通过第一公头连接器接收PCIE TX信号，然后经过PCIE信号发送器发送到延长板的PCIE信号输入端，在经过延长板内部走线后，通过延长板的PCIE信号输出端发送到第二连接治具的PCIE信号接收器，接着经过母头连接器输出到第三连接治具的第二公头连接器上，然后将示波器连接到第三连接治具的输出端上，即可测试经过延长板延长后的PCIE信号的质量。并且通过调整延长板的输入端和输出端，即可实现调整PCIE信号的延长距离，从而得到当前主板和背板能够允许的损耗，进而对降低主板和背板的板材标准提高参考。
在一些实施例中，U.2接口按照标准定义，至少包含PCIE TX/RX、Clock、Present以及RST信号。
在一些实施例中，图1示出的所述第一连接治具还包括时钟信号发送器、在位重置信号发送器以及与所述待测硬盘接口所在背板的电源连接的第一电源接口。这样，可以通过时钟信号发送器发送Clock信号、在位重置信号发送器发送Present以及RST信号。
在一些实施例中，图3示出的所述第二连接治具还包括时钟信号接收器、在位重置信号接收器以及第二电源接口；
其中，所述时钟信号接收器通过第一线缆与所述时钟信号发送器连接；
所述在位重置信号接收器通过第二线缆与所述在位重置信号发送器连接；
第二电源接口通过第三线缆与所述第一电源接口连接。
在一些实施例中，在对PCIE RX信号进行测试时，需要建立其完整的链路，即通过第一线缆将时钟信号接收器和时钟信号发送器连接，通过第二线缆(例如PST/RST双绞线)将在位重置信号接收器与所述在位重置信号发送器连接，通过第三线缆(例如12V&P3V3_AUX电源双绞线)将第一电源接口和第二电源接口连接。然后将硬盘连接到第二连接治具的母头连接器上，这样主板上的CPU即可建立与硬盘的连接，从而通过CPU确定硬盘发送的PCIE RX信号在经过延长板延长后的信号质量。
这样通过在背板U.2母头接口后设计一个U.2公头转SMA接口的第一连接治具，然后通过两端均为SMA接口的延长板延长，最后通过SMA线缆连接SMA转U.2母头的第二连接治具连接SSD，实现任意中间接口互联的链路延长，避免了中间不同接口互联需要对应不同接口治具的麻烦，同时也解决了高密连接器互联无法延长的场景。
在一些实施例中，如图4所示，从主板通过连接器1-线缆-连接器2-背板走线-SSD硬盘。由于主板和背板上PCB走线已蚀刻无法修改，如果已有配置无相似链路，常规采用延长缆搭配出相似损耗链路，由于连接器1和连接器2有slimline/Oculink/MinSAS HD以及X8,X4等多种组合，不同互联方案需要不同的线缆方案。由于方案复杂多变，导致不可能在设计前期准备好所有类型相应线缆，方案使用受限。如果是如图5所示连接器1&2是高密连接器直接对接，采用无线缆方案，则在链路中间位置则无法做延长线。因此，通过如图4和图5所示的在背板U.2接口后的位置上连接第一连接治具，然后在转接到延长板，并结合第二连接治具设计，实现U.2互联链路任意中间接口互联链路的延长，进而测试信号在经过延长后的损耗。
基于同一发明构思，本发明的实施例还提出一种测试装置，包括：
背板，设置有待测硬盘接口；
第一连接治具，设置有与待测硬盘接口连接的第一公头连接器以及PCIE信号发送器；
延长板，设置有PCIE信号输入端、内部走线和PCIE信号输出端，所述PCIE信号输入端与所述PCIE信号发送器连接以接收PCIE信号，所述PCIE信号经所述内部走线传输后通过所述PCIE信号输出端输出；
第二连接治具，设置有PCIE信号接收器和母头连接器，所述PCIE信号接收器与所述PCIE信号输出端连接以接收所述PCIE信号，所述PCIE信号经所述母头连接器输出，进而对经过所述延长板延长后的所述PCIE信号进行测试。
在一些实施例中，还包括：
第三连接治具，设置有第二公头连接器和输出端，所述第二公头连接器与所述母头连接器连接以接收所述PCIE信号，所述PCIE信号经所述输出端输出；
示波器，所述示波器与所述输出端连接，以对经过所述延长板延长后的所述PCIE信号进行测试。
在一些实施例中，所述延长板设置有多个PCIE信号输入端、多个不同长度的内部走线和多个PCIE信号输出端；
其中，每一个PCIE信号输入端经过一个内部走线与一个PCIE信号输出端连接。
在一些实施例中，所述第一连接治具还包括时钟信号发送器、在位重置信号发送器以及与所述待测硬盘接口所在背板的电源连接的第一电源接口。
在一些实施例中，所述第二连接治具还包括时钟信号接收器、在位重置信号接收器以及第二电源接口；
其中，所述时钟信号接收器通过第一线缆与所述时钟信号发送器连接；
所述在位重置信号接收器通过第二线缆与所述在位重置信号发送器连接；
第二电源接口通过第三线缆与所述第一电源接口连接。
本发明实施例提出的测试治具，通过在背板U.2接口后的位置上连接第一连接治具，然后在转接到延长板，并结合第二连接治具设计，实现U.2互联链路任意中间接口互联链路的延长，进而测试信号在经过延长后的损耗。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (6)
1.一种测试治具，其特征在于，包括：
第一连接治具，设置有与待测硬盘接口连接的第一公头连接器以及PCIE信号发送器；
延长板，设置有PCIE信号输入端、内部走线和PCIE信号输出端，所述PCIE信号输入端与所述PCIE信号发送器连接以接收PCIE信号，所述PCIE信号经所述内部走线传输后通过所述PCIE信号输出端输出；
第二连接治具，设置有PCIE信号接收器和母头连接器，所述PCIE信号接收器与所述PCIE信号输出端连接以接收所述PCIE信号，所述PCIE信号经所述母头连接器输出，进而对经过所述延长板延长后的所述PCIE信号进行测试；
所述第一连接治具还包括时钟信号发送器、在位重置信号发送器以及与所述待测硬盘接口所在背板的电源连接的第一电源接口；
所述第二连接治具还包括时钟信号接收器、在位重置信号接收器以及第二电源接口；
其中，所述时钟信号接收器通过第一线缆与所述时钟信号发送器连接；
所述在位重置信号接收器通过第二线缆与所述在位重置信号发送器连接；
第二电源接口通过第三线缆与所述第一电源接口连接。
2.如权利要求1所述的测试治具，其特征在于，还包括：
第三连接治具，设置有第二公头连接器和输出端，所述第二公头连接器与所述母头连接器连接以接收所述PCIE信号，所述PCIE信号经所述输出端输出到示波器，以对经过所述延长板延长后的所述PCIE信号进行测试。
3.如权利要求1所述的测试治具，其特征在于，所述延长板设置有多个PCIE信号输入端、多个不同长度的内部走线和多个PCIE信号输出端；
其中，每一个PCIE信号输入端经过一个内部走线与一个PCIE信号输出端连接。
4.一种测试装置，其特征在于，包括：
背板，设置有待测硬盘接口；
第一连接治具，设置有与待测硬盘接口连接的第一公头连接器以及PCIE信号发送器；
延长板，设置有PCIE信号输入端、内部走线和PCIE信号输出端，所述PCIE信号输入端与所述PCIE信号发送器连接以接收PCIE信号，所述PCIE信号经所述内部走线传输后通过所述PCIE信号输出端输出；
第二连接治具，设置有PCIE信号接收器和母头连接器，所述PCIE信号接收器与所述PCIE信号输出端连接以接收所述PCIE信号，所述PCIE信号经所述母头连接器输出，进而对经过所述延长板延长后的所述PCIE信号进行测试；
所述第一连接治具还包括时钟信号发送器、在位重置信号发送器以及与所述待测硬盘接口所在背板的电源连接的第一电源接口；
所述第二连接治具还包括时钟信号接收器、在位重置信号接收器以及第二电源接口；
其中，所述时钟信号接收器通过第一线缆与所述时钟信号发送器连接；
所述在位重置信号接收器通过第二线缆与所述在位重置信号发送器连接；
第二电源接口通过第三线缆与所述第一电源接口连接。
5.如权利要求4所述的测试装置，其特征在于，还包括：
第三连接治具，设置有第二公头连接器和输出端，所述第二公头连接器与所述母头连接器连接以接收所述PCIE信号，所述PCIE信号经所述输出端输出；
示波器，所述示波器与所述输出端连接，以对经过所述延长板延长后的所述PCIE信号进行测试。
6.如权利要求4所述的测试装置，其特征在于，所述延长板设置有多个PCIE信号输入端、多个不同长度的内部走线和多个PCIE信号输出端；
其中，每一个PCIE信号输入端经过一个内部走线与一个PCIE信号输出端连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110875943.9A CN113742146B (zh) | 2021-07-30 | 2021-07-30 | 一种测试治具和测试装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110875943.9A CN113742146B (zh) | 2021-07-30 | 2021-07-30 | 一种测试治具和测试装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113742146A CN113742146A (zh) | 2021-12-03 |
| CN113742146B true CN113742146B (zh) | 2023-07-25 |
Family
ID=78729685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110875943.9A Active CN113742146B (zh) | 2021-07-30 | 2021-07-30 | 一种测试治具和测试装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113742146B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111552600A (zh) * | 2020-04-27 | 2020-08-18 | 苏州浪潮智能科技有限公司 | 一种信号测试方法、系统、装置及可读存储介质 |
| CN213483419U (zh) * | 2020-10-28 | 2021-06-18 | 苏州浪潮智能科技有限公司 | 一种存储测试安全试验装置 |
-
2021
- 2021-07-30 CN CN202110875943.9A patent/CN113742146B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111552600A (zh) * | 2020-04-27 | 2020-08-18 | 苏州浪潮智能科技有限公司 | 一种信号测试方法、系统、装置及可读存储介质 |
| CN213483419U (zh) * | 2020-10-28 | 2021-06-18 | 苏州浪潮智能科技有限公司 | 一种存储测试安全试验装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113742146A (zh) | 2021-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7962808B2 (en) | Method and system for testing the compliance of PCIE expansion systems | |
| US20100118930A1 (en) | Signal transmission apparatus and method | |
| US9285427B2 (en) | Testing apparatus and testing method of electronic device | |
| US7478298B2 (en) | Method and system for backplane testing using generic boundary-scan units | |
| CN110646674A (zh) | 射频芯片引脚阻抗测试方法 | |
| US9998350B2 (en) | Testing device and testing method | |
| US20110251836A1 (en) | Circuit emulation systems and methods | |
| CN109828872A (zh) | 信号测试装置及方法 | |
| US20130238942A1 (en) | Port test device for motherboards | |
| CN108255652B (zh) | 一种信号测试装置 | |
| CN111104279B (zh) | Sas连接器导通检测系统及其方法 | |
| CN113742146B (zh) | 一种测试治具和测试装置 | |
| CN114706718B (zh) | 一种PCIe信号完整性验证方法、装置、设备及介质 | |
| CN111290891B (zh) | 计算机系统及测试计算机系统的方法 | |
| CN101752013B (zh) | 测试装置 | |
| CN112286744A (zh) | 一种中央处理器物理信号电气特性测试装置、系统及方法 | |
| CN112162187A (zh) | 一种信号测试系统 | |
| CN214278926U (zh) | 一种中央处理器物理信号电气特性测试装置及系统 | |
| US20190178940A1 (en) | System For Using Different Scan Chains To Test Differential Circuit, And Method Thereof | |
| CN213986580U (zh) | 一种验证pcie 3.0差分线对不等长影响眼图的夹具 | |
| CN102984640A (zh) | 音频测试用线 | |
| US6892334B2 (en) | Method for determining deskew margins in parallel interface receivers | |
| CN220730796U (zh) | PCIe多通道可编程测试治具 | |
| TWI828439B (zh) | 無jtag串接測試電路板的dimm插槽測試系統及其方法 | |
| CN214311713U (zh) | 验证usb3.0tx信号增加串阻影响眼图的夹具 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |