CN213986580U - 一种验证pcie 3.0差分线对不等长影响眼图的夹具 - Google Patents
一种验证pcie 3.0差分线对不等长影响眼图的夹具 Download PDFInfo
- Publication number
- CN213986580U CN213986580U CN202120011234.1U CN202120011234U CN213986580U CN 213986580 U CN213986580 U CN 213986580U CN 202120011234 U CN202120011234 U CN 202120011234U CN 213986580 U CN213986580 U CN 213986580U
- Authority
- CN
- China
- Prior art keywords
- transmission line
- output
- input end
- output end
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
本实用新型公开了一种验证PCIE3.0差分线对不等长影响眼图的夹具，包括PCB板，PCB板上第一TX+输入端通过第一传输线与第一TX+输出端连接，第一TX‑输入端通过第二传输线与第一TX‑输出端连接，第二TX+输入端通过第三传输线与第二TX+输出端连接，第二TX‑输入端通过第四传输线与第二TX‑输出端连接，第三TX+输入端通过第五传输线与第三TX+输出端连接，第三TX‑输入端通过第六传输线与第三TX‑输出端连接。能够验证PCIE3.0总线在不同时钟延迟下的眼图状态，并验证PCIE3.0总线能否正常工作，此方案成本低廉，极具性价比。
Description
技术领域
本实用新型涉及通讯技术领域，尤其涉及一种验证PCIE 3.0差分线对不等长影响眼图的夹具，用于验证PCIE3.0差分线对不等长的情况下眼图是否正常，以及PCIE3.0能否正常工作。主要用于研发阶段验证 PCIE3.0总线中的TX+和TX-两个信号之间的相互关系。
背景技术
为了保证PCIE3.0总线时序(即PCIE3.0眼图)能够正常工作，就需要进行不同环境下的验证，比如高温低温等极端环境，而正常的验证是无法进行这种极端验证的，那就需要变换思维，改用某种方式去替代这种极端环境下引起时序上的差异大小，就通过改变PCIE3.0总线的TX+和TX-两个信号之间的时间延迟来验证PCIE3.0总线能够承受的最大容限，通过这种方式就可以验证出总线时序(即PCIE3.0眼图)能否正常工作的情况。
实用新型内容
本实用新型的目的在于针对上述现有技术的不足，提供一种验证PCIE 3.0差分线对不等长影响眼图的夹具，通过改变PCIE3.0总线的TX+和TX-两个信号之间的时间延迟来验证PCIE3.0总线差分线对不等长对眼图的影响，通过这种方式就可以验证出总线时序(即PCIE3.0眼图)能否正常工作的情况。
为解决上述问题，本实用新型所采取的技术方案是：
一种验证PCIE 3.0差分线对不等长影响眼图的夹具，包括PCB板，所述PCB板上设有第一TX+输入端、第一TX-输入端、第一TX+输出端、第一TX-输出端、第二TX+输入端、第二TX-输入端、第二TX+输出端、第二TX-输出端、第三TX+输入端、第三TX-输入端、第三TX+输出端、第三TX-输出端，所述第一TX+输入端通过第一传输线与第一TX+输出端连接，所述第一TX-输入端通过第二传输线与第一TX-输出端连接，所述第二TX+输入端通过第三传输线与第二TX+输出端连接，所述第二TX-输入端通过第四传输线与第二TX- 输出端连接，所述第三TX+输入端通过第五传输线与第三TX+输出端连接，所述第三TX-输入端通过第六传输线与第三TX-输出端连接。
更进一步的技术方案是，所述第一TX+输入端、第一TX-输入端、第一TX+输出端、第一TX-输出端、第二TX+输入端、第二TX-输入端、第二TX+输出端、第二TX-输出端、第三TX+输入端、第三TX-输入端、第三TX+输出端和第三TX-输出端均为3.5mm SMA母头座子。
更进一步的技术方案是，所述第一传输线和第二传输线的长度为1000mil，所述第三传输线的长度为 1000mil，所述第四传输线的长度为1250mil，所述第五传输线的长度为1000mil，所述第六传输线的长度为 1500mil。
采用上述技术方案所产生的有益效果在于：实现起来容易，能够验证PCIE3.0总线在不同时钟延迟下的眼图状态，并验证PCIE3.0总线能否正常工作，此方案成本低廉，极具性价比。
附图说明
图1是本实用新型的示意图。
图中：1、PCB板；2、第一TX+输入端；3、第一TX-输入端；4、第一TX+输出端；5、第一TX-输出端；6、第二TX+输入端；7、第二TX-输入端；8、第二TX+输出端；9、第二TX-输出端；10、第三TX+输入端；11、第三TX-输入端；12、第三TX+输出端；13、第三TX-输出端；14、第一传输线；15、第二传输线；16、第三传输线；17、第四传输线；18、第五传输线；19、第六传输线。
具体实施方式
下面结合附图和实施例对本实用新型的实施方式作进一步详细描述。以下实施例用于说明本实用新型，但不能用来限制本实用新型的范围。
如图1所示，一种验证PCIE 3.0差分线对不等长影响眼图的夹具，包括PCB板1，所述PCB板1上设有第一TX+输入端2、第一TX-输入端3、第一TX+输出端4、第一TX-输出端5、第二TX+输入端6、第二 TX-输入端7、第二TX+输出端8、第二TX-输出端9、第三TX+输入端10、第三TX-输入端11、第三TX+输出端12、第三TX-输出端13，所述第一TX+输入端2通过第一传输线14与第一TX+输出端4连接，所述第一TX-输入端3通过第二传输线15与第一TX-输出端5连接，所述第二TX+输入端6通过第三传输线16与第二TX+输出端8连接，所述第二TX-输入端7通过第四传输线17与第二TX-输出端9连接，所述第三TX+ 输入端10通过第五传输线18与第三TX+输出端12连接，所述第三TX-输入端11通过第六传输线19与第三TX-输出端13连接。
所述第一TX+输入端2、第一TX-输入端3、第一TX+输出端4、第一TX-输出端5、第二TX+输入端6、第二TX-输入端7、第二TX+输出端8、第二TX-输出端9、第三TX+输入端10、第三TX-输入端11、第三TX+ 输出端12和第三TX-输出端13均为3.5mm SMA母头座子。
所述第一传输线14和第二传输线15的长度为1000mil，所述第三传输线16的长度为1000mil，所述第四传输线17的长度为1250mil，所述第五传输线18的长度为1000mil，所述第六传输线19的长度为 1500mil。
工作原理：1、第一TX+输入端2、第一TX-输入端3、第二TX+输入端6、第二TX-输入端7、第三TX+ 输入端10和第三TX-输入端11作为PCIE3.0信号输入端，通过同轴线缆接入，第一TX+输出端4、第一TX- 输出端5、第二TX+输出端8、第二TX-输出端9、第三TX+输出端12和第三TX-输出端13作为PCIE3.0信号输出端，也通过同轴线缆接入，PCIE3.0信号以差分信号的方式成对出现，包括TX和RX两部分，夹具中只验证TX部分，其中第一传输线14、第二传输线15、第三传输线16和第五传输线18的长度为1000mil，第四传输线17的长度为1250mil，第六传输线19的长度为1500mil。通过改变不同的TX-的线长，其目的就是要验证不同的差分线对长度引起的时延对PCIE3.0总线眼图的影响，进而验证PCIE3.0总线能否正常工作。3.PCIE 3.0信号输出，通过同轴线缆接到示波器端，进行眼图测试。
当使用该夹具进行验证时，PCIE 3.0信号接入到输入端，首先将PCIE3.0 TX+/TX-分别接入到第一TX+输入端2、第一TX-输入端3，此时因为第一传输线14和第二传输线15线长相等，均为1000mil，通过示波器观察眼图是满足要求的，且此时PCIE3.0总线工作正常，说明此时状态正常。然后将PCIE3.0 TX+/TX-分别接入到第二TX+输入端6和第二TX-输入端7，此时第三传输线16和第四传输线17的线长不相等，第三传输线16为1000mil第四传输线17为1250mil,通过示波器观察眼图依然满足要求，但相比于等长状态时的眼图已经恶化很多，余量处于临界值，再观察此时的PCIE3.0总线工作依然正常，说明此时状态还是正常的。最后将PCIE3.0 TX+/TX-分别接入到第三TX+输入端10和第三TX-输入端11，此时第五传输线18和第六传输线19线长不相等，第五传输线18的长度为1000mil，第六传输线19的长度为1500mil，通过示波器观察眼图，此时已经不满足要求，且此时PCIE3.0总线不能正常工作，说明此种不等长的情况下的PCIE3.0 功能丧失，故而可以得出差分线对不等长对眼图的影响。此方案实现简单，且节约成本，夹具板成本只有几十块钱，也方便操作。
最后应说明的是：以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型实施例技术方案的精神和范围。
Claims (3)
1.一种验证PCIE 3.0差分线对不等长影响眼图的夹具，其特征在于：包括PCB板(1)，所述PCB板(1)上设有第一TX+输入端(2)、第一TX-输入端(3)、第一TX+输出端(4)、第一TX-输出端(5)、第二TX+输入端(6)、第二TX-输入端(7)、第二TX+输出端(8)、第二TX-输出端(9)、第三TX+输入端(10)、第三TX-输入端(11)、第三TX+输出端(12)、第三TX-输出端(13)，所述第一TX+输入端(2)通过第一传输线(14)与第一TX+输出端(4)连接，所述第一TX-输入端(3)通过第二传输线(15)与第一TX-输出端(5)连接，所述第二TX+输入端(6)通过第三传输线(16)与第二TX+输出端(8)连接，所述第二TX-输入端(7)通过第四传输线(17)与第二TX-输出端(9)连接，所述第三TX+输入端(10)通过第五传输线(18)与第三TX+输出端(12)连接，所述第三TX-输入端(11)通过第六传输线(19)与第三TX-输出端(13)连接。
2.根据权利要求1所述的一种验证PCIE 3.0差分线对不等长影响眼图的夹具，其特征在于：所述第一TX+输入端(2)、第一TX-输入端(3)、第一TX+输出端(4)、第一TX-输出端(5)、第二TX+输入端(6)、第二TX-输入端(7)、第二TX+输出端(8)、第二TX-输出端(9)、第三TX+输入端(10)、第三TX-输入端(11)、第三TX+输出端(12)和第三TX-输出端(13)均为3.5mm SMA母头座子。
3.根据权利要求1所述的一种验证PCIE 3.0差分线对不等长影响眼图的夹具，其特征在于：所述第一传输线(14)和第二传输线(15)的长度为1000mil，所述第三传输线(16)的长度为1000mil，所述第四传输线(17)的长度为1250mil，所述第五传输线(18)的长度为1000mil，所述第六传输线(19)的长度为1500mil。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120011234.1U CN213986580U (zh) | 2021-01-05 | 2021-01-05 | 一种验证pcie 3.0差分线对不等长影响眼图的夹具 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120011234.1U CN213986580U (zh) | 2021-01-05 | 2021-01-05 | 一种验证pcie 3.0差分线对不等长影响眼图的夹具 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN213986580U true CN213986580U (zh) | 2021-08-17 |
Family
ID=77250638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202120011234.1U Active CN213986580U (zh) | 2021-01-05 | 2021-01-05 | 一种验证pcie 3.0差分线对不等长影响眼图的夹具 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN213986580U (zh) |
-
2021
- 2021-01-05 CN CN202120011234.1U patent/CN213986580U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7962808B2 (en) | Method and system for testing the compliance of PCIE expansion systems | |
| US9504159B2 (en) | Circuit component bridge device | |
| CN213986580U (zh) | 一种验证pcie 3.0差分线对不等长影响眼图的夹具 | |
| CN115296965A (zh) | 降低延时的Retimer均衡配置方法、系统及装置 | |
| CN110784259A (zh) | 一种基于pam4的一体化光模块误码测试仪 | |
| CN1955943A (zh) | 高速外围部件互连总线接口测试治具 | |
| CN108254652B (zh) | 一种背板连接器的测试装置 | |
| CN111415701A (zh) | 眼图生成装置及方法、存储芯片测试系统 | |
| CN213987479U (zh) | 一种验证usb3.0差分线对不等长影响眼图的夹具 | |
| CN116953495A (zh) | 一种组合电路延迟测试方法及其系统 | |
| CN213545256U (zh) | 一种验证pcie参考时钟时延对眼图影响的夹具 | |
| CN217085157U (zh) | 用于柴油机的线束检测设备 | |
| CN212846775U (zh) | 一种验证spi总线时序容限的夹具 | |
| US20090113092A1 (en) | Signal converter for debugging that expands fifo capacity | |
| CN213717970U (zh) | 一种验证时钟相位噪声的夹具 | |
| CN214473672U (zh) | 验证usb 3.0 ac耦合电容容值差异影响眼图的夹具 | |
| CN213715352U (zh) | 一种验证高速serdes眼图受地平面跨分割影响的夹具 | |
| CN113742146B (zh) | 一种测试治具和测试装置 | |
| CN213023530U (zh) | 采样示波器Deskew校准夹具 | |
| CN201163296Y (zh) | 多路可任意拓展电子校准件 | |
| CN213844126U (zh) | 一种开关板的拓展装置 | |
| CN221078991U (zh) | 一种光模块延长器及光模块延长器电路 | |
| CN209517126U (zh) | 数据传输装置以及自动测试系统 | |
| CN219872360U (zh) | 一种pcie tx信号质量测试装置 | |
| CN220271414U (zh) | 大电流注入测试系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |