CN213717970U - 一种验证时钟相位噪声的夹具 - Google Patents
一种验证时钟相位噪声的夹具 Download PDFInfo
- Publication number
- CN213717970U CN213717970U CN202120016268.XU CN202120016268U CN213717970U CN 213717970 U CN213717970 U CN 213717970U CN 202120016268 U CN202120016268 U CN 202120016268U CN 213717970 U CN213717970 U CN 213717970U
- Authority
- CN
- China
- Prior art keywords
- triode
- transmission line
- output
- phase noise
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本实用新型公开了一种验证时钟相位噪声的夹具，包括PCB板，PCB板上设有输入端、第一输出端、第二输出端和第三输出端，输入端分别与三极管Q1、三极管Q2和三极管Q4的集电极相连，三极管Q1的发射极通过第一传输线与第一输出端连接，三极管Q2的发射极通过第二传输线与第二输出端连接，三极管Q3的发射极通过第三传输线与第三输出端连接，第一传输线、第二传输线和第三输出端的长度不同，三极管Q1的基极通过第一控制线与外部控制电路连接，三极管Q2的基极通过第二控制线与外部控制电路连接，三极管Q3的基极通过第三控制线与外部控制电路连接。能够验证时钟信号的相位噪声，并得到时钟在哪种长度的传输线能正常工作，方案成本低廉，极具性价比。
Description
技术领域
本实用新型涉及通讯技术领域，尤其涉及一种验证时钟相位噪声的夹具。用于验证时钟相位噪声在不同的传输线长状态下能否正常工作。
背景技术
为了保证时钟能正常工作，就需要进行不同环境下的验证，比如高温低温等极端环境，而正常的验证是无法进行这种极端验证的，那就需要变换思维，改用某种方式去替代这种极端环境下引起的差异，就通过验证不同传输线长度下的时钟信号的相位噪声，通过这种方式就可以验证出时钟是否能正常工作。
实用新型内容
本实用新型的目的在于针对上述现有技术的不足，提供一种验证时钟相位噪声的夹具，通过改变传输线长度来验证时钟信号的相位噪声，通过这种方式可以验证出时钟信号能否正常工作。
为解决上述问题，本实用新型所采取的技术方案是：
一种验证时钟相位噪声的夹具，包括PCB板，所述PCB板上设有输入端、第一输出端、第二输出端和第三输出端，所述输入端分别与三极管Q1、三极管Q2和三极管Q4的集电极相连，所述三极管Q1的发射极通过第一传输线与第一输出端连接，所述三极管Q2的发射极通过第二传输线与第二输出端连接，所述三极管Q3的发射极通过第三传输线与第三输出端连接，所述第一传输线、第二传输线和第三输出端的长度不同，所述三极管Q1的基极通过第一控制线与外部控制电路连接，所述三极管Q2的基极通过第二控制线与外部控制电路连接，所述三极管Q3的基极通过第三控制线与外部控制电路连接。
更进一步的技术方案是，所述输入端、第一输出端、第二输出端和第三输出端均为3.5mm SMA母头座子。
采用上述技术方案所产生的有益效果在于：实现起来容易，能够验证时钟信号的相位噪声，并得到时钟在哪种长度的传输线能正常工作，此方案成本低廉，极具性价比。
附图说明
图1是本实用新型的示意图。
图中：1、PCB板；2、输入端；3、第一输出端；4、第二输出端；5、第三输出端；6、第一传输线；7、第二传输线；8、第三传输线；9、第一控制线；10、第二控制线；11、第三控制线。
具体实施方式
下面结合附图和实施例对本实用新型的实施方式作进一步详细描述。以下实施例用于说明本实用新型，但不能用来限制本实用新型的范围。
如图1所示，一种验证时钟相位噪声的夹具，包括PCB板1，所述PCB板1上设有输入端2、第一输出端3、第二输出端4和第三输出端5，所述输入端2分别与三极管Q1、三极管Q2和三极管Q4的集电极相连，所述三极管Q1的发射极通过第一传输线6与第一输出端3连接，所述三极管Q2的发射极通过第二传输线7与第二输出端4连接，所述三极管Q3的发射极通过第三传输线8与第三输出端5连接，所述第一传输线6、第二传输线7和第三传输线8的长度不同，所述三极管Q1的基极通过第一控制线9与外部控制电路连接，所述三极管Q2的基极通过第二控制线10与外部控制电路连接，所述三极管Q3的基极通过第三控制线11与外部控制电路连接。
所述输入端2、第一输出端3、第二输出端4和第三输出端5均为3.5mm SMA母头座子。
工作原理：1.一个时钟信号发生器电路作为输入，提供验证所需要的时钟。2.四个SMA母头座子，一个作为输入，三个作为输出，通过传输线相互连接，由三极管进行控制通断，三极管分别为Q1、Q2、Q3，三极管由外部电路控制，通过控制信号即可将所需验证的时钟信号分别连接至最短、中等、最长的传输线。3.输出端通过SMA线缆连接至相位噪声测试仪，从而验证经过不同传输线长度下的时钟信号的相位噪声。
当使用该夹具进行验证时，先将时钟信号发生器设定为100M时钟，通过SMA线缆连接到输入端2，首先验证长度最短的传输线即第二传输线7，外部控制电路使第二控制线10传输高电平，第一控制线9和第三控制线11传输低电平，此时100M时钟通过第二传输线7连接到第二输出端4，在输出端通过SMA线缆连接至相位噪声测试仪，测试此时的100M时钟相位噪声，记录此参数，此情况下相位噪声值很小，且此时100M时钟工作正常。再验证长度中等的传输线即第一传输线6，外部控制电路使第一控制线9传输高电平，第二控制线10和第三控制线11传输低电平，此时100M时钟通过第一传输线6连接到第一输出端3在输出端通过SMA线缆连接至相位噪声测试仪，测试此时的100M时钟相位噪声，记录此参数，此情况下相位噪声值变大，但此时100M时钟工作依然正常。最后验证长度最长的传输线即第三传输线8，外部控制电路使第三控制线11传输高电平，第一控制线9和第二控制线10传输低电平，此时100M时钟通过第三传输线8连接到第三输出端5，在输出端通过SMA线缆连接至相位噪声测试仪，测试此时的100M时钟相位噪声，记录此参数，此情况下相位噪声值非常大，且100M时钟不能正常工作，即可得到验证的数值。此方案实现简单，且节约成本，夹具板成本只有几十块钱，也方便操作。
最后应说明的是：以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型实施例技术方案的精神和范围。
Claims (2)
1.一种验证时钟相位噪声的夹具，其特征在于：包括PCB板(1)，所述PCB板(1)上设有输入端(2)、第一输出端(3)、第二输出端(4)和第三输出端(5)，所述输入端(2)分别与三极管Q1、三极管Q2和三极管Q4的集电极相连，所述三极管Q1的发射极通过第一传输线(6)与第一输出端(3)连接，所述三极管Q2的发射极通过第二传输线(7)与第二输出端(4)连接，所述三极管Q3的发射极通过第三传输线(8)与第三输出端(5)连接，所述第一传输线(6)、第二传输线(7)和第三输出端(5)的长度不同，所述三极管Q1的基极通过第一控制线(9)与外部控制电路连接，所述三极管Q2的基极通过第二控制线(10)与外部控制电路连接，所述三极管Q3的基极通过第三控制线(11)与外部控制电路连接。
2.根据权利要求1所述的一种验证时钟相位噪声的夹具，其特征在于：所述输入端(2)、第一输出端(3)、第二输出端(4)和第三输出端(5)均为3.5mm SMA母头座子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120016268.XU CN213717970U (zh) | 2021-01-05 | 2021-01-05 | 一种验证时钟相位噪声的夹具 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120016268.XU CN213717970U (zh) | 2021-01-05 | 2021-01-05 | 一种验证时钟相位噪声的夹具 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN213717970U true CN213717970U (zh) | 2021-07-16 |
Family
ID=76789874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202120016268.XU Active CN213717970U (zh) | 2021-01-05 | 2021-01-05 | 一种验证时钟相位噪声的夹具 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN213717970U (zh) |
-
2021
- 2021-01-05 CN CN202120016268.XU patent/CN213717970U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102043100B (zh) | 老化测试系统 | |
| CN204405775U (zh) | 多接口线缆测试仪 | |
| CN102098714A (zh) | 一种终端功耗测试系统和测试方法 | |
| CN109257094B (zh) | 一种串行解串发送器的预加重值取值方法与装置 | |
| CN114244909B (zh) | 协议转换电路和相关设备 | |
| CN213717970U (zh) | 一种验证时钟相位噪声的夹具 | |
| CN203261333U (zh) | 一种光模块调试系统 | |
| CN204439255U (zh) | 一种带有弹性件的补偿式振弦传感器 | |
| CN108280004A (zh) | 一种sxm2 gpu链路测试板卡及测试方法 | |
| CN213024379U (zh) | 一种验证i2c总线时钟回沟容限的夹具 | |
| CN208110030U (zh) | 一种电表通信模块的通信测试板 | |
| CN213987479U (zh) | 一种验证usb3.0差分线对不等长影响眼图的夹具 | |
| CN214799506U (zh) | 一种总线板级协议测试电路 | |
| CN102707707A (zh) | 一种微波控制器件的测试系统及测试方法 | |
| CN213545256U (zh) | 一种验证pcie参考时钟时延对眼图影响的夹具 | |
| CN213024378U (zh) | 一种验证i2c总线噪声容限的夹具 | |
| CN214154732U (zh) | 一种验证10g多模光模块光眼图的装置 | |
| CN114879084A (zh) | 一种阵列二极管芯片高效漏电流测试系统及方法 | |
| CN213986580U (zh) | 一种验证pcie 3.0差分线对不等长影响眼图的夹具 | |
| CN212846775U (zh) | 一种验证spi总线时序容限的夹具 | |
| CN2901379Y (zh) | 处理盒芯片 | |
| CN213715352U (zh) | 一种验证高速serdes眼图受地平面跨分割影响的夹具 | |
| CN109800608B (zh) | 一种rfid读写器集成测试系统及方法 | |
| CN214311713U (zh) | 验证usb3.0tx信号增加串阻影响眼图的夹具 | |
| CN201163296Y (zh) | 多路可任意拓展电子校准件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |