JP6174488B2 - 集積回路、パッケージ設計および検証のサイクル時間を最適化し、短縮する方法 - Google Patents

集積回路、パッケージ設計および検証のサイクル時間を最適化し、短縮する方法 Download PDF

Info

Publication number
JP6174488B2
JP6174488B2 JP2013530309A JP2013530309A JP6174488B2 JP 6174488 B2 JP6174488 B2 JP 6174488B2 JP 2013530309 A JP2013530309 A JP 2013530309A JP 2013530309 A JP2013530309 A JP 2013530309A JP 6174488 B2 JP6174488 B2 JP 6174488B2
Authority
JP
Japan
Prior art keywords
integrated circuit
chip
package
integrated
connection set
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013530309A
Other languages
English (en)
Other versions
JP2014500607A (ja
Inventor
ライアン・ディー・レーン
ルエイ・カエ・ザン
Original Assignee
クアルコム,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム,インコーポレイテッド filed Critical クアルコム,インコーポレイテッド
Publication of JP2014500607A publication Critical patent/JP2014500607A/ja
Application granted granted Critical
Publication of JP6174488B2 publication Critical patent/JP6174488B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00Details relating to the application field
    • G06F2113/18Chip packaging
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate

Description

本明細書で説明するこの様々な実施形態は、一般に集積回路パッケージングに置ける改善に関し、より詳細には異なる製品と見なされ得る複数のパッケージ内の集積回路チップを構成するための方法および装置に関する。
集積回路(IC)製品の設計は、困難で複雑なプロセスを伴う。たとえば、ICの顧客は、1つまたは複数の先在するパッケージングされたICを用いて遂行され得る、いくつかの機能を有するIC製品を要求する可能性がある。このシナリオでは、時には新規のICパッケージまたは「コンボ」ICパッケージが設計され、その中または上に、先在するICパッケージが組み合わされて相互接続される。新しいICパッケージは、次には、顧客に配送されて、顧客の特定のアプリケーション内に接続される。パッケージ設計者にとっての全体的な目標は、多様な回路機能を有するICパッケージを迅速に、効率的に、かつできるだけ経済的に配送することである。
しかしながら、これらの目標に対処することは、パッケージ設計者に対して多くの問題を提起する。コンピュータ支援設計ツールが広範囲に利用可能であるとはいえ、パッケージ設計プロセスは、依然として非常に複雑である。プロセスは、一般的には、パッケージが顧客に配送されて顧客自身の製作ニーズを満足し得るように構成された相互接続を用いて、先在するICを搭載することができるパッケージを設計することを伴う。このことを実施するために、パッケージは、所定の場所に先在するICパッケージとともに試験される必要があり、プロセスは本質的に、相当な時間がかかる。各製品は、個別に設計され、製造され、かつ試験される必要がある。しかしながら、ある顧客(または、別の顧客)が関連する製品を所望する場合、その製品は、最初から個別に設計されなければならず、再び、構築するために時間とリソースを必要とする。このことは、しばしば、顧客にとって苛立たしいこととなり得る。
しばしば、複数の先在するICパッケージは、単一のパッケージ内で接続されるが、製品を複数のパッケージに分割することが所望される場合は、各パッケージは、新しい製品であるものと見なされる必要がある。このことは、やはり、新しいパッケージ設計が最初から完遂されることを必要とする。加えて、製品の一部が古い設計の中に存在したとしても、その性能を新しいパッケージの中で保証するために、新しい製品が評価され、試験される必要がある。この伝統的な手法は、各パッケージが、電気的要件および基板製造プロセスを満たすためにシミュレートされ、カスタム設計されることを必要とし、そのことは、完了するために12か月またはそれ以上かかる可能性がある。2つの異なる製品の中で使用される集積回路チップをサポートするためには、必要なリソースが倍増するか、または開発サイクル時間がより長くなる。
必要なものは、集積回路および集積回路パッケージの設計における設計および検証のサイクル時間を節約するための方法および装置である。
広範な実施形態によれば、マルチダイ製品、およびマルチダイパッケージから単一のダイへのその派生製品、またはパッケージへの任意のダイスの組合せに対して、集積回路、パッケージ設計および検証のサイクル時間を最適化し、短縮するための方法が、開示される。
したがって、本発明の広範な実施形態によれば、集積回路およびパッケージ設計およびルーティングが、開発される集積回路を使用し得る複数の製品に対して再利用され、適用され得る。
集積回路製品を製造するための方法の一実施形態は、複数の集積回路接続セットを有する集積回路パッケージを設計するステップを含む。集積回路接続セットの各々は、複数の集積回路の中から選択された対応する集積回路に接続されるように構成される。異なる集積回路製品が、どの選択された集積回路がそれに対応する接続セットに接続されたかに応じて作り出されてよく、集積回路パッケージは、選択されない集積回路に対応する集積回路接続セットを除外するために切断されてよい。方法はまた、集積回路製品を選択的に形成するために、少なくとも1つの選択された集積回路を少なくとも1つの対応する集積回路接続セット上に接続するステップを含む。
方法を実施することにおいて、複数の集積回路が、対応する集積回路接続セットに接続され、得られた集積回路パッケージが試験される。その後、得られた集積回路パッケージによって提供される機能のサブセットの機能を有する集積回路製品が製造されることを所望される場合は、得られた集積回路パッケージは、所望の機能を実施するために必要な部分、および接続された所望のサブセットの機能を実施する集積回路だけを含むように、設計段階の間に切断される。
集積回路製品を製造するための方法の別の実施形態は、複数の集積回路接続セットを有する第1の集積回路パッケージを製造するステップを含む。集積回路接続セットの各々は、複数の集積回路の中から選択された、対応する集積回路に接続されるように構成される。複数の集積回路のうちの対応する集積回路は、完全な集積回路パッケージを形成するために、集積回路接続セットに接続され、完全な集積回路パッケージが試験される。その後、第1の集積回路パッケージに基づいて第2の集積回路パッケージが設計され、第2の集積回路パッケージは、集積回路製品を形成するために、複数の集積回路のうちの対応する集積回路のすべてよりも少ない集積回路を含む。第2の集積回路パッケージの設計の間に、完全な集積回路パッケージが、第2の集積回路パッケージを形成するために切断されてよい。
集積回路(IC)製品の一実施形態は、ICチップ接点を有するICチップと複数の基板接点を有する基板とを含むパッケージを含む。基板によって担持される複数のIC相互接続が、ICチップ接点および基板接点に接続される。IC製品は、IC製品および少なくとも1つの他のIC製品を含む、十分に試験されたICパッケージのサブセットとして、その設計中に切断される。
製造品の一実施形態は、基板と、複数の集積回路接続セットとを含む。集積回路接続セットのうちのセットの各々は、対応する集積回路が、セットに選択的に接続されることを可能にするように、個別に構成される。したがって、異なる集積回路製品が、どの対応する集積回路が選択され、接続されたかに応じて作り出されてよい。
集積回路パッケージを製造するための方法の例示的な実施形態を示すフロー図である。 いくつかの集積回路を含み、そこから複数の集積回路製品が形成され得る、例示的な完全な集積回路パッケージの、図3aの2a-2aにおいて取られた切欠き上面図である。 図2aの完全な集積回路パッケージを切断することによって形成され得る集積回路製品の1つの、図3bの2b-2bにおいて取られた切欠き上面図である。 完全な集積回路パッケージ(集積回路製品であってもよい)の、図2aの3a-3aにおいて取られた切欠き側面図である。 集積回路製品の、図2bの3b-3bにおいて取られた側面図である。 いくつかの集積回路を含み、そこから複数の集積回路製品が形成され得る、例示的な別の完全な集積回路パッケージの、図5aの4a-4aにおいて取られた切欠き上面図である。 図4aの完全な集積回路パッケージを切断することによって形成され得る集積回路製品の1つの、図5bの4b-4bにおいて取られた切欠き上面図である。 完全な集積回路パッケージ(集積回路製品であってもよい)の、図4aの5a-5aにおいて取られた切欠き側面図である。 集積回路製品の、図4bの5b-5bにおいて取られた側面図である。 完全な集積回路パッケージのパッケージ相互接続の一例を示す、図4aの集積回路パッケージの、図5aの6a-6aにおいて取られた切欠き上面図である。 集積回路製品のパッケージ相互接続の一例を示す、図4bの集積回路製品の、図5bの6b-6bにおいて取られた切欠き上面図である。
図面の様々な図において、同様の参照番号は同様のまたは類似の部分を指すために用いられる。
集積回路製品が設計され製造され得る方法の一実施形態が、図1のフロー図10に示されており、そのフロー図を以下に参照する。ボックス12に示すように、複数の集積回路接続セットを有する集積回路パッケージが設計される。接続セットの一例について、図4〜図6と併せて以下により詳細に説明する。集積回路接続セットの各々は、異なる集積回路製品が、どの選択された集積回路がそれに対応する接続セットに接続されたかに応じて作り出されることを可能にするように、異なる機能をそれぞれが有する複数の集積回路の中から選択された、対応する集積回路に接続されるように構成される。
接続セットは、たとえば、よく知られている方法で形成される金属被覆のトレースまたはパターンであってよい。しかしながら、金属被覆パターンは、選択された集積回路の機能が、必要な場合に分離されながら依然として製品仕様に従って実行することを可能にするために、設計段階の間に切断または分離され得る方式で、形成される。
ボックス14で示すように、パッケージ基板が様々な接続セットで形成された後、選択された集積回路の各々が、完全な集積回路パッケージを形成するために、その対応する集積回路接続セットに接続される。ボックス16で示すように、次いで、得られた完全な集積回路パッケージが試験される。この時点で、様々な選択された集積回路パッケージを含む、得られた完全な集積回路パッケージは、本質的にそれ自体、完全な集積回路製品を含み、それによって提供される機能を所望するそれらの顧客に配送されてよい。
しかしながら、しばしば、顧客は、完全な集積回路パッケージのサブセットだけを希望し、たとえば顧客は、完全な集積回路パッケージ上に含まれる選択された集積回路の1つだけの機能を必要とする可能性がある。したがって、ボックス18で示すように、集積回路パッケージは、選択されない集積回路に対応する集積回路接続セットを除外するために切断されてよい。
したがって、完全な集積回路パッケージは十分に試験されているので、完全な集積回路パッケージのサブセットを有するパッケージの設計のために、完全な回路パッケージは、使用される特別なコンピュータ設計ツールを使用して、サブセットパッケージの設計段階の間に切断される。次いで、選択された集積回路は、集積回路製品を選択的に形成するために、その対応する集積回路接続セットに接続される。完全な集積回路パッケージは十分に試験されているので、上述のように、新しい集積回路製品は、もしあるとしても、追加の試験をほとんど必要としない。したがって、サブセット製品の総設計時間は、大幅に短縮される。
上で説明した方法は、次に付加的に参照する図2a、図2b、図3aおよび図3bに示す完全な集積回路パッケージ20および集積回路製品22からさらに諒解することができる。図2aは、いくつかの集積回路22、24および26を含み、それらから複数の集積回路製品が形成され得る、例示的な完全な集積回路パッケージ20の切欠き上面図である。図2aおよび図2bの図では、この例のための集積回路のそれぞれの配置を示すために、集積回路22、24および26のフットプリントだけが示され、集積回路の接点は、図3aおよび図3bにもっとも良く示される。
図2aおよび図3aに示すように、完全な集積回路パッケージ20は、基板28を含み、基板上に、集積回路22、24および26が担持される。基板28は、集積回路22、24および26の接点32と接続するいくつかの接触点30を含む(図3b参照)。図示の実施形態では、集積回路22、24および26は、接点32を有するあらかじめパッケージングされたチップであり、接点32によって、カプセル化された集積回路チップに対する電気接続がなされ得る。しかしながら、本明細書で説明した方法が実施され得る、集積回路チップの特定の実施形態は、達成されるべき最終のパッケージ構成に矛盾しない任意の構造であってよいことに留意されたい。
基板28は、図6に示す実施形態において以下に説明するタイプのいくつかの集積回路接続セット(図示せず)を含み、集積回路接続セットは、集積回路22、24および26の接続32を基板28の背面上のそれぞれの接点36と相互接続する。集積回路接続セットは、選択された集積回路を基板28の対応する接続36に相互接続するために製造される。さらに、その対応する集積回路接続セットに接続され得る選択された集積回路の各々は、異なる機能であってよい。したがって、たとえば、図2aおよび図3aの実施形態では、完全な集積回路パッケージ20が、携帯電話モデムのための完全な機能を提供することができ、集積回路24が、たとえばオーディオ部のための機能を提供し、集積回路26がデジタル部の機能を提供し、集積回路22がrf部に対する機能を提供する。
完全な集積回路パッケージが、たとえばコンピュータ支援設計ツールを使用して設計されると、そのパッケージは、それが適切に動作し、それ自体の集積回路製品として働くことができることを判断するのに必要な程度に試験されてよい。しかしながら、顧客が、完全な集積回路パッケージのサブセットのみの機能を有する集積回路製品を所望する場合は、集積回路製品は、たとえばコンピュータ支援設計ツールを使用することによって、所望の機能、およびそのまたはそれらの支援用集積回路接続セットを有する集積回路チップだけを含むように完全な集積回路パッケージを切断するように、容易に設計され得る。
したがって、集積回路製品40などの集積回路パッケージは、コンピュータ支援設計プロセスの間に、完全な集積回路パッケージ20から切断されてよい。その後、図2bおよび図3bに示すように、集積回路パッケージ22は、集積回路製品40を完成するために、対応する集積回路接続セットに接続されてよい。集積回路製品40は、たとえば、顧客が単独で使用可能なrf部の機能を有する集積回路製品であってよい。集積回路製品40は、完全な集積回路パッケージ20の設計および試験の間に前もって試験されているので、必要とされる最小の試験だけが実施される。集積回路製品40の製造について図示し、説明するが、集積回路製品は、同様に、個別の集積回路24、26またはそれらの任意の組合せから形成されてよいことに留意されたい。
完全な集積回路パッケージ50およびサブセット製品52の別の実施形態を、次に付加的に参照する図4a、図4b、図5a、図5b、図6aおよび図6bに示す。実施形態50では、2つの集積回路54および56が、完全な集積回路パッケージの中で設計され、製造される。完全な集積回路パッケージ50は、知られている方法で集積回路パッケージ54および56が接続される、様々な接続点60を有する基板58を含む。
基板58は、集積回路パッケージ54および56の接点62が接続される、いくつかの集積回路接続セットを有する。集積回路接続セットは、たとえば図6aおよび図6bに示す、金属被覆の層またはパターンとして製造されてよい。したがって、図示のように、集積回路接続セット64が、集積回路パッケージ54などの選択された集積回路パッケージに必要な接続に対応することができ、集積回路接続セット66が、集積回路パッケージ56などの選択された集積回路パッケージに必要な接続に対応することができる。集積回路接続セット64および66は、集積回路パッケージ54および56の接点62を基板58の底面上の適切な接続70に接続するように働く。完全な集積回路パッケージは個別の集積回路製品を形成するように選択的に切断され得るので、集積回路接続セットのレイアウトは、切断された集積回路製品の機能を損傷することなくそのような選択的切断が使用され得るように設計されてよい。
完全な集積回路パッケージ50が、たとえばコンピュータ支援設計ツールを使用して設計されると、そのパッケージは、それが適切に動作し、それ自体の集積回路製品として働くことができることを判断するのに必要な程度に試験されてよい。しかしながら、顧客が、完全な集積回路パッケージのサブセットのみの機能を有する集積回路製品を所望する場合は、集積回路製品は、たとえばコンピュータ支援設計ツールを使用することによって、所望の機能、およびそのまたはそれらの支援用集積回路接続セットを有する集積回路チップだけを含むように完全な集積回路パッケージを切断するように、容易に設計され得る。
したがって、集積回路製品52などの集積回路パッケージは、コンピュータ支援設計プロセスの間に、完全な集積回路パッケージ50から切断されてよい。その後、図4bおよび図5bに示すように、集積回路パッケージ54は、集積回路製品52を完成するために、対応する集積回路接続セットに接続されてよい。集積回路製品52は、完全な集積回路パッケージ50の設計および試験の間に前もって試験されているので、必要とされる最小の試験だけが実施される。集積回路製品52の製造について図示し、説明するが、集積回路製品は、同様に、個別の集積回路56から形成されてよいことに留意されたい。
上記に鑑みて、上で説明した技術は、開発サイクルを短縮することができ、任意のパッケージ設計において再利用される集積回路チップの性能を保証することができることが諒解されよう。すなわち、理想的な状況は、開発サイクル時間およびリソースを増大させることなく、独自に開発される集積回路、パッケージ設計およびルーティングを再利用し、多数の製品に適用することができ、同時に任意のパッケージにおける性能を保証することができることである。
この技術を使用して実現され得る恩恵の少なくともいくつかは、1つのIC設計だけが必要とされ、1つのパッケージ設計だけが必要とされ、1つの電気的シミュレーションだけが、同じパッケージを使用する多数の製品の電気的性能を検証するために必要とされることである。
次に付加的に参照する図7は、本明細書で説明するタイプの集積回路の一実施形態が有利に使用され得る、例示的なワイヤレス通信システム70を示す。例示のために、図7は、遠隔ユニット72、74および76ならびに2つの基地局78を示している。一般的なワイヤレス通信システムは、当然、より多くの遠隔ユニットおよび基地局を有することができる。遠隔ユニット72、74および76ならびに基地局78はいずれも、本明細書で説明するタイプの集積回路を含むことができる。
図7は、基地局78から遠隔ユニット72、74、および76への順方向リンク信号80、ならびに遠隔ユニット72、74、および76から基地局78への逆方向リンク信号82を示す。
図7では、遠隔ユニット72は携帯電話として示され、遠隔ユニット74はポータブルコンピュータとして示され、遠隔ユニット76は、たとえば住宅84または他の構造物におけるワイヤレスローカルループシステム内の固定ロケーション遠隔ユニットとして示されている。たとえば、遠隔ユニットはセルフォン、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯情報端末などのポータブルデータユニット、または、メータ読取り機器などの固定ロケーションデータユニットでもよい。図7は、本明細書で説明するタイプの集積回路を含むことができるいくつかの例示的な遠隔ユニットを示すが、集積回路はこれらの例示的な図示の遠隔ユニットに限定されるものではない。1つまたは複数の本明細書で説明するタイプの集積回路が、任意の電子デバイス内で適切に使用され得る。たとえば、電子デバイスはまた、図7における囲い86で示すように、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ポータブルデータユニット、固定ロケーションデータユニットなどであってもよい。他の適切な電子デバイスは、多種多様である。
「例」または「例示的な」という語は、本明細書では、「それ以外のものの例、図解、性質または特性として働く」ことを意味するために使用される。本明細書で「例」または「例示的」として説明されるいかなる実施形態も、必ずしも他の実施形態よりも好ましいまたは有利であると解釈すべきではない。
本発明の実施形態は、ある程度の具体性を伴って説明され例示されたが、本開示は単に例示として行われ、一部分の組合せおよび配置に対する多くの変更が、以下で特許請求されるような本発明の趣旨および範囲から逸脱することなく、講じられてもよいことを理解されたい。
20 完全な集積回路パッケージ
22 集積回路
24 集積回路
26 集積回路
28 基板
30 接触点
32 接点
36 接点、接続
40 集積回路製品
50 完全な集積回路パッケージ
52 サブセット製品、集積回路製品
54 集積回路パッケージ、集積回路
56 集積回路パッケージ、集積回路
58 基板
60 接続点
62 接点
64 集積回路接続セット
66 集積回路接続セット
70 接続、ワイヤレス通信システム
72 遠隔ユニット
74 遠隔ユニット
76 遠隔ユニット
78 基地局
80 順方向リンク信号
82 逆方向リンク信号

Claims (15)

  1. 集積回路製品を製造するための方法であって、
    複数の集積回路接続セットの各々が複数の集積回路におけるそれぞれ対応する集積回路に接続されるように構成される、前記複数の集積回路接続セットと前記複数の集積回路とを有する集積回路パッケージを設計するステップと、
    前記集積回路パッケージの前記複数の集積回路の中から前記集積回路製品のために必要な1つ以上の集積回路を選択するステップと、
    前記集積回路パッケージの前記複数の集積回路接続セットが形成された基板から、前記選択するステップにおいて選択されない集積回路に対応する集積回路接続セットの部位を切断して削除するステップと、
    前記集積回路製品を選択的に形成するために、前記削除するステップが実行された前記基板において、前記選択された1つ以上の集積回路の各々を前記対応する集積回路接続セットの上に接続するステップと
    を含み、
    前記複数の集積回路は、第1のICチップと第2のICチップを含み、
    前記第1のICチップおよび該第1のICチップに対応する集積回路接続セットは、前記第2のICチップの機能に影響を与えずに前記集積回路パッケージから削除可能に、前記設計するステップにおいて形成されており
    前記第2のICチップおよび該第2のICチップに対応する集積回路接続セットは、前記第1のICチップの機能に影響を与えずに前記集積回路パッケージから削除可能に、前記設計するステップにおいて形成されている、方法。
  2. 前記接続するステップが、前記選択された1つ以上の集積回路の各々を前記対応する集積回路接続セットに接続する工程と、該接続する工程の実行によって得られた集積回路パッケージを試験する工程とを含む、請求項1に記載の方法。
  3. 前記設計するステップが、前記複数の集積回路のすべてを、前記対応する集積回路接続セットに接続する第1の接続する工程と、該第1の接続する工程の実行によって得られた集積回路パッケージを試験する第1の試験する工程とを含む、請求項1に記載の方法。
  4. 前記集積回路接続セットが金属被覆パターンを含む、請求項1に記載の方法。
  5. 前記複数の集積回路の各々が異なる機能を有する、請求項1に記載の方法。
  6. 異なる集積回路製品が、どの選択された集積回路がそれに対応する集積回路接続セットに接続されたかに応じて作り出される、請求項1に記載の方法。
  7. 集積回路製品を製造するための方法であって、
    複数の集積回路接続セットの各々が複数の集積回路におけるそれぞれ対応する集積回路に接続されるように構成される、第1の集積回路パッケージに含まれる前記複数の集積回路接続セットが形成された基板を製造するステップと、
    完全な集積回路パッケージを形成するために、前記複数の集積回路の各々を前記第1の集積回路パッケージの前記基板における対応する前記集積回路接続セットに接続するステップと、
    前記完全な集積回路パッケージを試験するステップと、
    前記第1の集積回路パッケージに基づいて第2の集積回路パッケージを設計するステップであって、前記第2の集積回路パッケージが、前記集積回路製品を形成するために前記複数の集積回路のうちのすべてよりも少ない前記集積回路と、該少ない集積回路の各々に対応する集積回路接続セットとを含むように設計するステップと
    を含み、
    前記複数の集積回路は、第1のICチップと第2のICチップを含み、
    前記第1のICチップおよび該第1のICチップに対応する集積回路接続セットは、前記第2のICチップの機能に影響を与えずに前記第1の集積回路パッケージから削除可能に形成されており
    前記第2のICチップおよび該第2のICチップに対応する集積回路接続セットは、前記第1のICチップの機能に影響を与えずに前記第1の集積回路パッケージから削除可能に形成されている、方法。
  8. 前記設計するステップが、前記第2の集積回路パッケージを形成するために、前記集積回路接続セットの少なくとも1つの部位前記第1の集積回路パッケージの前記複数の集積回路接続セットが形成された基板から切断して削除する工程を含む、請求項7に記載の方法。
  9. 前記設計するステップで設計される前記第2の集積回路パッケージが、前記集積回路製品を形成するために、前記複数の集積回路のうちの1つの集積回路と、該1つの集積回路に対応する集積回路接続セットとを含む、請求項8に記載の方法。
  10. 前記複数の集積回路の各々が異なる機能を有する、請求項7に記載の方法。
  11. 基板と複数の集積回路とを備えた集積回路製品であって
    前記基板は、複数の集積回路接続セットを備え、前記複数の集積回路接続セットの各々が前記複数の集積回路におけるそれぞれ対応する集積回路に接続されるように個別に構成され、前記基板は、前記複数の集積回路の中から選択された集積回路に対応する集積回路接続セットのみを備えるように切断可能に構成され
    前記基板は、前記集積回路を対応する前記集積回路接続セットに接続するために、前記基板上に形成された複数の接点をさらに備え、
    前記複数の集積回路は、第1のICチップと第2のICチップを含み、
    前記第1のICチップおよび該第1のICチップに対応する集積回路接続セットは、前記第2のICチップの機能に影響を与えずに前集積回路製品から削除可能に形成されており
    前記第2のICチップおよび該第2のICチップに対応する集積回路接続セットは、前記第1のICチップの機能に影響を与えずに前集積回路製品から削除可能に形成されている
    集積回路製品。
  12. 前記集積回路製品の機能が、前記第1のICチップおよび前記第2のICチップのうちの一方と該一方に対応する集積回路接続セットとを前記集積回路製品から削除することによって設定される、請求項11に記載の集積回路製品
  13. 前記集積回路接続セットが金属被覆トレースである、請求項11に記載の集積回路製品
  14. 携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および固定ロケーションデータユニットから成る群から選択されたデバイスに組み込まれる、請求項11に記載の集積回路製品
  15. 請求項1から6のいずれか一項に記載の方法を集積回路製品の製造をするための装置に実行させるため少なくとも1つの命令を含む、コンピュータ可読媒体。
JP2013530309A 2010-09-22 2011-09-22 集積回路、パッケージ設計および検証のサイクル時間を最適化し、短縮する方法 Expired - Fee Related JP6174488B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/887,556 US8890143B2 (en) 2010-09-22 2010-09-22 Method to optimize and reduce integrated circuit, package design, and verification cycle time
US12/887,556 2010-09-22
PCT/US2011/052744 WO2012040450A2 (en) 2010-09-22 2011-09-22 Method to optimize and reduce integrated circuit, package design, and verification cycle time

Publications (2)

Publication Number Publication Date
JP2014500607A JP2014500607A (ja) 2014-01-09
JP6174488B2 true JP6174488B2 (ja) 2017-08-02

Family

ID=44872587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013530309A Expired - Fee Related JP6174488B2 (ja) 2010-09-22 2011-09-22 集積回路、パッケージ設計および検証のサイクル時間を最適化し、短縮する方法

Country Status (6)

Country Link
US (1) US8890143B2 (ja)
EP (1) EP2619698A1 (ja)
JP (1) JP6174488B2 (ja)
KR (2) KR20130070643A (ja)
CN (1) CN103180854B (ja)
WO (1) WO2012040450A2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106126762A (zh) * 2015-05-07 2016-11-16 飞思卡尔半导体公司 基于知晓封装状态的泄漏功耗减少
CN110967614B (zh) * 2018-09-28 2021-09-24 长鑫存储技术有限公司 芯片测试方法、芯片测试设备以及芯片
CN109413419B (zh) * 2018-12-13 2020-05-26 湖南国科微电子股份有限公司 机顶盒北斗接收性能测试装置与方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578526A (en) * 1992-03-06 1996-11-26 Micron Technology, Inc. Method for forming a multi chip module (MCM)
WO1999038324A1 (en) * 1998-01-27 1999-07-29 Collaboration Properties, Inc. Multifunction video communication service device
US6529621B1 (en) 1998-12-17 2003-03-04 Kla-Tencor Mechanisms for making and inspecting reticles
US6731009B1 (en) * 2000-03-20 2004-05-04 Cypress Semiconductor Corporation Multi-die assembly
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP2003536163A (ja) 2000-06-21 2003-12-02 メンター・グラフィクス・コーポレーション 集積回路設計における設計資産の再利用システム
JP3558595B2 (ja) 2000-12-22 2004-08-25 松下電器産業株式会社 半導体チップ,半導体チップ群及びマルチチップモジュール
JP2005209239A (ja) 2004-01-20 2005-08-04 Nec Electronics Corp 半導体集積回路装置
US7032191B2 (en) * 2004-02-27 2006-04-18 Rapid Bridge Llc Method and architecture for integrated circuit design and manufacture
US7299446B2 (en) 2005-08-16 2007-11-20 Lsi Corporation Enabling efficient design reuse in platform ASICs
JP2007227883A (ja) 2006-01-27 2007-09-06 Matsushita Electric Ind Co Ltd ベース半導体チップ、半導体集積回路装置及びその製造方法
US7469401B2 (en) 2006-02-22 2008-12-23 International Business Machines Corporation Method for using partitioned masks to build a chip
JP2006332684A (ja) * 2006-06-23 2006-12-07 Matsushita Electric Ind Co Ltd 半導体デバイス,その機能設定方法及びその評価方法
US7581198B2 (en) 2006-10-07 2009-08-25 Active-Semi, Inc. Method and system for the modular design and layout of integrated circuits

Also Published As

Publication number Publication date
WO2012040450A2 (en) 2012-03-29
JP2014500607A (ja) 2014-01-09
EP2619698A1 (en) 2013-07-31
US8890143B2 (en) 2014-11-18
CN103180854B (zh) 2016-10-26
KR20160022399A (ko) 2016-02-29
KR20130070643A (ko) 2013-06-27
US20120068175A1 (en) 2012-03-22
CN103180854A (zh) 2013-06-26

Similar Documents

Publication Publication Date Title
US8640077B1 (en) Capturing mutual coupling effects between an integrated circuit chip and chip package
US10418354B2 (en) Integrated circuit and computer-implemented method of manufacturing the same
US8856710B2 (en) Tool and method for modeling interposer RC couplings
JP2013526001A (ja) 半導体ダイの反りを制御する装置及び方法
WO2014056201A1 (en) Layout module for printed circuit board
JP5689977B2 (ja) 裏側からのアクセスを用いた集積回路チップのカスタム化
JP2001313339A (ja) フリップチップ型半導体装置の設計方法
CN109388826B (zh) 使能2.5d器件级静态时序分析的管芯接口
Chiang et al. The road to 3D EDA tool readiness
JP6174488B2 (ja) 集積回路、パッケージ設計および検証のサイクル時間を最適化し、短縮する方法
US7401315B2 (en) System and method for implementing package level IP preverification for system on chip devices
Healy et al. Power-supply-network design in 3D integrated systems
Li SiP System-in-Package Design and Simulation: Mentor EE Flow Advanced Design Guide
US7491579B2 (en) Composable system-in-package integrated circuits and process of composing the same
JP2013521585A (ja) 少なくとも2つの異なる接続を介してマスターデバイスに結合される相互接続
Petranovic et al. 3D-IC system verification methodology: solutions and challenges
Banker et al. Physical design tradeoffs for ASIC technologies
Lee et al. 3DIC from concept to reality
Wang Reliable Design of Three-Dimensional Integrated Circuits
US20140266286A1 (en) Through-substrate via with a fuse structure
JP2005018258A (ja) プリント基板設計装置、その方法、そのコンピュータ・プログラムおよびそのプログラムを記録した記録媒体
US6985843B2 (en) Cell modeling in the design of an integrated circuit
Tarter et al. Hashing Processors: A New Challenge for Power Package Design
US20080229064A1 (en) Package designs for fully functional and partially functional chips
CN114330199A (zh) 一种设计文件生成方法、电路板的制作方法和相关设备

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140630

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140930

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151225

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160107

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20160401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170706

R150 Certificate of patent or registration of utility model

Ref document number: 6174488

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees