KR20160022399A - 집적 회로, 패키지 설계, 및 검증 사이클 시간을 최적화 및 감소시키기 위한 방법 - Google Patents

집적 회로, 패키지 설계, 및 검증 사이클 시간을 최적화 및 감소시키기 위한 방법 Download PDF

Info

Publication number
KR20160022399A
KR20160022399A KR1020167003733A KR20167003733A KR20160022399A KR 20160022399 A KR20160022399 A KR 20160022399A KR 1020167003733 A KR1020167003733 A KR 1020167003733A KR 20167003733 A KR20167003733 A KR 20167003733A KR 20160022399 A KR20160022399 A KR 20160022399A
Authority
KR
South Korea
Prior art keywords
integrated circuit
package
connection sets
product
circuit connection
Prior art date
Application number
KR1020167003733A
Other languages
English (en)
Inventor
리얀 디. 레인
루이 카에 장
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20160022399A publication Critical patent/KR20160022399A/ko

Links

Images

Classifications

    • G06F17/5068—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/18—Chip packaging
    • G06F2217/40—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate

Abstract

집적 회로(IC) 제품을 제조하기 위한 방법 및 그에 의해 형성된 IC 제품이 설명된다. 방법은, 복수의 IC 접속 세트들을 갖는 IC 패키지를 설계하는 단계를 포함하며, 각각은 복수의 IC들로부터 선택된 대응하는 IC에 접속되도록 구성되고, 각각은 상이한 기능을 갖는다. 다양한 IC 제품들은 어느 선택된 IC가 그의 대응하는 접속 세트에 접속되는지에 의존하여 생성될 수 있으며, IC 패키지는 선택되지 않은 IC들에 대응하는 IC 접속 세트들을 배제하도록 설계 동안 절단될 수 있다. 완료된 IC 패키지를 테스트함으로써, 완료된 IC 패키지의 일부가 제조될 수 있고, 완료된 IC 패키지로부터 절단될 수 있으며, 이는 설계 및 테스트 요건들을 상당히 감소시킨다.

Description

집적 회로, 패키지 설계, 및 검증 사이클 시간을 최적화 및 감소시키기 위한 방법{METHOD TO OPTIMIZE AND REDUCE INTEGRATED CIRCUIT, PACKAGE DESIGN, AND VERIFICATION CYCLE TIME}
여기에 설명된 이러한 다양한 실시형태들은 일반적으로, 집적 회로 패키징에서의 개선들에 관한 것으로, 더 상세하게는, 상이한 제품들로서 간주될 수 있는 다수의 패키지들에서 집적 회로 칩들을 구성하기 위한 방법들 및 장치에 관한 것이다.
집적 회로들(IC) 제품들의 설계는 상이하고 복잡한 프로세스들을 수반한다. 예를 들어, IC 소비자들은 하나 또는 그 초과의 이전에 존재하는 패키징된 IC들로 충족될 수도 있는 특정한 기능들을 갖는 IC 제품을 요청할 수도 있다. 이러한 시나리오에서, 새로운 또는 "콤보" IC 패키지들이 이전에 존재한 IC 패키지들 내에 또는 상에 설계되며, 그 이전에 존재한 IC 패키지들은 결합 및 상호접속된다. 차례로, 새로운 IC 패키지들은 소비자의 특정한 애플리케이션에서 접속되도록 소비자에게 전달된다. 패키지 설계자들에 대한 전체 목적은, 다양한 회로 기능들을 갖는 IC 패키지들을 신속하고 효율적이며, 가능한 경제적으로 전달하는 것이다.
그러나, 이들 목적들을 충족시키는 것은, 패키지 설계자들에 대해 많은 문제점들을 제기한다. 컴퓨터 보조 설계 툴들이 광범위하게 이용가능하지만, 패키지 설계 프로세스는 여전히 매우 복잡하다. 프로세스는 통상적으로, 이전에 존재한 IC들이 장착될 수 있는 패키지를 설계하는 것을 수반하며, 상호접속들은, 패키지가 그 자신의 제조 필요성들을 충족시키도록 소비자에게 전달될 수 있도록 배열된다. 이를 행하기 위해, 패키지는 가동중(in place)인 이전에 존재한 IC 패키지들로 테스트되어야 하며, 프로세스 그 자체는 상당한 양의 시간을 취한다. 각각의 제품은 개별적으로 설계, 제조, 및 테스트되어야 한다. 그러나, 소비자(또는 또 다른 소비자)가 관련 제품을 원하면, 그것은 스크래치(scratch)로부터 개별적으로 설계되어야 하며, 또한, 구축할 시간 및 리소스들을 요구한다. 이것은 종종 소비자를 실망시킬 수 있다.
종종, 다수의 이전에 존재한 IC 패키지들은 단일 패키지로 접속되며; 그러나, 제품을 다수의 패키지들로 분할하는 것이 바람직하면, 각각의 패키지는 새로운 제품으로서 간주될 필요가 있다. 이것은 또한, 새로운 패키지 설계가 스크래치로부터 완료되도록 요구한다. 부가적으로, 제품의 일부가 오래된 설계에 존재했더라도, 새로운 제품은 새로운 패키지에서 그의 성능을 보장하기 위해 평가 및 테스트될 필요가 있다. 이러한 종래의 접근법은, 각각의 패키지가 전기 요건 및 기판 제조 프로세스를 충족시키기 위해 시뮬레이팅 및 커스텀 설계되도록 요구하며, 이는 완료하기 위해 12개월 또는 그 초과를 취할 수 있다. 2개의 상이한 제품들에서 사용될 집적 회로 칩을 지원하기 위해, 리소스들이 2배가 될 필요가 있거나, 개발 사이클 시간이 더 길어지게 되었다.
필요한 것은, 집적 회로 및 집적 회로 패키지 설계에서 설계 및 검증 사이클 시간을 절약하기 위한 방법 및 장치이다.
넓은 실시형태에 따르면, 멀티-다이 제품 및 멀티-다이 패키지로부터 단일 다이로의 그의 유도된 제품 또는 패키지로의 다이들의 임의의 조합에 대한 집적 회로, 패키지 설계, 및 검증 사이클 시간을 최적화 및 감소시키기 위한 방법이 기재된다.
따라서, 본 발명의 넓은 실시형태들에 따르면, 집적 회로 및 패키지 설계 및 라우팅은 재사용될 수 있으며, 개발되는 집적 회로를 사용할 수도 있는 다수의 제품들에 적용될 수도 있다.
집적 회로 제품을 제조하기 위한 방법의 일 실시형태는 복수의 집적 회로 접속 세트들을 갖는 집적 회로 패키지를 설계하는 단계를 포함하며, 집적 회로 접속 세트들의 각각은 복수의 집적 회로들로부터 선택된 대응하는 집적 회로에 접속되도록 구성된다. 상이한 집적 회로 제품들은, 어느 선택된 집적 회로가 그의 대응하는 접속 세트에 접속되는지에 의존하여 제조될 수 있으며, 집적 회로 패키지는 선택되지 않은 집적 회로들에 대응하는 집적 회로 접속 세트들을 배제하도록 절단될 수 있다. 방법은 또한, 집적 회로 제품을 선택적으로 형성하기 위해, 선택된 집적 회로들 중 적어도 하나를 대응하는 집적 회로 접속 세트들 중 적어도 하나 상에 접속시키는 단계를 포함한다.
방법을 수행할 시에, 복수의 집적 회로들은 대응하는 집적 회로 접속 세트에 접속되며, 결과적인 집적 회로 패키지가 테스트된다. 후속하여, 집적 회로 제품이 결과적인 집적 회로 패키지에 의해 제공된 기능의 서브세트인 기능을 갖게 제조되도록 소망되면, 결과적인 집적 회로 패키지는, 원하는 기능을 수행하는데 필요한 부분들만, 및 접속된 원하는 서브세트 기능을 수행하는 집적 회로를 포함하도록 설계 페이즈(phase) 동안 절단된다.
집적 회로 제품을 제조하기 위한 방법의 또 다른 실시형태는 복수의 집적 회로 접속 세트들을 갖는 제 1 집적 회로 패키지를 제조하는 단계를 포함한다. 집적 회로 접속 세트들의 각각은 복수의 집적 회로들로부터 선택된 대응하는 집적 회로에 접속되도록 구성된다. 복수의 집적 회로들 중 대응하는 집적 회로들은 완전한 집적 회로 패키지를 형성하기 위해 집적 회로 접속 세트들에 접속되며, 완료된 집적 회로 패키지는 테스트된다. 그 후, 제 2 집적 회로 패키지는 제 1 집적 회로 패키지에 기초하여 설계되며, 제 2 집적 회로 패키지는 집적 회로 제품을 형성하기 위한 복수의 집적 회로들 중 대응하는 집적 회로들 모두보다 더 적은 집적 회로를 포함한다. 제 2 집적 회로 패키지의 설계 동안, 완료된 집적 회로 패키지는 제 2 집적 회로 패키지를 형성하도록 절단될 수도 있다.
집적 회로(IC) 제품의 실시형태는 IC 칩 콘택트(contact)들을 갖는 IC 칩 및 복수의 기판 콘택트들을 갖는 기판을 포함하는 패키지를 포함한다. 기판에 의해 보유된 복수의 IC 상호접속들은 IC 칩 콘택트들 및 기판 콘택트들에 접속된다. IC 제품은 IC 제품 및 적어도 하나의 다른 IC 제품을 포함했던 완전히 테스트된 IC 패키지의 서브세트로서의 그의 설계 동안 절단된다.
제조 물품의 실시형태는 기판 및 복수의 집적 회로 접속 세트들을 포함한다. 집적 회로 접속 세트들의 세트들의 각각은 대응하는 집적 회로가 그에 선택적으로 접속될 수 있게 하도록 독립적으로 구성된다. 따라서, 상이한 집적 회로 제품들이, 어느 대응하는 집적 회로가 선택 및 접속되는지에 의존하여 제조될 수 있다.
도 1은 집적 회로 패키지를 제조하기 위한 방법의 예시적인 실시형태를 도시한 흐름도이다.
도 2a는, 복수의 집적 회로 재품들이 형성될 수 있는 다수의 집적 회로들을 포함하여, 도 3a의 2a-2a에서 취해진 예시적인 완료된 집적 회로 패키지의 절단된 상단도이다.
도 2b는, 도 2a의 완료된 집적 회로 패키지를 절단함으로써 형성될 수 있는 집적 회로 제품들 중 하나의, 도 3b의 2b-2b에서 취해진 절단된 상단도이다.
도 3a는, 도 2a의 3a-3a에서 취해진 (또한 집적 회로 제품일 수도 있는) 완료된 집적 회로 패키지의 절단된 측면도이다.
도 3b는, 도 2b의 3b-3b에서 취해진 집적 회로 제품의 측면도이다.
도 4a는, 복수의 집적 회로 제품들이 형성될 수 있는 다수의 집적 회로들을 포함하는 또 다른 예시적인 완료된 집적 회로 패키지의, 도 5a의 4a-4a에서 취해진 절단된 상단도이다.
도 4b는, 도 4a의 완료된 집적 회로 패키지를 절단함으로써 형성될 수 있는 집적 회로 패키지들 중 하나의, 도 5b의 4b-4b에서 취해진 절단된 상단도이다.
도 5a는, 도 4a의 5a-5a에서 취해진 (또한 집적 회로 제품일 수도 있는) 완료된 집적 회로 패키지의 절단된 측면도이다.
도 5b는, 도 4b의 5b-5b에서 취해진 집적 회로 제품의 측면도이다.
도 6a는, 도 5a의 6a-6a에서 취해진 도 4a의 집적 회로 패키지의 절단된 상단도이며, 완료된 집적 회로 패키지의 패키지 상호접속들의 도면을 도시한다.
도 6b는, 도 5b의 6b-6b에서 취해진 도 4b의 집적 회로 제품의 절단된 상단도이며, 집적 회로 제품의 패키지 상호접속들의 도면을 도시한다.
도면의 다양한 도면들에서, 동일한 참조 번호들은 동일한 또는 유사한 부분들을 나타내는데 사용된다.
집적 회로 제품들이 설계 및 제조될 수도 있는 방법의 실시형태가 도 1의 흐름도(10)에 도시되며, 도 1에 대한 참조가 이제 행해진다. 박스(12)에 도시된 바와 같이, 복수의 집적 회로 접속 세트들을 갖는 집적 회로 패키지가 설계된다. 접속 세트 예는 도 4 내지 도 6과 관련하여 더 상세히 후술된다. 집적 회로 접속 세트들의 각각은, 상이한 집적 회로 제품들이 어느 선택된 집적 회로가 그의 대응하는 접속 세트에 접속되는지에 의존하여 제조될 수 있도록, 복수의 집적 회로들(각각은 상이한 기능을 가짐)로부터 선택된 대응하는 집적 회로에 접속되도록 구성된다.
접속 세트들은, 예를 들어, 잘 알려진 방식으로 형성된 금속화 트레이스들 또는 패턴들일 수도 있다. 그러나, 금속화 패턴들은, 선택된 집적 회로들의 기능들이 분리될 수 있고 원한다면 제품 규격들에 따라 여전히 수행할 수 있기 위해 그 금속화 패턴들이 설계 페이즈 동안 절단 또는 분리될 수 있도록 하는 방식으로 형성된다.
박스(14)에 도시된 바와 같이, 패키지 기판이 다양한 접속 세트들을 이용하여 형성된 이후, 선택된 집적 회로들의 각각은 완료된 집적 회로 패키지를 형성하기 위해 그의 대응하는 집적 회로 접속 세트에 접속된다. 그 후, 박스(16)에 도시된 바와 같이, 결과적인 완료된 집적 회로 패키지가 테스트된다. 이러한 포인트에서, 다양한 선택된 집적 회로 패키지들을 포함하는 결과적인 완료된 집적 회로 패키지는, 그 자체 내에 그리고 그 자체의 완료된 집적 회로 제품을 포함하며, 그에 의해 제공된 기능을 원하는 그들 소비자들에게 전달될 수 있다.
그러나, 종종 소비자들은 완료된 집적 회로 패키지의 서브세트만을 원하며; 예를 들어, 소비자는 완료된 집적 회로 패키지 상에 포함된 선택된 집적 회로들 중 하나만의 기능을 필요로 할 수도 있다. 따라서, 박스(18)에 도시된 바와 같이, 집적 회로 패키지는 선택되지 않은 집적 회로들에 대응하는 집적 회로 접속 세트들을 배제하도록 절단될 수 있다.
따라서, 완료된 집적 회로 패키지가 완료된 집적 회로 패키지의 서브세트를 갖는 패키지의 설계에 대해 완전히 테스트되므로, 완료된 회로 패키지는 사용된 특정한 컴퓨터 설계 툴을 사용하여, 서브세트 패키지의 설계 페이즈 동안 절단된다. 그 후, 선택된 집적 회로는, 상기 집적 회로 제품을 선택적으로 형성하기 위해 그의 대응하는 집적 회로 접속 세트에 접속된다. 설명된 바와 같이, 완료된 집적 회로 패키지가 완전히 테스트되므로, 임의의 부가적인 테스팅이 존재하더라도, 새로운 집적 회로 제품은 거의 필요하지 않다. 따라서, 서브세트 제품의 전체 설계 시간은 실질적으로 감소된다.
상술된 방법은, 도 2a, 도 2b, 도 3a, 및 도 3b에 도시된 완료된 집적 회로 패키지(20) 및 집적 회로 제품(22)로부터 추가적으로 인식될 수 있으며, 이 도면들에 대한 참조가 이제 부가적으로 행해진다. 도 2a는, 복수의 집적 회로 제품들이 형성될 수 있는 다수의 집적 회로들(22, 24, 및 26)을 포함하는 예시적인 완료된 집적 회로 패키지(20)의 절단된 상면도이다. 도 2a 및 도 2b의 도면들에서, 이러한 예에 대해 집적 회로들의 각각의 배치들을 도시하기 위해 집적 회로들(22, 24, 및 26)의 풋프린트(footprint)만이 도시되며, 집적 회로 콘택트들은 도 3a 및 도 3b에 최상으로 도시되어 있다.
도 2a 및 도 3a에 도시된 바와 같이, 완료된 집적 회로 패키지(20)는, 집적 회로들(22, 24, 및 26)이 보유되는 기판(28)을 포함한다. 기판(28)은, 집적 회로들(22, 24, 및 26)(도 3b 참조)의 콘택트들(32)에 접속하는 다수의 콘택트 포인트들(30)을 포함한다. 도시된 실시형태에서, 집적 회로들(22, 24, 및 26)은, 인캡슐레이트된 집적 회로 칩들에 대한 전기 접속이 행해질 수도 있는 콘택트들(32)을 갖는 이전에 패키지된 칩들이다. 그러나, 여기에 설명된 방법이 실시될 수 있는 집적 회로 칩들의 특정한 실시형태가 달성될 최종 패키지 구성과 일치하는 임의의 구성을 가질 수 있음을 유의해야 한다.
기판(28)은, 도 6에 도시된 실시형태에서 후술되는 타입의 다수의 집적 회로 접속 세트들(미도시)(기판(28)의 후측 상에서 집적 회로(22, 24, 및 26)의 접속들(32)을 각각의 콘택트들(36)에 상호접속시킴)을 포함한다. 집적 회로 접속 세트들은, 선택된 집적 회로를 기판(28)의 대응하는 접속들(36)에 상호접속시키기 위해 제조된다. 또한, 그의 대응하는 집적 회로 접속 세트에 접속될 수도 있는 선택된 집적 회로들의 각각은 상이한 기능을 가질 수도 있다. 따라서, 예를 들어, 도 2a 및 도 3a의 실시형태에서, 완료된 집적 회로 패키지(20)는 모바일 전화 모뎀에 대한 완료된 기능을 제공할 수도 있으며, 집적 회로(24)는, 예를 들어, 오디오 섹션에 대한 기능을 제공하고, 집적 회로(26)는 디지털 섹션의 기능을 제공하며, 집적 회로(22)는 rf 섹션에 대한 기능을 제공한다.
일단 완료된 집적 회로 패키지가, 예를 들어, 컴퓨터 보조 설계 툴들을 사용하여 설계되면, 그 패키지는 그 패키지가 적절히 동작한다고 결정하는데 필요한 정도로 테스트될 수도 있고, 그 자신의 집적 회로 제품으로서 서빙할 수도 있다. 그러나, 소비자가 완료된 집적 회로 패키지의 서브세트만의 기능을 갖는 집적 회로 제품을 원하면, 그 제품은, 예를 들어, 원하는 기능, 및 그의 또는 그들의 지원한 집적 회로 접속 세트를 갖는 집적 회로 칩 또는 칩들만을 포함하도록 완료된 집적 회로 패키지를 절단하기 위하여 컴퓨터 보조 설계 툴들을 사용함으로써 용이하게 설계될 수 있다.
따라서, 집적 회로 제품(40)과 같은 집적 회로 패키지는 컴퓨터 보조 설계 프로세스 동안 완료된 집적 회로 패키지(20)로부터 절단될 수 있다. 후속하여, 도 2b 및 도 3b에 도시된 바와 같이, 집적 회로 패키지(22)는 집적 회로 제품(40)을 완료하기 위해 대응하는 집적 회로 접속 세트에 접속될 수도 있다. 집적 회로 제품(40)은, 예를 들어, 소비자 스스로에 의해 사용가능한 rf 섹션의 기능을 갖는 집적 회로 제품일 수도 있다. 집적 회로 제품(40)이 완료된 집적 회로 패키지(20)의 설계 및 테스트 동안 이전에 테스트되었으므로, 최소의 테스팅만이 수행되는데 필요하다. 집적 회로 제품(40)의 제조가 도시 및 설명되지만, 집적 회로 제품들이 개별 집적 회로들(24, 26) 또는 이들의 임의의 조합으로 또한 형성될 수 있음을 유의해야 한다.
완료된 집적 회로 패키지(50) 및 서브세트 제품(52)의 또 다른 실시형태가 도 4a, 4b, 5a, 5b, 6a, 및 6b에 도시되며, 그 도면들에 대한 참조가 이제 부가적으로 행해진다. 실시형태(50)에서, 2개의 집적 회로들(54 및 56)은 완료된 집적 회로 패키지에서 설계 및 제조된다. 완료된 집적 회로 패키지(50)는, 알려진 방식으로 집적 회로 패키지들(54 및 56)이 접속되는 다양한 접속 포인트들(60)을 갖는 기판(58)을 포함한다.
기판(58)은, 집적 회로 패키지들(54 및 56)의 콘택트들(62)이 접속되는 다수의 집적 회로 접속 세트들을 갖는다. 집적 회로 접속 세트들은, 예를 들어, 도 6a 및 도 6b에 도시된 금속화 계층 또는 패턴으로서 제조될 수도 있다. 따라서, 도시된 바와 같이, 집적 회로 접속 세트(64)는 집적 회로 패키지(54)와 같은 선택된 집적 회로 패키지의 요구된 접속들에 대응할 수도 있으며, 집적 회로 접속 세트(66)는 집적 회로 패키지(56)와 같은 선택된 집적 회로 패키지의 요구된 접속들에 대응할 수도 있다. 집적 회로 접속 세트들(64 및 66)은 집적 회로 패키지들(54 및 56)의 콘택트들(62)을 기판(58)의 후면 측 상의 적절한 접속들(70)에 접속시키도록 서빙한다. 완료된 집적 회로 패키지가 집적 회로 재품들을 개별적으로 형성하도록 선택적으로 절단될 수도 있으므로, 집적 회로 접속 세트들의 레이아웃은, 그러한 선택적인 절단이 절단된 집적 회로 제품들의 기능에 손상을 입히지 않으면서 이용될 수 있도록 설계될 수도 있다.
일단 완료된 집적 회로 패키지(50)가, 예를 들어, 컴퓨터 보조 설계 툴들을 사용하여 설계되면, 그 패키지는 그것이 적절히 동작한다고 결정하는데 필요한 정도로 테스트될 수도 있고, 그 자신의 집적 회로 제품으로서 서빙할 수도 있다. 그러나, 소비자가 완료된 집적 회로 패키지의 서브세트만의 기능을 갖는 집적 회로 제품을 원하면, 그 제품은, 예를 들어, 원하는 기능, 및 그의 또는 그들의 지원한 집적 회로 접속 세트를 갖는 집적 회로 칩 또는 칩들만을 포함하도록 완료된 집적 회로 패키지를 절단하기 위하여 컴퓨터 보조 설계 툴들을 사용함으로써 용이하게 설계될 수 있다.
따라서, 집적 회로 제품(52)과 같은 집적 회로 패키지는 컴퓨터 보조 설계 프로세스 동안 완료된 집적 회로 패키지(50)로부터 절단될 수 있다. 후속하여, 도 4b 및 도 5b에 도시된 바와 같이, 집적 회로 패키지(54)는 집적 회로 제품(52)을 완료하기 위해 대응하는 집적 회로 접속 세트에 접속될 수도 있다. 집적 회로 제품(52)이 완료된 집적 회로 패키지(50)의 설계 및 테스트 동안 이전에 테스트되었으므로, 최소의 테스팅만이 수행되는데 필요하다. 집적 회로 제품(52)의 제조가 도시 및 설명되지만, 집적 회로 제품들이 개별 집적 회로(56)로 또한 형성될 수 있음을 유의해야 한다.
상기의 관점에서, 상술된 기술이 개발 사이클을 감소시킬 수 있고, 임의의 패키지 설계에서 재사용된 집적 회로 칩의 성능을 보장할 수 있음을 인식할 것이다. 즉, 이상적인 상황은 집적 회로, 패키지 설계, 및 본래 개발된 라우팅을 재사용할 수 있고, 개발 사이클 시간 및 리소스들을 증가시키지 않으면서 다수의 제품들에 적용될 수 있으면서, 임의의 패키지에서 성능을 보장하는 것이다.
이러한 기술을 사용하여 실현될 수 있는 이점들 중 적어도 일부는, 하나의 IC 설계만이 필요하고, 하나의 패키지 설계만이 필요하며, 하나의 전기 시뮬레이션만이 동일한 패키지를 사용하는 다수의 제품들에 대해 전기 성능을 검증하기 위해 필요하다는 것이다.
이제 그에 대한 참조가 부가적으로 행해지는 도 7은, 여기에 설명된 타입의 집적 회로의 실시형태가 유리하게 이용될 수도 있는 예시적인 무선 통신 시스템(70)을 도시한다. 예시의 목적들을 위해, 도 7은 원격 유닛들(72, 74, 및 76) 및 2개의 기지국들(78)을 도시한다. 물론, 통상적인 무선 통신 시스템들은 많은 더 원격인 유닛들 및 기지국들을 가질 수도 있다. 원격 유닛들(72, 74, 및 76) 중 임의의 원격 유닛 뿐만 아니라 기지국들(78)은 여기에 설명된 타입의 집적 회로를 포함할 수도 있다.
도 7은 기지국들(78)로부터 원격 유닛들(72, 74, 및 76)까지의 포워드 링크 신호들(80) 및 원격 유닛들(72, 74, 및 76)로부터 기지국들(78)로의 역방향 링크 신호들(82)을 도시한다.
도 7에서, 원격 유닛(72)은 모바일 전화기로서 도시되고, 원격 유닛(74)은 휴대용 컴퓨터로서 도시되며, 원격 유닛(76)은 무선 로컬 루프 시스템, 예를 들어, 하우징(84) 또는 다른 구조 내의 고정 위치 원격 유닛으로서 도시된다. 원격 유닛들은, 예를 들어, 셀 전화기들, 핸드-헬드 개인용 통신 시스템(PCS) 유닛들, 개인 휴대 정보 단말들과 같은 휴대용 데이터 유닛들, 또는 미터 판독 장비와 같은 고정 위치 데이터 유닛들일 수도 있다. 도 7이 여기에 설명된 타입의 집적 회로를 포함할 수도 있는 특정한 예시적인 원격 유닛들을 도시하지만, 집적 회로는 이들 예시적인 도시된 원격 유닛들로 제한되지 않는다. 여기에 설명된 타입의 하나 또는 그 초과의 집적 회로들은 임의의 전자 디바이스에서 적절히 이용될 수도 있다. 예를 들어, 전자 디바이스는 또한, 도 7의 박스(86)에 도시된 바와 같이, 셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테이먼트 유닛, 네비게이션 디바이스, 컴퓨터, 휴대용 데이터 유닛, 고정 위치 데이터 유닛 등일 수도 있다. 다른 적절한 전자 디바이스들은 다양하다.
"예" 또는 "예시적인" 이라는 단어들은, "예시, 예증, 속성, 또는 나머지 특징으로서 서빙한다" 는 것을 의미하도록 여기에서 사용된다. "예" 또는 "예시적인" 것으로서 여기에 설명된 임의의 실시형태는 다른 실시형태들에 비해 바람직하거나 유리한 것으로서 해석될 필요는 없다.
본 발명의 실시형태들이 일정한 정도의 특정함으로 설명 및 예시되었지만, 본 발명이 단지 예로서 행해졌으며, 부분들의 조합 및 배열에서의 많은 변경들이 아래에서 청구되는 바와 같은 본 발명의 사상 및 범위를 벗어나지 않으면서 리조트(resort)될 수도 있음을 이해해야 한다.

Claims (33)

  1. 집적 회로 제품을 제조하기 위한 방법으로서,
    복수의 집적 회로 접속 세트들을 갖는 집적 회로 패키지를 설계하는 단계 － 상기 집적 회로 접속 세트들의 각각은 복수의 집적 회로들로부터 선택된 대응하는 집적 회로에 접속되도록 구성되고, 상기 집적 회로 패키지는 선택되지 않은 집적 회로들에 대응하는 집적 회로 접속 세트들을 배제하도록 절단될 수 있음 －; 및
    집적 회로 제품을 선택적으로 형성하도록 상기 대응하는 집적 회로 접속 세트들 중 적어도 하나 상에 상기 선택된 집적 회로들 중 적어도 하나를 접속시키는 단계를 포함하는, 집적 회로 제품을 제조하기 위한 방법.
  2. 제 8 항에 있어서,
    상기 접속시키는 단계는, 선택된 집적 회로를 각각의 대응하는 집적 회로 접속 세트에 접속시키는 단계, 및 결과적인 집적 회로 패키지를 테스트하는 단계를 포함하는, 집적 회로 제품을 제조하기 위한 방법.
  3. 제 8 항에 있어서,
    상기 접속시키는 단계는, 상기 선택된 집적 회로들 모두를 대응하는 집적 회로 접속 세트들에 접속시키는 단계, 및 결과적인 집적 회로 패키지를 테스트하는 단계를 포함하는, 집적 회로 제품을 제조하기 위한 방법.
  4. 제 11 항에 있어서,
    상기 선택된 집적 회로 칩들 중 적어도 하나가 접속되기 전에 설계 페이즈(phase) 동안 상기 테스트된 결과적인 집적 회로 패키지를 절단하는 단계를 더 포함하며,
    상기 선택된 집적 회로들 중 상기 적어도 하나에 대응하는 집적 회로 접속 세트들의 일부만이 상기 집적 회로 제품으로 제조되는, 집적 회로 제품을 제조하기 위한 방법.
  5. 제 8 항에 있어서,
    상기 집적 회로 접속 세트들은 금속화 패턴들을 포함하는, 집적 회로 제품을 제조하기 위한 방법.
  6. 제 8 항에 있어서,
    상기 복수의 집적 회로들의 각각은 상이한 기능을 갖는, 집적 회로 제품을 제조하기 위한 방법.
  7. 제 8 항에 있어서,
    추가적으로, 상기 접속시키는 단계는, 상기 집적 회로 제품들 중 하나를 선택적으로 형성하기 위해 복수의 상기 선택된 집적 회로들을 대응하는 집적 회로 접속 세트들로 접속시키는 단계를 포함하는, 집적 회로 제품을 제조하기 위한 방법.
  8. 제 8 항에 있어서,
    추가적으로, 상기 접속시키는 단계는, 상기 집적 회로 제품들 중 하나를 선택적으로 형성하기 위해 상기 선택된 집적 회로들 중 하나를 대응하는 집적 회로 접속 세트로 접속시키는 단계를 포함하는, 집적 회로 제품을 제조하기 위한 방법.
  9. 집적 회로 제품을 제조하기 위한 방법으로서,
    복수의 집적 회로 접속 세트들을 갖는 집적 회로 패키지를 설계하는 단계 － 상기 집적 회로 접속 세트들의 각각은 복수의 집적 회로들로부터 선택된 대응하는 집적 회로에 접속하도록 구성되고, 상이한 집적 회로 제품들은, 어느 선택된 집적 회로가 자신의 대응하는 접속 세트에 접속되는지에 의존하여 생성될 수 있으며, 상기 집적 회로 패키지는 선택되지 않은 집적 회로들에 대응하는 집적 회로 접속 세트들을 배제하도록 절단될 수 있음 －; 및
    상기 집적 회로 제품을 선택적으로 형성하기 위해 상기 대응하는 집적 회로 접속 세트들 중 적어도 하나 상에 상기 선택된 집적 회로들 중 적어도 하나를 접속시키는 단계를 포함하는, 집적 회로 제품을 제조하기 위한 방법.
  10. 제 9 항에 있어서,
    상기 접속시키는 단계는, 선택된 집적 회로를 각각의 대응하는 집적 회로 접속 세트에 접속시키는 단계, 및 결과적인 집적 회로 패키지를 테스트하는 단계를 포함하는, 집적 회로 제품을 제조하기 위한 방법.
  11. 제 9 항에 있어서,
    상기 접속시키는 단계는, 상기 선택된 집적 회로들 모두를 대응하는 집적 회로 접속 세트들에 접속시키는 단계, 및 결과적인 집적 회로 패키지를 테스트하는 단계를 포함하는, 집적 회로 제품을 제조하기 위한 방법.
  12. 제 11 항에 있어서,
    상기 선택된 집적 회로 칩들 중 적어도 하나가 접속되기 전에 설계 페이즈 동안 상기 테스트된 결과적인 집적 회로 패키지를 절단하는 단계를 더 포함하며,
    상기 선택된 집적 회로들 중 적어도 하나에 대응하는 집적 회로 접속 세트들의 일부만이 상기 집적 회로 제품으로 제조되는, 집적 회로 제품을 제조하기 위한 방법.
  13. 제 9 항에 있어서,
    상기 집적 회로 접속 세트들은 금속화 패턴들을 포함하는, 집적 회로 제품을 제조하기 위한 방법.
  14. 제 9 항에 있어서,
    상기 복수의 집적 회로들의 각각은 상이한 기능을 갖는, 집적 회로 제품을 제조하기 위한 방법.
  15. 제 9 항에 있어서,
    추가적으로, 상기 접속시키는 단계는, 상기 집적 회로 제품들 중 하나를 선택적으로 형성하기 위해 복수의 상기 선택된 집적 회로들을 대응하는 집적 회로 접속 세트들로 접속시키는 단계를 포함하는, 집적 회로 제품을 제조하기 위한 방법.
  16. 제 9 항에 있어서,
    추가적으로, 상기 접속시키는 단계는, 상기 집적 회로 제품들 중 하나를 선택적으로 형성하기 위해 상기 선택된 집적 회로들 중 하나를 대응하는 집적 회로 접속 세트로 접속시키는 단계를 포함하는, 집적 회로 제품을 제조하기 위한 방법.
  17. 집적 회로 제품을 제조하기 위한 방법으로서,
    복수의 집적 회로 접속 세트들을 갖는 제 1 집적 회로 패키지를 제조하는 단계 － 상기 집적 회로 접속 세트들의 각각은 복수의 집적 회로들로부터 선택된 대응하는 집적 회로에 접속되도록 구성됨 －;
    완료된 집적 회로 패키지를 형성하기 위해 상기 복수의 집적 회로들 중 상기 대응하는 집적 회로들을 상기 집적 회로 접속 세트들에 접속시키는 단계;
    상기 완료된 집적 회로 패키지를 테스트하는 단계; 및
    상기 제 1 집적 회로 패키지에 기초하여 제 2 집적 회로 패키지를 설계하는 단계 － 상기 제 2 집적 회로 패키지는 상기 집적 회로 제품을 형성하기 위한, 상기 복수의 집적 회로들 중 상기 대응하는 집적 회로들 모두보다 더 적은 집적 회로들을 포함함 － 를 포함하는, 집적 회로 제품을 제조하기 위한 방법.
  18. 제 17 항에 있어서,
    상기 설계하는 단계는, 상기 제 2 집적 회로 패키지를 형성하기 위해 상기 완료된 집적 회로 패키지를 절단하는 단계를 포함하는, 집적 회로 제품을 제조하기 위한 방법.
  19. 제 18 항에 있어서,
    상기 설계하는 단계는, 상기 집적 회로 제품을 형성하기 위해 상기 복수의 집적 회로들 중 상기 대응하는 집적 회로들 중 하나를 포함하여 상기 제 2 집적 회로 패키지를 설계하는 단계를 포함하는, 집적 회로 제품을 제조하기 위한 방법.
  20. 제 17 항에 있어서,
    상기 복수의 집적 회로들의 각각은 상이한 기능을 갖는, 집적 회로 제품을 제조하기 위한 방법.
  21. 집적 회로(IC) 제품으로서,
    IC 칩 콘택트(contact)들을 갖는 IC 칩을 포함하는 패키지;
    기판;
    상기 기판 상의 복수의 기판 콘택트들; 및
    상기 IC 칩 콘택트들 및 상기 기판 콘택트들에 접속된 상기 기판에 의해 보유되는 복수의 IC 상호접속들을 포함하며,
    상기 IC 제품은, 상기 IC 제품 및 적어도 하나의 다른 IC 제품을 포함했던 테스트된 IC 패키지의 서브세트로서 그의 설계 동안 절단되는, 집적 회로 제품.
  22. 제 21 항에 있어서,
    상기 상호접속들은 상기 기판 상의 금속화 패턴들인, 집적 회로 제품.
  23. 제 21 항에 있어서,
    상기 IC 제품들의 각각은 상이한 기능을 갖는, 집적 회로 제품.
  24. 제 21 항에 있어서,
    상기 적어도 하나의 다른 IC 제품의 각각은, 부가적인 IC 칩 콘택트들을 갖는 부가적인 IC 칩을 포함하는 패키지, 상기 기판 상의 복수의 부가적인 기판 콘택트들, 및 상기 부가적인 IC 칩 콘택트들 및 상기 부가적인 콘택트들에 접속된 상기 기판에 의해 보유되는 복수의 부가적인 IC 상호접속들을 포함하는, 집적 회로 제품.
  25. 제 21 항에 있어서,
    상기 집적 회로는, 모바일 전화기, 셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테이먼트 유닛, 네비게이션 디바이스, 컴퓨터, 핸드-헬드 개인 통신 시스템(PCS) 유닛, 휴대용 데이터 유닛, 및 고정 위치 데이터 유닛으로 이루어진 그룹으로부터 선택된 디바이스로 통합되는, 집적 회로 제품.
  26. 집적 회로(IC) 제품으로서,
    IC 칩 콘택트들을 갖는 IC 칩을 포함하는 패키지를 제공하기 위한 수단;
    기판을 제공하기 위한 수단;
    상기 기판 상에 복수의 기판 콘택트들을 제공하기 위한 수단; 및
    상기 IC 칩 콘택트들 및 상기 기판 콘택트들에 접속된 상기 기판에 의해 보유되는 복수의 IC 상호접속들을 제공하기 위한 수단을 포함하며,
    상기 IC 제품은, 상기 IC 제품 및 적어도 하나의 다른 IC 제품을 포함했던 테스트된 IC 패키지의 서브세트로서 그의 설계 동안 절단되는, 집적 회로 제품.
  27. 제조 물품으로서,
    기판, 및
    복수의 집적 회로 접속 세트들 － 상기 집적 회로 접속 세트들의 상기 세트들의 각각은, 대응하는 집적 회로가 상기 각각에 선택적으로 접속될 수 있도록 독립적으로 구성되어, 상이한 집적 회로 제품들이 어느 대응하는 집적 회로가 선택 및 접속되는지에 의존하여 제조될 수 있음 － 을 포함하는, 제조 물품.
  28. 제 27 항에 있어서,
    상기 상이한 집적 회로 제품들은, 상기 선택된 집적 회로에 의해 형성된 집적 회로 제품만을 포함하도록 설계 동안 상기 기판 및 집적 회로 접속 세트들을 절단함으로써 제조될 수 있는, 제조 물품.
  29. 제 28 항에 있어서,
    절단 동안, 상기 복수의 집적 회로 접속 세트들 및 상기 대응하는 집적 회로 제품들 모두를 테스트하는 단계를 더 포함하는, 제조 물품.
  30. 제 27 항에 있어서,
    상기 집적 회로 접속 세트들은 금속화 트레이스들인, 제조 물품.
  31. 제 27 항에 있어서,
    상기 집적 회로들이 선택적으로 접속될 수 있는 상기 기판 상의 복수의 콘택트들을 더 포함하는, 제조 물품.
  32. 제 27 항에 있어서,
    상기 제조 물품은, 모바일 전화기, 셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테이먼트 유닛, 네비게이션 디바이스, 컴퓨터, 핸드-헬드 개인 통신 시스템(PCS) 유닛, 휴대용 데이터 유닛, 및 고정 위치 데이터 유닛으로 이루어진 그룹으로부터 선택된 디바이스로 통합되는, 제조 물품.
  33. 제조 물품으로서,
    기판을 제공하기 위한 수단, 및
    복수의 집적 회로 접속 세트들을 제공하기 위한 수단 － 상기 집적 회로 접속 세트들의 상기 세트들의 각각은, 대응하는 집적 회로가 상기 각각에 선택적으로 접속될 수 있도록 독립적으로 구성되어, 상이한 집적 회로 제품들이 어느 대응하는 집적 회로가 선택 및 접속되는지에 의존하여 제조될 수 있음 － 을 포함하는, 제조 물품.
KR1020167003733A 2010-09-22 2011-09-22 집적 회로, 패키지 설계, 및 검증 사이클 시간을 최적화 및 감소시키기 위한 방법 KR20160022399A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/887,556 US8890143B2 (en) 2010-09-22 2010-09-22 Method to optimize and reduce integrated circuit, package design, and verification cycle time
US12/887,556 2010-09-22
PCT/US2011/052744 WO2012040450A2 (en) 2010-09-22 2011-09-22 Method to optimize and reduce integrated circuit, package design, and verification cycle time

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020137010193A Division KR20130070643A (ko) 2010-09-22 2011-09-22 집적 회로, 패키지 설계, 및 검증 사이클 시간을 최적화 및 감소시키기 위한 방법

Publications (1)

Publication Number Publication Date
KR20160022399A true KR20160022399A (ko) 2016-02-29

Family

ID=44872587

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020137010193A KR20130070643A (ko) 2010-09-22 2011-09-22 집적 회로, 패키지 설계, 및 검증 사이클 시간을 최적화 및 감소시키기 위한 방법
KR1020167003733A KR20160022399A (ko) 2010-09-22 2011-09-22 집적 회로, 패키지 설계, 및 검증 사이클 시간을 최적화 및 감소시키기 위한 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020137010193A KR20130070643A (ko) 2010-09-22 2011-09-22 집적 회로, 패키지 설계, 및 검증 사이클 시간을 최적화 및 감소시키기 위한 방법

Country Status (6)

Country Link
US (1) US8890143B2 (ko)
EP (1) EP2619698A1 (ko)
JP (1) JP6174488B2 (ko)
KR (2) KR20130070643A (ko)
CN (1) CN103180854B (ko)
WO (1) WO2012040450A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106126762A (zh) * 2015-05-07 2016-11-16 飞思卡尔半导体公司 基于知晓封装状态的泄漏功耗减少
CN110967614B (zh) * 2018-09-28 2021-09-24 长鑫存储技术有限公司 芯片测试方法、芯片测试设备以及芯片
CN109413419B (zh) * 2018-12-13 2020-05-26 湖南国科微电子股份有限公司 机顶盒北斗接收性能测试装置与方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578526A (en) * 1992-03-06 1996-11-26 Micron Technology, Inc. Method for forming a multi chip module (MCM)
WO1999038324A1 (en) * 1998-01-27 1999-07-29 Collaboration Properties, Inc. Multifunction video communication service device
US6529621B1 (en) 1998-12-17 2003-03-04 Kla-Tencor Mechanisms for making and inspecting reticles
US6731009B1 (en) * 2000-03-20 2004-05-04 Cypress Semiconductor Corporation Multi-die assembly
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP2003536163A (ja) 2000-06-21 2003-12-02 メンター・グラフィクス・コーポレーション 集積回路設計における設計資産の再利用システム
JP3558595B2 (ja) 2000-12-22 2004-08-25 松下電器産業株式会社 半導体チップ，半導体チップ群及びマルチチップモジュール
JP2005209239A (ja) 2004-01-20 2005-08-04 Nec Electronics Corp 半導体集積回路装置
US7032191B2 (en) * 2004-02-27 2006-04-18 Rapid Bridge Llc Method and architecture for integrated circuit design and manufacture
US7299446B2 (en) 2005-08-16 2007-11-20 Lsi Corporation Enabling efficient design reuse in platform ASICs
JP2007227883A (ja) 2006-01-27 2007-09-06 Matsushita Electric Ind Co Ltd ベース半導体チップ、半導体集積回路装置及びその製造方法
US7469401B2 (en) 2006-02-22 2008-12-23 International Business Machines Corporation Method for using partitioned masks to build a chip
JP2006332684A (ja) * 2006-06-23 2006-12-07 Matsushita Electric Ind Co Ltd 半導体デバイス，その機能設定方法及びその評価方法
US7581198B2 (en) 2006-10-07 2009-08-25 Active-Semi, Inc. Method and system for the modular design and layout of integrated circuits

Also Published As

Publication number Publication date
WO2012040450A2 (en) 2012-03-29
JP2014500607A (ja) 2014-01-09
EP2619698A1 (en) 2013-07-31
JP6174488B2 (ja) 2017-08-02
US8890143B2 (en) 2014-11-18
CN103180854B (zh) 2016-10-26
KR20130070643A (ko) 2013-06-27
US20120068175A1 (en) 2012-03-22
CN103180854A (zh) 2013-06-26

Similar Documents

Publication Publication Date Title
US7904770B2 (en) Testing circuit split between tiers of through silicon stacking chips
KR102550873B1 (ko) 패키지-온-패키지 구조를 위한 인터포저
KR101879351B1 (ko) 후면 액세스를 사용하는 집적 회로 칩 커스터마이제이션
CN109388826B (zh) 使能2.5d器件级静态时序分析的管芯接口
Fontanelli System-in-package technology: Opportunities and challenges
Araga et al. Measurements and analysis of substrate noise coupling in TSV-based 3-D integrated circuits
US9698123B2 (en) Apparatus for stacked electronic circuitry and associated methods
KR20160022399A (ko) 집적 회로, 패키지 설계, 및 검증 사이클 시간을 최적화 및 감소시키기 위한 방법
US7565635B2 (en) SiP (system in package) design systems and methods
US7401315B2 (en) System and method for implementing package level IP preverification for system on chip devices
KR20180111840A (ko) 집적 회로(ic) 패키지들 사이의 플렉시블 커넥터를 포함하는 통합 디바이스
Hopsch et al. Antenna Integration Technologies for 5G Car-Application
TWI355055B (en) Carrier structure of a system-on-chip (soc) with a
US8380904B2 (en) Interconnect coupled to master device via at least two different bidirectional connections
US11862597B2 (en) Asymmetric stackup structure for SoC package substrates
US20140266286A1 (en) Through-substrate via with a fuse structure
Petranovic et al. 3D-IC system verification methodology: solutions and challenges
Yip et al. Challenges in verifying an integrated 3D design
Li SiP and Advanced Packaging Technology

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application