CN110967614B - 芯片测试方法、芯片测试设备以及芯片 - Google Patents
芯片测试方法、芯片测试设备以及芯片 Download PDFInfo
- Publication number
- CN110967614B CN110967614B CN201811137339.0A CN201811137339A CN110967614B CN 110967614 B CN110967614 B CN 110967614B CN 201811137339 A CN201811137339 A CN 201811137339A CN 110967614 B CN110967614 B CN 110967614B
- Authority
- CN
- China
- Prior art keywords
- chip
- preset
- signal line
- data
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Abstract
本公开提供一种用于测试多个芯片的芯片测试方法、芯片测试设备以及芯片,涉及半导体测试技术领域。芯片测试方法包括:对被测芯片输出预设激活指令,使所述被测芯片响应测试指令,所述多个芯片中除所述被测芯片以外的其他芯片停止响应除所述预设激活指令以外的信号;输出所述测试指令,测试所述被测芯片。本公开提供的芯片测试方法可以利用有限的测试信号线测试尽可能多的芯片,且能实现每个芯片的单独测试。
Description
技术领域
本公开涉及半导体测试技术领域,具体而言,涉及一种芯片测试方法、芯片测试设备以及芯片。
背景技术
在相关技术中,对多个芯片进行测试时,为了实现对每个芯片的单独测试,往往需要为每个芯片单独配置片选线。
图1是一种相关技术中多芯片测试场景的示意图。参考图1,在图1中,五个被测芯片的片选线各占用一个I/O接口。在测试设备的可用I/O接口有限的情况下,占用I/O接口配置片选线会降低测试设备的测试效率,减少测试设备能够测试的芯片数量,使被测芯片数量受到测试设备I/O接口数量的限制。
因此,需要对芯片测试方式进行改进,以提高测试设备能同时连接的芯片的数量,进而提升芯片测试效率。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种用于测试多个芯片的芯片测试方法、芯片测试设备以及芯片,用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的测试芯片数量受芯片测试设备信号引脚数量所限的问题。
根据本公开的第一方面,提供一种用于测试多个芯片的芯片测试方法,所述多个芯片耦接于同一台芯片测试设备,包括:
对被测芯片输出预设激活指令,使所述被测芯片响应测试指令,所述多个芯片中除所述被测芯片以外的其他芯片停止响应除所述预设激活指令以外的信号;
输出所述测试指令,测试所述被测芯片。
在本公开的示例性实施例中,所述多个芯片共用所述芯片测试设备的控制信号线、地址信号线、片选信号线,所述对所述被测芯片输出预设激活指令包括:
通过对应于每个所述芯片的数据信号线对所述被测芯片输出所述预设激活指令。
在本公开的示例性实施例中,所述多个芯片共用所述芯片测试设备的控制信号线、地址信号线、片选信号线,每个所述芯片单独与所述芯片测试设备的一组数据信号线耦接,所述预设激活指令包括格式位和状态位;通过对应于被测芯片的数据线对所述被测芯片输出预激活指令包括:
同时利用所述片选信号线、所述控制信号线、所述地址信号线输出所述预设激活指令的格式位数据;
通过对应于所述被测芯片的数据信号线输出所述预设激活指令的状态位数据。
在本公开的示例性实施例中,所述预设激活指令的状态位数据对应所述数据信号线的首位。
在本公开的示例性实施例中,在对所述被测芯片输出所述预设激活指令的同时还包括:
对所述其他芯片输出预设锁指令。
在本公开的示例性实施例中,所述预设激活指令和所述预设锁指令均包括格式位和状态位,所述预设锁指令的状态位与所述预设激活指令的状态位按位反相。
在本公开的示例性实施例中,还包括:
在所述芯片测试设备启动和重启时,对所述多个芯片写入所述预设激活指令。
根据本公开的第二方面,提供一种芯片测试方法,所述芯片耦接于芯片测试设备的控制信号线、片选信号线、地址信号线和数据信号线,包括:
响应数据输入信号,判断输入数据是预设激活指令还是测试指令;
在所述输入数据是所述预设激活指令时,记录响应状态为激活状态;
在所述输入数据是所述测试指令时,如果所述响应状态为所述激活状态,响应所述测试指令,否则停止响应所述测试指令。
在本公开的示例性实施例中,还包括:
在所述输入数据是预设锁指令时,记录所述响应状态为锁定状态。
在本公开的示例性实施例中,所述响应数据输入信号判断输入数据是预设激活指令还是测试指令包括:
判断所述输入数据中对应于所述片选信号线、所述控制信号线、所述地址信号线的第一数据是否为第一预设值;
如果所述第一数据是所述第一预设值,在所述输入数据中对应于所述数据信号线的第二数据为第二预设值时判断所述输入数据为所述预设激活指令;
如果所述第一数据不是所述第一预设值,在所述输入数据中对应于所述控制信号线的第三数据符合预设控制格式、对应于所述地址信号线的第四数据符合预设地址格式并且对应于所述片选信号线的第五数据为第三预设值时判断所述输入数据为所述测试指令。
在本公开的示例性实施例中,所述第二数据为所述预设激活指令的状态位数据,所述预设激活指令的状态位对应所述数据信号线的首位。
在本公开的示例性实施例中,所述第二数据为所述预设激活指令的状态位数据或所述预设锁指令的状态位数据,所述预设锁指令的状态位与所述预设激活指令的状态位按位反相。
在本公开的示例性实施例中,在启动或重启时将所述响应状态记录为所述激活状态。
根据本公开的第三方面,提供一种芯片测试设备,该芯片测试设备耦接于多个芯片,所述多个芯片共用所述芯片测试设备的控制信号线、片选信号线、地址信号线,每个所述芯片单独耦接所述芯片测试设备的一组数据信号线;其特征在于,包括:
预激活模块,设置为对被测芯片输出预设激活指令,使所述被测芯片响应测试指令,所述多个芯片中除所述被测芯片以外的其他芯片停止响应除所述预设激活指令以外的信号;
测试模块,设置为输出所述测试指令,测试所述被测芯片。
在本公开的示例性实施例中,所述预激活模块设置为:
通过对应于每个所述被测芯片的数据信号线向所述被测芯片输出所述预设激活指令。
在本公开的示例性实施例中,所述预设激活指令包括格式位和状态位,所述预激活模块设置为:
格式输出单元,设置为同时利用所述片选信号线、所述控制信号线、所述地址信号线输出所述预设激活指令的格式位数据;
状态输出单元,设置为通过对应于所述被测芯片的数据信号线输出所述预设激活指令的状态位数据。
在本公开的示例性实施例中,所述预设激活指令的状态位数据对应所述数据信号线的首位。
在本公开的示例性实施例中,所述预激活模块还设置为:在对所述被测芯片输出预设激活指令的同时,通过对应于所述其他芯片的数据信号线对所述其他芯片写入预设锁指令。
在本公开的示例性实施例中,所述预设激活指令和所述预设锁指令均包括状态位,所述预设锁指令的状态位与所述预设激活指令的状态位按位反相。
在本公开的示例性实施例中,所述预激活模块包括:
初始设置单元,设置为在所述芯片测试设备启动和重启时,对所述多个芯片写入所述预设激活指令。
根据本公开的第四方面,提供一种芯片,耦接于芯片测试设备的控制信号线、片选信号线、地址信号线和数据信号线,包括:
信号种类判断模块,设置为响应数据输入信号,判断输入数据是预设激活指令还是测试指令;
预激活模块,设置为在所述输入数据是所述预设激活指令时,记录响应状态为激活状态;
信号响应模块,设置为在所述输入数据是所述测试指令时,如果所述响应状态为所述激活状态,响应所述测试指令,否则停止响应所述测试指令。
在本公开的示例性实施例中,所述预激活模块还设置为:
在所述输入数据是预设锁指令时,记录所述响应状态为锁定状态。
在本公开的示例性实施例中,所述信号种类判断模块包括:
指令判断单元,设置为判断所述输入数据中对应于所述片选信号线、所述控制信号线、所述地址信号线的第一数据是否为第一预设值;
状态判断单元,设置为如果所述第一数据是所述第一预设值,在所述输入数据中对应于所述数据信号线的第二数据为第二预设值时判断所述输入数据为所述预设激活指令;
格式判断单元,设置为如果所述第一数据不是所述第一预设值,在所述输入数据中对应于所述控制信号线的第三数据符合预设控制格式、对应于所述地址信号线的第四数据符合预设地址格式并且对应于所述片选信号线的第五数据为第三预设值时判断所述输入数据为所述测试指令。
在本公开的示例性实施例中,所述第二数据为所述预设激活指令的状态位数据,所述预设激活指令的状态位对应所述数据信号线的首位。
在本公开的示例性实施例中,所述第二数据为所述预设激活指令的状态位数据或所述预设锁指令的状态位数据,所述预设锁指令的状态位与所述预设激活指令的状态位按位反相。
在本公开的示例性实施例中,所述预激活模块还设置为在启动或重启时将所述响应状态记录为所述激活状态。
根据本公开的第五方面,提供一种电子设备,包括:存储器;以及耦合到所属存储器的处理器,所述处理器被配置为基于存储在所述存储器中的指令,执行如上述任意一项所述的方法。
根据本公开的第六方面,提供一种计算机可读存储介质,其上存储有程序,该程序被处理器执行时实现如上述任意一项所述的芯片测试方法。
本公开实施例提供的芯片测试方法通过对被测芯片发送预激活信号,使被测芯片响应后续测试信号,其他芯片不响应后续测试信号,可以在尽量节省I/O接口的条件下使测试设备可以一次性连接更多芯片,并能够实现对每个芯片的单独测试。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是一种相关技术中多芯片测试场景的示意图。
图2是本公开实施例中一种芯片测试设备与被测芯片的连接示意图。
图3是本公开示例性实施例中测试设备端芯片测试方法的流程图。
图4是本公开示例性实施例中芯片端芯片测试方法的流程图。
图5是本公开示例性实施例中芯片端芯片测试方法的子流程图。
图6是本公开芯片测试方法的一种交互流程图。
图7是本公开一个示例性实施例中一种芯片测试设备的方框图。
图8是本公开一个示例性实施例中一种芯片的方框图。
图9是本公开一个示例性实施例中一种电子设备的方框图。
图10是本公开一个示例性实施例中一种计算机可读存储介质的示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的范例;相反,提供这些实施方式使得本公开将更加全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中,提供许多具体细节从而给出对本公开的实施方式的充分理解。然而,本领域技术人员将意识到,可以实践本公开的技术方案而省略所述特定细节中的一个或更多,或者可以采用其它的方法、组元、装置、步骤等。在其它情况下,不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。
此外,附图仅为本公开的示意性图解,图中相同的附图标记表示相同或类似的部分,因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体,不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体,或在一个或多个硬件模块或集成电路中实现这些功能实体,或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
下面结合附图对本公开示例实施方式进行详细说明。
图2是本公开实施例中一种芯片测试设备与被测芯片的连接示意图。
参考图2,芯片11~15通过控制信号线、片选信号线、地址信号线和数据信号线耦接芯片测试设备2。其中,芯片11~15共用芯片测试设备2的控制信号线、片选信号线、地址信号线,每个芯片分别独立使用芯片测试设备2的一组地址信号线。虽然图2中以5个芯片为例,但是在实际应用中,芯片测试设备2连接的芯片还可以为更多数量。
图3示意性示出本公开示例性实施例中芯片测试方法的流程图。图3所示的芯片测试方法可以应用在芯片测试设备端。
参考图3,芯片测试方法可以包括:
步骤S1,对被测芯片输出预设激活指令,使所述被测芯片响应测试指令,所述多个芯片中除所述被测芯片以外的其他芯片停止响应除所述预设激活指令以外的信号;
步骤S2,输出所述测试指令,测试所述被测芯片。
在图2所示的实施例中,由于被测芯片共用片选信号线,难以实现对多个被测芯片的单独测试。因此,在本公开实施例中,测试设备首先向被测芯片发送预设激活指令,使被测芯片能够响应后续测试指令,非被测芯片能够禁止响应后续测试指令以及其他除预设激活指令以外的信号。这样,一方面由于被测芯片共用片选信号线,无需为每个被测芯片配置一条片选信号线,减少了对测试设备I/O接口的占用;另一方面,由于接收到预设激活信号的芯片可以单独响应测试指令,本芯片测试方法可以实现对芯片的单独测试。
在本公开的示例性实施例中,在对所述被测芯片输出所述预设激活指令的同时还可以对所述其他芯片输出预设锁指令。即,芯片可以设置为在未接收到预设激活指令时停止响应后续其他信号,也可以在接收到预设锁指令时停止响应后续其他信号。对除被测芯片以外的其他芯片输出预设锁指令可以进一步保障其他芯片停止响应后续其他信号。
由于各芯片通过一组独立的数据信号线与芯片测试设备连接,且预设激活指令或预设锁指令分别输出到每个芯片,因此,在本公开的示例性实施例中,可以通过分别与每个芯片对应的数据信号线对被测芯片输出预设激活指令或对其他芯片输出预设锁指令。
在本公开的一些实施例中,可以仅通过对应于每个被测芯片的数据信号线向被测芯片输出预设激活指令,例如,可以通过复用或单独使用数据信号线的一条或几条作为预设激活数据线,并避免预设激活指令与实际输出的数据在信号线的设置上冲突。
在一些实施例中,预设激活信号可以包括标识信号种类的格式位以及标识信号目的的状态位。
由于各芯片共用片选信号线、控制信号线、地址信号线,因此,可以同时通过片选信号线、控制信号线、地址信号线输出预设激活指令的格式位数据、通过分别与每个芯片对应的数据信号线对被测芯片输出预设激活指令的状态位数据。在其他一些实施例中,也可以使用片选信号线、控制信号线、地址信号线中的部分信号线输出预设激活指令的格式位数据,只要能够使所有芯片得知信号的种类即可,本公开对此不作特殊限定。
此时,如果对其他芯片输出预设锁指令,预设锁指令的指令格式可以与预设激活指令相同,例如同是单独通过数据信号线发送或通过片选信号线、控制信号线、地址信号线、数据信号线一同发送,也可以根据实际情况自行设置,本公开对此不做特殊限制。
当预设锁指令与预设激活指令均包括格式位于状态位时,预设锁指令的状态位可以与预设激活指令的状态位可以按位反相,以利用同一种格式位数据标识两种相反的信号。
在本公开的示例性实施例中,预设激活指令的状态位数据可以对应数据信号线中的一位,即通过一位数据标识预设激活指令,以降低芯片端的信号处理负担。此时,如果对其他芯片输出预设锁指令,可以通过该位数据的反相状态标识预设锁指令。
例如,可以将预设激活指令设置D[x]=1,将预设锁指令设置D[x]=0;或者,将预设激活指令设置D[x]=0,将预设锁指令设置D[x]=1。D[x]代表地址数据线的位状态。在一些实施例中,预设激活指令的状态位数据可以对应数据信号线中的首位。
以上示例仅为说明,本领域技术人员可以自行设置预设激活指令和预设激活指令的格式,以使芯片准确识别信号种类。
此外,在一些实施例中,可以在芯片测试设备启动和重启时,对芯片测试设备连接的芯片同时写入预设激活指令,以适应使用频繁的同时测试模式,待需要对芯片进行单独检测时再同时输出预设激活指令和预设锁指令。
本公开实施例提供的芯片测试方法通过对被测芯片写入预设激活指令以通知被测芯片响应或不响应后续信号,可以在芯片共用片选信号线时实现对一或多个芯片的单独测试,在减少了对芯片测试设备接口的占用的同时实现了芯片的单独测试,提高了测试效率。
图4示意性示出本公开示例性实施例中另一种芯片测试方法的流程图。图4所示的芯片测试方法可以应用在芯片端。
参考图4,芯片测试方法可以包括:
步骤S41,响应数据输入信号,判断输入数据是预设激活指令还是测试指令;
步骤S42,在所述输入数据是所述预设激活指令时,记录响应状态为激活状态;
步骤S43,在所述输入数据是所述测试指令时,如果所述响应状态为所述激活状态,响应所述测试指令,否则停止响应所述测试指令。
在芯片端,当有数据输入时,首先判断输入数据的种类。在本公开实施例中可以首先判断输入数据是预设激活指令还是测试指令。
图5是步骤S41的子流程图。
参考图5,在一些实施例中,判断输入数据的种类可以包括:
步骤S411,判断输入数据中对应于片选信号线、控制信号线、地址信号线的第一数据是否为第一预设值;
步骤S412,如果第一数据是第一预设值,在输入数据中对应于数据信号线的第二数据为第二预设值时判断输入数据为预设激活指令;
步骤S413,如果第一数据不是第一预设值,在输入数据中对应于控制信号线的第三数据符合预设控制格式、对应于地址信号线的第四数据符合预设地址格式并且对应于片选信号线的第五数据为第三预设值时判断输入数据为测试指令。
在步骤S41,对应于图3所示实施例,当预设激活信号的格式位数据通过片选信号线、控制信号线、地址信号线发送时,可以通过比对信号的格式位数据是否符合预设值来判断信号种类,此时,片选信号线、控制信号线、地址信号线对应的第一数据为预设激活信号和/或预设锁指令的格式位数据,数据信号线对应的第二数据为预设激活信号和/或预设锁指令的状态位数据。
本领域技术人员可以自行设置预设激活指令的格式位数据,例如可以将格式位数据对应于片选信号线、控制信号线、地址信号线中的部分信号线或全部信号线,例如可以仅通过控制信号线对应的若干位数据判断格式位数据,本公开对此不作特殊限定。
当确定格式位数据符合预设激活指令对应的第一预设值时,可以查看对应于数据信号线的数据是否符合预设激活指令状态位的规定。例如当预设激活指令的状态位对应于数据信号线的首位,且预设激活状态为D[0]=1时,可以根据D[0]=1判定输入信号为预设激活信号。
当格式位数据不符合预设激活指令对应的第一预设值时,可以通过检查对应的片选信号线、地址信号线、控制信号线上的数据判断各类信号线对应的数据是否符合其对应的信号格式,例如地址信号线上的数据是否符合预设地址格式、控制信号线上的数据是否符合预设控制格式并对应于某一预设控制指令、片选信号线的状态是否为片选状态(第三预设值)等。
在一些实施例中,还可以判断输入数据是否是预设锁指令。如图3对应的实施例,当预设锁指令与预设激活指令被设置为格式位相同、状态位按位反相时,可以在检测到格式位数据符合预设激活指令对应的第一预设值,且数据信号线对应的数据符合预设锁指令的状态位时,判断输入信号为预设锁指令。
在步骤S42,当检测到预设激活指令时,芯片内部可以将响应状态设置为激活状态;对应的,在检测到输入数据是预设锁指令时,可以记录响应状态为锁定状态。在本公开的示例性实施例中,还可以在启动或重启时将响应状态记录为激活状态,即将响应状态的初始值设置为激活状态对应的数据,以适应使用频繁的同时检测场景。
响应状态的记录可通过软件或硬件实施,在本公开一个实施例中,可以通过锁存器记录响应状态,但本公开不以此为限。
在步骤S43,当检测到测试指令后,根据响应状态判断是否响应该测试指令。如果响应状态是激活状态,响应测试指令;如果响应状态时锁定状态,不响应测试指令。
图6是本公开芯片测试方法的一种交互流程图,包括芯片端动作和芯片测试设备端动作。
参考图6,在步骤S61,芯片端1默认设置芯片响应指令;
在步骤S62,测试设备同时对被测芯片1n发送预设激活指令,对其他芯片发送预设锁指令;
在步骤S63,芯片1n识别指令的种类为预设激活指令,其他芯片识别指令的种类为预设锁指令;
在步骤S64,测试设备同时对所有芯片发送测试指令;
在步骤S65,芯片1n响应测试指令,返回测试状态;其他芯片不响应测试指令,无反馈。
对应于上述方法实施例,本公开还提供一种芯片测试装置,可以用于执行上述方法实施例。
图7示意性示出本公开一个示例性实施例中一种芯片测试设备的方框图。
芯片测试设备70耦接于多个芯片,多个芯片共用芯片测试设备的控制信号线、片选信号线、地址信号线,每个芯片单独耦接芯片测试设备的一组数据信号线;参考图7,芯片测试设备70可以包括:
预激活模块71,设置为对被测芯片输出预设激活指令,使被测芯片响应测试指令,多个芯片中除被测芯片以外的其他芯片停止响应除预设激活指令以外的信号;
测试模块72,设置为输出测试指令,测试被测芯片。
在本公开的一种示例性实施例中,预激活模块71还设置为:
对被测芯片输出预设激活指令的同时,通过对应于其他芯片的数据信号线对其他芯片写入预设锁指令。
在本公开的一种示例性实施例中,预激活模块设置为通过对应于被测芯片的数据信号线对被测芯片输出预设激活指令。
在本公开的一种示例性实施例中,预激活模块71包括:
格式输出单元711,设置为同时利用片选信号线、控制信号线、地址信号线输出预设激活指令的格式位数据;
状态输出单元712,设置为通过对应于被测芯片的数据信号线输出预设激活指令的状态位数据。
在本公开的一种示例性实施例中,预设激活指令的状态位数据对应数据信号线的首位。
在本公开的一种示例性实施例中,预设锁指令的状态位与预设激活指令的状态位按位反相。
在本公开的一种示例性实施例中,预激活模块71包括:
初始设置单元713,设置为在芯片测试设备启动和重启时,通过分别对应于多个芯片的数据信号线对多个芯片写入预设激活指令。
由于芯片测试设备70的各功能已在其对应的方法实施例中予以详细说明,本公开于此不再赘述。
图8示意性示出本公开一个示例性实施例中一种芯片的方框图。
参考图8,耦接于芯片测试设备的控制信号线、片选信号线、地址信号线和数据信号线的芯片80可以包括:
信号种类判断模块81,设置为响应数据输入信号,判断输入数据是预设激活指令还是测试指令;
预激活模块82,设置为在输入数据是预设激活指令时,记录响应状态为激活状态;
信号响应模块83,设置为在输入数据是测试指令时,如果响应状态为激活状态,响应测试指令,否则停止响应测试指令。
在本公开的示例性实施例中,预激活模块82还设置为:
在输入数据是预设锁指令时,记录响应状态为锁定状态。
在本公开的示例性实施例中,信号种类判断模块81包括:
指令判断单元811,设置为判断输入数据中对应于片选信号线、控制信号线、地址信号线的第一数据是否为第一预设值;
状态判断单元812,设置为如果第一数据是第一预设值,在输入数据中对应于数据信号线的第二数据为第二预设值时判断输入数据为预设激活指令;
格式判断单元813,设置为如果第一数据不是第一预设值,在输入数据中对应于控制信号线的第三数据符合预设控制格式、对应于地址信号线的第四数据符合预设地址格式并且对应于片选信号线的第五数据为第三预设值时判断输入数据为测试指令。
在本公开的示例性实施例中,第二数据为预设激活指令的状态位数据,预设激活指令的状态位对应数据信号线的首位。
在本公开的示例性实施例中,第二数据为预设激活指令的状态位数据或预设锁指令的状态位数据,预设锁指令的状态位与预设激活指令的状态位按位反相。
在本公开的示例性实施例中,预激活模块还设置为在启动或重启时将响应状态记录为激活状态。
由于芯片80中各模块功能已在其对应的方法实施例中予以详细说明,本公开于此不再赘述。
应当注意,尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元,但是这种划分并非强制性的。实际上,根据本公开的实施方式,上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之,上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
在本公开的示例性实施例中,还提供了一种能够实现上述方法的电子设备。
所属技术领域的技术人员能够理解,本发明的各个方面可以实现为系统、方法或程序产品。因此,本发明的各个方面可以具体实现为以下形式,即:完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等),或硬件和软件方面结合的实施方式,这里可以统称为“电路”、“模块”或“系统”。
下面参照图9来描述根据本发明的这种实施方式的电子设备900。图9显示的电子设备900仅仅是一个示例,不应对本发明实施例的功能和使用范围带来任何限制。
如图9所示,电子设备900以通用计算设备的形式表现。电子设备900的组件可以包括但不限于:上述至少一个处理单元910、上述至少一个存储单元920、连接不同系统组件(包括存储单元920和处理单元910)的总线930。
其中,所述存储单元存储有程序代码,所述程序代码可以被所述处理单元910执行,使得所述处理单元910执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。例如,所述处理单元910可以执行如图1中所示的步骤。
存储单元920可以包括易失性存储单元形式的可读介质,例如随机存取存储单元(RAM)9201和/或高速缓存存储单元9202,还可以进一步包括只读存储单元(ROM)9203。
存储单元920还可以包括具有一组(至少一个)程序模块9205的程序/实用工具9204,这样的程序模块9205包括但不限于:操作系统、一个或者多个应用程序、其它程序模块以及程序数据,这些示例中的每一个或某种组合中可能包括网络环境的实现。
总线930可以为表示几类总线结构中的一种或多种,包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。
电子设备900也可以与一个或多个外部设备700(例如键盘、指向设备、蓝牙设备等)通信,还可与一个或者多个使得用户能与该电子设备900交互的设备通信,和/或与使得该电子设备900能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口950进行。并且,电子设备900还可以通过网络适配器960与一个或者多个网络(例如局域网(LAN),广域网(WAN)和/或公共网络,例如因特网)通信。如图所示,网络适配器960通过总线930与电子设备900的其它模块通信。应当明白,尽管图中未示出,可以结合电子设备900使用其它硬件和/或软件模块,包括但不限于:微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
通过以上的实施方式的描述,本领域的技术人员易于理解,这里描述的示例实施方式可以通过软件实现,也可以通过软件结合必要的硬件的方式来实现。因此,根据本公开实施方式的技术方案可以以软件产品的形式体现出来,该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM,U盘,移动硬盘等)中或网络上,包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施方式的方法。
在本公开的示例性实施例中,还提供了一种计算机可读存储介质,其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施方式中,本发明的各个方面还可以实现为一种程序产品的形式,其包括程序代码,当所述程序产品在终端设备上运行时,所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。
参考图10所示,描述了根据本发明的实施方式的用于实现上述方法的程序产品1000,其可以采用便携式紧凑盘只读存储器(CD-ROM)并包括程序代码,并可以在终端设备,例如个人电脑上运行。然而,本发明的程序产品不限于此,在本文件中,可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
所述程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了可读程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质,该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
可读介质上包含的程序代码可以用任何适当的介质传输,包括但不限于无线、有线、光缆、RF等等,或者上述的任意合适的组合。
可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码,所述程序设计语言包括面向对象的程序设计语言—诸如Java、C++等,还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中,远程计算设备可以通过任意种类的网络,包括局域网(LAN)或广域网(WAN),连接到用户计算设备,或者,可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
此外,上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明,而不是限制目的。易于理解,上述附图所示的处理并不表明或限制这些处理的时间顺序。另外,也易于理解,这些处理可以是例如在多个模块中同步或异步执行的。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和构思由权利要求指出。
Claims (14)
1.一种用于测试多个芯片的芯片测试方法,所述多个芯片耦接于同一台芯片测试设备,其特征在于,所述多个芯片共用所述芯片测试设备的控制信号线、地址信号线、片选信号线,每个所述芯片单独与所述芯片测试设备的一组数据信号线耦接,所述方法包括:
对被测芯片输出预设激活指令,使所述被测芯片响应测试指令,所述多个芯片中除所述被测芯片以外的其他芯片停止响应除所述预设激活指令以外的信号,所述预设激活指令包括格式位和状态位;
输出所述测试指令,测试所述被测芯片;
其中,所述对所述被测芯片输出预设激活指令包括:
同时利用所述片选信号线、所述控制信号线、所述地址信号线输出所述预设激活指令的格式位数据;
通过对应于所述被测芯片的数据信号线输出所述预设激活指令的状态位数据。
2.如权利要求1所述的芯片测试方法,其特征在于,所述预设激活指令的状态位数据对应所述数据信号线的首位。
3.如权利要求1或2所述的芯片测试方法,其特征在于,在对所述被测芯片输出所述预设激活指令的同时还包括:
对其他芯片输出预设锁指令。
4.如权利要求3所述的芯片测试方法,其特征在于,所述预设激活指令和所述预设锁指令均包括格式位和状态位,所述预设锁指令的状态位与所述预设激活指令的状态位按位反相。
5.如权利要求1所述的芯片测试方法,其特征在于,还包括:
在所述芯片测试设备启动和重启时,对所述多个芯片写入所述预设激活指令。
6.一种芯片测试方法,所述芯片耦接于芯片测试设备的控制信号线、片选信号线、地址信号线和数据信号线,其特征在于,包括:
响应数据输入信号,判断输入数据是预设激活指令还是测试指令;
在所述输入数据是所述预设激活指令时,记录响应状态为激活状态;
在所述输入数据是所述测试指令时,如果所述响应状态为所述激活状态,响应所述测试指令,否则停止响应所述测试指令;
其中,所述响应数据输入信号判断输入数据是预设激活指令还是测试指令包括:
判断所述输入数据中对应于所述片选信号线、所述控制信号线、所述地址信号线的第一数据是否为第一预设值;
如果所述第一数据是所述第一预设值,在所述输入数据中对应于所述数据信号线的第二数据为第二预设值时判断所述输入数据为所述预设激活指令;
如果所述第一数据不是所述第一预设值,在所述输入数据中对应于所述控制信号线的第三数据符合预设控制格式、对应于所述地址信号线的第四数据符合预设地址格式并且对应于所述片选信号线的第五数据为第三预设值时判断所述输入数据为所述测试指令。
7.如权利要求6所述的芯片测试方法,其特征在于,还包括:
在所述输入数据是预设锁指令时,记录所述响应状态为锁定状态。
8.如权利要求6所述的芯片测试方法,其特征在于,所述第二数据为所述预设激活指令的状态位数据,所述预设激活指令的状态位对应所述数据信号线的首位。
9.如权利要求6所述的芯片测试方法,其特征在于,所述第二数据为所述预设激活指令的状态位数据或预设锁指令的状态位数据,所述预设锁指令的状态位与所述预设激活指令的状态位按位反相。
10.如权利要求6所述的芯片测试方法,其特征在于,在启动或重启时将所述响应状态记录为所述激活状态。
11.一种芯片测试设备,耦接于多个芯片,所述多个芯片共用所述芯片测试设备的控制信号线、片选信号线、地址信号线,每个所述芯片单独耦接所述芯片测试设备的一组数据信号线;其特征在于,包括:
预激活模块,设置为对被测芯片输出预设激活指令,使所述被测芯片响应测试指令,所述多个芯片中除所述被测芯片以外的其他芯片停止响应除所述预设激活指令以外的信号,所述预设激活指令包括格式位和状态位;
测试模块,设置为输出所述测试指令,测试所述被测芯片;
其中,所述对所述被测芯片输出预设激活指令包括:
同时利用所述片选信号线、所述控制信号线、所述地址信号线输出所述预设激活指令的格式位数据;
通过对应于所述被测芯片的数据信号线输出所述预设激活指令的状态位数据。
12.一种芯片,耦接于芯片测试设备的控制信号线、片选信号线、地址信号线和数据信号线,其特征在于,包括:
信号种类判断模块,设置为响应数据输入信号,判断输入数据是预设激活指令还是测试指令;
预激活模块,设置为在所述输入数据是所述预设激活指令时,记录响应状态为激活状态;
信号响应模块,设置为在所述输入数据是所述测试指令时,如果所述响应状态为所述激活状态,响应所述测试指令,否则停止响应所述测试指令;
其中,所述信号种类判断模块设置为:
判断所述输入数据中对应于所述片选信号线、所述控制信号线、所述地址信号线的第一数据是否为第一预设值;
如果所述第一数据是所述第一预设值,在所述输入数据中对应于所述数据信号线的第二数据为第二预设值时判断所述输入数据为所述预设激活指令;
如果所述第一数据不是所述第一预设值,在所述输入数据中对应于所述控制信号线的第三数据符合预设控制格式、对应于所述地址信号线的第四数据符合预设地址格式并且对应于所述片选信号线的第五数据为第三预设值时判断所述输入数据为所述测试指令。
13.一种电子设备,其特征在于,包括:
存储器;以及
耦合到所述存储器的处理器,所述处理器被配置为基于存储在所述存储器中的指令,执行如权利要求1-5任一项所述的芯片测试方法。
14.一种计算机可读存储介质,其上存储有程序,该程序被处理器执行时实现如权利要求1-5任一项所述的芯片测试方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811137339.0A CN110967614B (zh) | 2018-09-28 | 2018-09-28 | 芯片测试方法、芯片测试设备以及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811137339.0A CN110967614B (zh) | 2018-09-28 | 2018-09-28 | 芯片测试方法、芯片测试设备以及芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110967614A CN110967614A (zh) | 2020-04-07 |
CN110967614B true CN110967614B (zh) | 2021-09-24 |
Family
ID=70027103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811137339.0A Active CN110967614B (zh) | 2018-09-28 | 2018-09-28 | 芯片测试方法、芯片测试设备以及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110967614B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1499636A (zh) * | 2002-11-06 | 2004-05-26 | 三菱电机株式会社 | 系统组合型半导体装置 |
CN101458758A (zh) * | 2007-12-10 | 2009-06-17 | 上海华虹Nec电子有限公司 | 芯片测试系统及方法 |
CN103180854A (zh) * | 2010-09-22 | 2013-06-26 | 高通股份有限公司 | 用以优化和减少集成电路、封装设计和检验周期时间的方法 |
JP2013210353A (ja) * | 2012-03-30 | 2013-10-10 | Fujitsu Ltd | 故障診断方法、故障診断装置及びプログラム |
CN106872874A (zh) * | 2015-12-11 | 2017-06-20 | 华大半导体有限公司 | 一种用于rfid标签芯片集中cp测试方法 |
CN107271888A (zh) * | 2017-07-31 | 2017-10-20 | 上海华力微电子有限公司 | 一种单个测试芯片实现多个ip芯片测试的方法 |
-
2018
- 2018-09-28 CN CN201811137339.0A patent/CN110967614B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1499636A (zh) * | 2002-11-06 | 2004-05-26 | 三菱电机株式会社 | 系统组合型半导体装置 |
CN101458758A (zh) * | 2007-12-10 | 2009-06-17 | 上海华虹Nec电子有限公司 | 芯片测试系统及方法 |
CN103180854A (zh) * | 2010-09-22 | 2013-06-26 | 高通股份有限公司 | 用以优化和减少集成电路、封装设计和检验周期时间的方法 |
JP2013210353A (ja) * | 2012-03-30 | 2013-10-10 | Fujitsu Ltd | 故障診断方法、故障診断装置及びプログラム |
CN106872874A (zh) * | 2015-12-11 | 2017-06-20 | 华大半导体有限公司 | 一种用于rfid标签芯片集中cp测试方法 |
CN107271888A (zh) * | 2017-07-31 | 2017-10-20 | 上海华力微电子有限公司 | 一种单个测试芯片实现多个ip芯片测试的方法 |
Non-Patent Citations (1)
Title |
---|
测控系统设计中的实时时钟研究;高培先 等;《计算机测量与控制》;20140125;第22卷;第239-241页 * |
Also Published As
Publication number | Publication date |
---|---|
CN110967614A (zh) | 2020-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7739693B2 (en) | Generic application program interface for native drivers | |
US8443238B2 (en) | System and method for testing hard disk ports | |
US20060206286A1 (en) | Method to reduce IPMB traffic and improve performance for accessing sensor data | |
US20210156914A1 (en) | Test method and test system | |
JPH0328949A (ja) | 装置アダプタ及びその診断システム | |
CN108874441B (zh) | 一种板卡配置方法、装置、服务器和存储介质 | |
US11536770B2 (en) | Chip test method, apparatus, device, and system | |
US8015448B2 (en) | System and method for conducting BIST operations | |
CN114356671A (zh) | 板卡调试装置、系统及方法 | |
CN110967614B (zh) | 芯片测试方法、芯片测试设备以及芯片 | |
CN109460379B (zh) | 一种串口选择的方法及切换装置 | |
US8516311B2 (en) | System and method for testing peripheral component interconnect express switch | |
US20220137125A1 (en) | Method and device for testing system-on-chip, electronic device using method, and computer readable storage medium | |
CN114827268A (zh) | 远程调试方法和设备 | |
US11341013B2 (en) | Electronic device having a debugging device | |
US6009486A (en) | Cardbus docking station | |
CN110967612A (zh) | 芯片测试方法、装置、设备与系统 | |
CN109002404B (zh) | Pcie设备及其监控方法 | |
KR100634229B1 (ko) | 캔 네트워크 관리 시스템 및 이의 테스트 및 디버깅 방법 | |
CN114490266A (zh) | 一种数据采集方法、装置、设备及存储介质 | |
CN114765051A (zh) | 内存测试方法及装置、可读存储介质、电子设备 | |
CN113434324A (zh) | 异常信息获取方法、系统、设备及存储介质 | |
US9977757B2 (en) | Prevented inter-integrated circuit address conflict service system and method thereof | |
CN113127002B (zh) | 一种代码编译过程监控方法、装置、设备和介质 | |
CN110967613A (zh) | 芯片测试方法、装置、设备与系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |