CN110967613A - 芯片测试方法、装置、设备与系统 - Google Patents

Abstract

本公开提供一种芯片测试方法、装置、设备与系统。芯片测试系统包括：测试设备，包括n条片选信号线和m组实体信号线；m*n个芯片测试位，每个所述芯片测试位耦接于所述n条片选信号线中的一条和所述m组实体信号线中的一组，且每个所述芯片测试位的信号线耦接关系不相同。本公开实施例可以用有限的测试设备引脚对多个芯片实现单独控制。

Description

芯片测试方法、装置、设备与系统

技术领域

本公开涉及半导体技术领域，具体而言，涉及一种能够对多个该芯片进行单独测试的芯片测试方法、装置、设备与系统。

背景技术

在相关技术中，对多个芯片进行测试时，为了实现对每个芯片的单独测试，往往需要为每个芯片单独配置片选线。

图1是一种相关技术中多芯片测试场景的示意图。参考图1，在图1中，五个被测芯片的片选线各占用一个I/O接口。在测试设备的可用I/O接口有限的情况下，占用I/O接口配置片选线会降低测试设备的测试效率，减少测试设备能够测试的芯片数量。

因此，需要对多个芯片的测试方式进行改进，提高测试设备能同时连接的芯片的数量，进而提升芯片测试效率。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种芯片测试方法以及芯片测试系统，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的测试设备连接的芯片数量不够多的问题。

根据本公开的第一方面，提供一种芯片测试系统，包括：

测试设备，包括n条片选信号线和m组实体信号线；

m*n个芯片测试位，每个所述芯片测试位耦接于所述n条片选信号线中的一条和所述m组实体信号线中的一组，且每个所述芯片测试位的信号线耦接关系不相同。

在本公开的一种示例性实施例中，所述测试设备设置为：

确定一或多个待测芯片对应的芯片测试位的信号线耦接关系，根据所述信号线耦接关系使能所述芯片测试位耦接的片选信号线，并对所述芯片测试位耦接的实体信号线输出测试信号。

在本公开的一种示例性实施例中，所述测试设备还设置为：

按序使能所述n条片选信号线，并同时对所述m组实体信号线输出测试信号，以实现分n批对m*n个被测芯片进行测试，其中每一批同时测试m个所述被测芯片；或者，

按序对所述m组实体信号线输出写入测试信号，并同时使能所述n条片选信号线，以实现分m批对m*n个被测芯片进行写入测试，其中每一批同时测试n个所述被测芯片。

在本公开的一种示例性实施例中，所述测试设备还设置为：

使能一条片选信号线，并对所述被测芯片耦接的实体信号线输出测试信号，以同时对耦接于同一条片选信号线的多个被测芯片进行测试；或者，

使能所述被测芯片耦接的多条片选信号线，并对一组实体信号线输出写入测试信号，以同时对耦接于同一组实体信号线的多个被测芯片进行写入测试。

在本公开的一种示例性实施例中，每组所述实体信号线包括用于写入测试信号的控制信号线、地址信号线、数据信号线。

在本公开的一种示例性实施例中，所述m*n个芯片测试位按m*n矩阵形式排列。

根据本公开的第二方面，提供一种芯片测试方法，用于测试m*n个芯片，所述m*n个芯片中的每一个耦接于测试设备n条片选信号线中的一条和m组实体信号线中的一组，且每个所述芯片的信号线耦接关系不完全相同；包括：

确定一个被测芯片的信号线耦接关系；

根据所述信号线耦接关系使能所述被测芯片耦接的片选信号线并同时对所述被测芯片耦接的实体信号线输出测试信号。

在本公开的一种示例性实施例中，每组所述实体信号线包括用于写入测试信号的控制信号线、地址信号线、数据信号线。

在本公开的一种示例性实施例中，还包括：

按序使能所述n条片选信号线，并同时对所述m组实体信号线输出测试信号，以实现分n批对m*n个被测芯片进行测试，其中每一批同时测试m个所述被测芯片；或者，

按序对所述m组实体信号线输出写入测试信号，并同时使能所述n条片选信号线，以实现分m批对m*n个被测芯片进行写入测试，其中每一批同时测试n个所述被测芯片。

在本公开的一种示例性实施例中，还包括：

使能一条片选信号线，并对所述被测芯片耦接的实体信号线输出测试信号，以同时对耦接于同一条片选信号线的多个被测芯片进行测试；或者，

使能所述被测芯片耦接的多条片选信号线，并对一组实体信号线输出写入测试信号，以同时对耦接于同一组实体信号线的多个被测芯片进行写入测试。

在本公开的一种示例性实施例中，还包括：

同时使能所述n条片选信号线，并对所述m组实体信号线输出写入测试信号，以实现同时对所述m*n个被测芯片进行写入测试。

根据本公开的第三方面，提供一种芯片测试装置，包括：

测试方案确定模块，设置为确定一个被测芯片的信号线耦接关系；

测试信号输出模块，设置为根据所述信号线耦接关系使能所述被测芯片耦接的片选信号线并同时对所述被测芯片耦接的实体信号线输出测试信号。

在本公开的一种示例性实施例中，每组所述实体信号线包括用于写入测试信号的控制信号线、地址信号线、数据信号线。

在本公开的一种示例性实施例中，所述测试信号输出模块还设置为：

按序使能所述n条片选信号线，并同时对所述m组实体信号线输出测试信号，以实现分n批对m*n个被测芯片进行测试，其中每一批同时测试m个所述被测芯片；或者，

按序对所述m组实体信号线输出写入测试信号，并同时使能所述n条片选信号线，以实现分m批对m*n个被测芯片进行写入测试，其中每一批同时测试n个所述被测芯片。

在本公开的一种示例性实施例中，所述测试信号输出模块还设置为：

使能一条片选信号线，并对所述被测芯片耦接的实体信号线输出测试信号，以同时对耦接于同一条片选信号线的多个被测芯片进行测试；或者，

使能所述被测芯片耦接的多条片选信号线，并对一组实体信号线输出写入测试信号，以同时对耦接于同一组实体信号线的多个被测芯片进行写入测试。

在本公开的一种示例性实施例中，所述测试信号输出模块还设置为：

同时使能所述n条片选信号线，对所述m组实体信号线输出写入测试信号，以实现同时对所述m*n个被测芯片进行写入测试。

根据本公开的第四方面，提供一种测试设备，包括：

存储器；以及

耦合到所属存储器的处理器，所述处理器被配置为基于存储在所述存储器中的指令，执行如上述任意一项所述的芯片测试方法。

根据本公开的第五方面，提供一种计算机可读存储介质，其上存储有程序，该程序被处理器执行时实现如上述任意一项所述的芯片测试方法。

本公开实施例提供的芯片测试方法、芯片测试设备以及芯片测试系统，通过使用m*n矩阵形式设置芯片测试位，使一条片选信号线能够控制一列或一行被测芯片，一组实体信号线能够控制一行或一列被测芯片，进而使用有限的片选信号线和实体信号线实现对更多被测芯片的单独控制，节约了测试设备的引脚，提高了测试效率。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是一种相关技术中多芯片测试场景的示意图。

图2是本公开实施例中芯片测试系统的连接图。

图3是本公开实施例中芯片测试方法的流程图。

图4是本公开实施例中芯片测试方法的时序图。

图5是本公开实施例芯片测试装置的方框图。

图6是本公开实施例芯片测试设备的框图。

图7是本公开一个存储介质的示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。

此外，附图仅为本公开的示意性图解，图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

下面结合附图对本公开示例实施方式进行详细说明。

图2是本公开实施例中芯片测试系统的连接图。

参考图2，在本公开实施例中，芯片测试系统200可以包括：

测试设备1，具有n条片选信号线CS1～CSn，m组实体信号线L1～Lm；

m*n个芯片测试位SITE[0,0]到SITE[n，m]，每个芯片测试位耦接于n条片选信号线CSx中的一条和m组实体信号线Ly中的一组，且每个所述芯片测试位的信号线耦接关系不相同。

在图2所示的实施例中，各芯片测试为按照m*n矩阵形式排列，但是在其他实施例中，各芯片测试位的排列方式也可以为其他，本公开对此不作特殊限制。

此外，在图2所示的实施例中，每组实体信号线可以包括控制信号线CMD(RAS、CAS、WE、CLK)、地址信号线AD和数据信号线DQ，在其他实施例中，实体信号线也可以为其他设置，数量也可以根据实际情况自行设置。

根据图2所示，测试设备1可以通过以下方式对被测芯片进行单独控制：确定一或多个待测芯片对应的芯片测试位的信号线耦接关系，根据所述信号线耦接关系使能所述芯片测试位耦接的片选信号线，并对所述芯片测试位耦接的实体信号线输出测试信号。

例如，当需要单独对芯片测试位SITE[2,3]所对应的芯片进行测试时，可以使能芯片测试位SITE[2,3]耦接的片选信号线CS2，并对芯片测试位SITE[2,3]耦接的实体信号线L3输出测试信号。此时，同样耦接于片选信号线CS2的其他芯片由于未接收到测试信号，无法对测试信号进行响应；同样耦接于实体信号线L3的其他芯片由于未检测到片选信号，也无法对测试信号进行响应。因此，只有芯片测试位SITE[2,3]对应的芯片能够同时检测到片选信号和测试信号，进而对测试信号进行响应，实现单独测试。

在其他一些实施例中，图2所示的芯片测试系统可以实现多种测试方案。

当需要分n批对m*n个被测芯片进行测试，且每一批同时测试m个所述被测芯片时，可以按序使能所述n条片选信号线，并同时对所述m组实体信号线输出测试信号。或者，还可以按序对所述m组实体信号线输出写入测试信号，并同时使能所述n条片选信号线，以实现分m批对m*n个被测芯片进行写入测试，其中每一批同时测试n个所述被测芯片。

如需对一列芯片中的一个或几个芯片进行测试，可以使能一条片选信号线，并对所述被测芯片耦接的实体信号线输出测试信号；或者，如需对一行芯片中的一个或几个芯片进行写入测试，可以使能被测芯片耦接的多条片选信号线，并对一组实体信号线输出写入测试信号。

当然，也可以同时使能所有片选信号线，并对所有实体信号线输出写入测试信号，以同时对所有芯片进行写入测试。

由以上结构可知，本公开实施例提供的芯片测试系统可以利用有限的I/O引脚测试多个芯片，并能实现对多个芯片中的一或多个芯片进行单独测试。

图3是本公开实施例提供的芯片测试方法的流程图，图3所示的芯片测试方法可以应用在图2所示的测试系统上。

参考图3，芯片测试方法可以包括：

步骤S1，确定一个被测芯片的信号线耦接关系；

步骤S2，根据所述信号线耦接关系使能所述被测芯片耦接的片选信号线并同时对所述被测芯片耦接的实体信号线输出测试信号。

图3所示的芯片测试方法可以用于测试m*n芯片中的一个或多个。

例如，当需要分n批对m*n个被测芯片进行测试，且每一批同时测试m个所述被测芯片时，可以按序使能所述n条片选信号线，并同时对所述m组实体信号线输出测试信号。或者，还可以按序对所述m组实体信号线输出写入测试信号，并同时使能所述n条片选信号线，以实现分m批对m*n个被测芯片进行写入测试，其中每一批同时测试n个所述被测芯片。

图4是本公开实施例中芯片测试方法的时序图。

参考图4，在T1时刻，同时使能所有片选信号线，并对所有实体信号线输出写入测试信号，可以同时测试所有芯片。

在T2时刻，如需对一行芯片中的一个或几个芯片进行写入测试，可以使能被测芯片耦接的多条片选信号线，并对一组实体信号线输出写入测试信号。

在T3时刻，如需对一列芯片中的一个或几个芯片进行测试，可以使能一条片选信号线，并对所述被测芯片耦接的实体信号线输出测试信号。

在T4时刻，如需对一个芯片进行测试，可以使能该芯片耦接的片选信号线，并对该芯片耦接的实体信号线输出测试信号。

如果需要乱序测试多个芯片，且每次测试芯片的数量不相同，也可以首先根据测试方案确定多个被测芯片和多个被测芯片的测试顺序，然后确定每个被测芯片耦接的片选信号线和实体信号线，最后按照测试顺序同时使能一或多个当前被测芯片耦接的片选信号线并同时对当前被测芯片耦接的实体信号线输出测试信号。需要注意的是，由于多个芯片耦接于同一组实体信号线，为避免在读取操作时产生混乱，还需要在测试方案中避免同时对同一组信号线耦接的多个芯片进行读取测试。

本公开实施例提供的方法通过使每条片选信号线控制多个芯片，每组实体信号线控制多个芯片，可以使用数量有限的引脚实现对更多芯片的单独控制，有效节省了接口，提升了测试效率。

对应于上述方法实施例，本公开还提供一种芯片测试设备，可以用于执行上述方法实施例。

图5是本公开实施例中一种芯片测试装置的方框图。

参考图5，芯片测试装置500可以包括：

测试方案确定模块51，设置为确定一个被测芯片的信号线耦接关系；

测试信号输出模块52，设置为根据信号线耦接关系使能被测芯片耦接的片选信号线并同时对被测芯片耦接的实体信号线输出测试信号。

在本公开的一种示例性实施例中，每组实体信号线包括用于写入测试信号的控制信号线、地址信号线、数据信号线。

在本公开的一种示例性实施例中，测试方案确定模块51还设置为根据测试方案确定多个被测芯片和多个被测芯片的测试顺序，确定每个被测芯片耦接的片选信号线和实体信号线；测试信号输出模块52还设置为按照测试顺序同时使能一或多个当前被测芯片耦接的片选信号线并同时对当前被测芯片耦接的实体信号线输出测试信号。需要注意的是，由于多个芯片耦接于同一组实体信号线，为避免在读取操作时产生混乱，还需要在测试方案中避免同时对同一组信号线耦接的多个芯片进行读取测试。

在本公开的一种示例性实施例中，测试信号输出模块52还设置为：

按序使能n条片选信号线，并同时对m组实体信号线输出测试信号，以实现分n批对m*n个被测芯片进行测试，其中每一批同时测试m个被测芯片；或者，按序对m组实体信号线输出写入测试信号，并同时使能n条片选信号线，以实现分m批对m*n个被测芯片进行写入测试，其中每一批同时测试n个被测芯片。

在本公开的一种示例性实施例中，测试信号输出模块52还设置为：

使能一条片选信号线，并对被测芯片耦接的实体信号线输出测试信号，以同时对耦接于同一条片选信号线的多个被测芯片进行测试；或者，使能被测芯片耦接的多条片选信号线，并对一组实体信号线输出写入测试信号，以同时对耦接于同一组实体信号线的多个被测芯片进行写入测试。

在本公开的一种示例性实施例中，测试信号输出模块52还设置为：

同时使能n条片选信号线，并对所述m组实体信号线输出写入测试信号，以实现同时对m*n个被测芯片进行写入测试。

由于装置500的各功能已在其对应的方法实施例中予以详细说明，本公开于此不再赘述。

应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

在本公开的示例性实施例中，还提供了一种能够实现上述方法的芯片测试设备。

所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。

下面参照图6来描述根据本发明的这种实施方式的芯片测试设备600。图6显示的芯片测试设备600仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。

如图6所示，芯片测试设备600以通用计算设备的形式表现。芯片测试设备600的组件可以包括但不限于：上述至少一个处理单元610、上述至少一个存储单元620、连接不同系统组件(包括存储单元620和处理单元610)的总线630。

其中，所述存储单元存储有程序代码，所述程序代码可以被所述处理单元610执行，使得所述处理单元610执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。例如，所述处理单元610可以执行如图3所示实施例的各步骤。

存储单元620可以包括易失性存储单元形式的可读介质，例如随机存取存储单元(RAM)6201和/或高速缓存存储单元6202，还可以进一步包括只读存储单元(ROM)6203。

存储单元620还可以包括具有一组(至少一个)程序模块6205的程序/实用工具6204，这样的程序模块6205包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。

总线630可以为表示几类总线结构中的一种或多种，包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。

芯片测试设备600也可以与一个或多个外部设备700(例如键盘、指向设备、蓝牙设备等)通信，还可与一个或者多个使得用户能与该芯片测试设备600交互的设备通信，和/或与使得该芯片测试设备600能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口650进行。并且，芯片测试设备600还可以通过网络适配器660与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。如图所示，网络适配器660通过总线630与芯片测试设备600的其它模块通信。应当明白，尽管图中未示出，可以结合芯片测试设备600使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。

通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施方式的方法。

在本公开的示例性实施例中，还提供了一种计算机可读存储介质，其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施方式中，本发明的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当所述程序产品在终端设备上运行时，所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。

参考图7所示，描述了根据本发明的实施方式的用于实现上述方法的程序产品800，其可以采用便携式紧凑盘只读存储器(CD-ROM)并包括程序代码，并可以在终端设备，例如个人电脑上运行。然而，本发明的程序产品不限于此，在本文件中，可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

所述程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。

计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。

可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、RF等等，或者上述的任意合适的组合。

可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、C++等，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。

此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和构思由权利要求指出。

Claims (14)

1.一种芯片测试系统，其特征在于，包括：

测试设备，包括n条片选信号线和m组实体信号线；

m*n个芯片测试位，每个所述芯片测试位耦接于所述n条片选信号线中的一条和所述m组实体信号线中的一组，且每个所述芯片测试位的信号线耦接关系不相同。

2.如权利要求1所述的芯片测试系统，其特征在于，所述测试设备设置为：

确定一或多个待测芯片对应的芯片测试位的信号线耦接关系，根据所述信号线耦接关系使能所述芯片测试位耦接的片选信号线，并对所述芯片测试位耦接的实体信号线输出测试信号。

3.如权利要求1所述的芯片测试系统，其特征在于，所述测试设备还设置为：

按序使能所述n条片选信号线，并同时对所述m组实体信号线输出测试信号，以实现分n批对m*n个被测芯片进行测试，其中每一批同时测试m个所述被测芯片；或者，

按序对所述m组实体信号线输出写入测试信号，并同时使能所述n条片选信号线，以实现分m批对m*n个被测芯片进行写入测试，其中每一批同时测试n个所述被测芯片。

4.如权利要求1所述的芯片测试系统，其特征在于，所述测试设备还设置为：

使能一条片选信号线，并对所述被测芯片耦接的实体信号线输出测试信号，以同时对耦接于同一条片选信号线的多个被测芯片进行测试；或者，

使能所述被测芯片耦接的多条片选信号线，并对一组实体信号线输出写入测试信号，以同时对耦接于同一组实体信号线的多个被测芯片进行写入测试。

5.如权利要求1所述的芯片测试系统，其特征在于，每组所述实体信号线包括用于写入测试信号的控制信号线、地址信号线、数据信号线。

6.如权利要求1～5任一项所述的芯片测试系统，其特征在于，所述m*n个芯片测试位按m*n矩阵形式排列。

7.一种芯片测试方法，用于测试m*n个芯片，所述m*n个芯片中的每一个耦接于测试设备n条片选信号线中的一条和m组实体信号线中的一组，且每个所述芯片的信号线耦接关系不完全相同；其特征在于，包括：

确定一个被测芯片的信号线耦接关系；

根据所述信号线耦接关系使能所述被测芯片耦接的片选信号线并同时对所述被测芯片耦接的实体信号线输出测试信号。

8.如权利要求7所述的芯片测试方法，其特征在于，每组所述实体信号线包括用于写入测试信号的控制信号线、地址信号线、数据信号线。

9.如权利要求7所述的芯片测试方法，其特征在于，还包括：

按序使能所述n条片选信号线，并同时对所述m组实体信号线输出测试信号，以实现分n批对m*n个被测芯片进行测试，其中每一批同时测试m个所述被测芯片；或者，

按序对所述m组实体信号线输出写入测试信号，并同时使能所述n条片选信号线，以实现分m批对m*n个被测芯片进行写入测试，其中每一批同时测试n个所述被测芯片。

10.如权利要求7所述的芯片测试方法，其特征在于，还包括：

使能一条片选信号线，并对所述被测芯片耦接的实体信号线输出测试信号，以同时对耦接于同一条片选信号线的多个被测芯片进行测试；或者，

使能所述被测芯片耦接的多条片选信号线，并对一组实体信号线输出写入测试信号，以同时对耦接于同一组实体信号线的多个被测芯片进行写入测试。

11.如权利要求7所述的芯片测试方法，其特征在于，还包括：

同时使能所述n条片选信号线，并对所述m组实体信号线输出写入测试信号，以实现同时对所述m*n个被测芯片进行写入测试。

12.一种芯片测试装置，其特征在于，包括：

测试方案确定模块，设置为确定一个被测芯片的信号线耦接关系；

测试信号输出模块，设置为根据所述信号线耦接关系使能所述被测芯片耦接的片选信号线并同时对所述被测芯片耦接的实体信号线输出测试信号。

13.一种芯片测试设备，其特征在于，包括：

存储器；以及

耦合到所属存储器的处理器，所述处理器被配置为基于存储在所述存储器中的指令，执行如权利要求7-11任一项所述的芯片测试方法。

14.一种计算机可读存储介质，其上存储有程序，该程序被处理器执行时实现如权利要求7-11任一项所述的芯片测试方法。

Images