JP2007227883A - ベース半導体チップ、半導体集積回路装置及びその製造方法 - Google Patents

Abstract

【課題】半導体基板における各機能ブロックの配置を容易に確認することが可能で且つ機能ブロックを選択的に組み合わせ且つ分割することが可能で、各機能ブロック同士の接続の自在な組み替えが可能な半導体集積回路装置を実現できるようにする。
【解決手段】半導体集積回路装置は、半導体基板における所定の領域に互いに独立して形成され且つ信号を入出力するパッド２２をそれぞれ有する複数の機能ブロック２１を含むベース半導体チップ２０と、パッド２２と接続され且つ切断可能に形成された複数の配線３１とを備えている。各機能ブロック２１間における信号の入出力は、各配線３１を介して行う。
【選択図】図１

Description

本発明は、半導体基板に複数の機能ブロックが形成されたベース半導体チップ、それを用いた半導体集積回路装置及びその製造方法に関する

複雑な処理機能を有する半導体チップを形成する方法として、半導体集積回路が形成された複数の半導体チップをダイパッドの上に配置して実装する、マルチチップモジュール（ＭＣＭ）が知られている（例えば、特許文献１を参照。）。

しかし、ＭＣＭにおいては機能が異なる複数の半導体チップを準備し、ダイパッド上におけるその配置を決定し、各チップ同士及びチップとダイパッドとの配線等を行う必要がある。このため、製造工程が複雑になり、組み合わせる半導体チップにも制限がある等の問題がある。

このような問題を解決するために、半導体基板に複数の半導体集積回路のブロックを形成し、ブロック同士を相互に配線したシステムオンチップ（ＳＯＣ）の開発が進められている（例えば、特許文献２を参照。）。

ＳＯＣは、マイクロプロセッサ及びメモリ等の機能をそれぞれ有する複数の機能ブロックが一枚の半導体基板に一体に形成されている。このため、各機能ブロック間の配線等を行うことなく、１つのチップにより複雑な処理機能を有する半導体集積回路装置（ＬＳＩ）を容易に実現できる。
特開２０００−３４９２２６号公報（図１） 特開２００３−１８８３５１号公報（図１）

しかしながら、前記従来のＳＯＣによるＬＳＩには、まず第１に故障等の解析等が困難であるという問題がある。一般にＳＯＣの設計を支援する自動配置配線ツールは、各機能ブロックを半導体基板にランダムに配置する。さらに、設計業務を行う部署と解析業務を行う部署とが異なったり、場合によっては別々の会社であったりするため、担当者間の情報の共有が困難である。このため、機能ブロック間の境界が不明となり、ＬＳＩに問題が発生した際に、どの機能ブロックに問題が発生したのかを特定することが困難である。また、不要な機能ブロックを後から切り離して分割することも困難である。

また、複数の機能ブロック同士をどのように配線するかという仕様が決定された後、半導体基板に配線層を形成して各機能ブロック同士を配線する必要があるため、配線の仕様が決定されてから製品が出荷可能となるまでの間に時間がかかるという問題がある。

さらに、配線を変更することにより、他の仕様を満たすＳＯＣを実現することができるが、一旦配線層を形成すると、機能ブロック同士の接続を組み替えることがほとんど不可能となるという問題がある。ＳＯＣは特殊化した用途に用いられることが多く、多品種少量生産が求められている。しかし、半導体ウェハの大口径化が進むに従い、一枚の半導体ウェハから多数のＳＯＣが生産され、大量の在庫を抱えることになってしまう。

また、複数の機能ブロックのうちの一部の機能ブロックのみに不具合が生じた場合に、不具合が生じた機能ブロックが不要な別の仕様の製品に流用することが考えられるが、一旦配線層を形成してしまうと、流用が不可能となる。

また、複数の機能ブロックの中には検査を行うための検査用の機能ブロックが含まれていることが多く、検査用の機能ブロックは検査終了後は不要となる。しかし、検査用の機能ブロックの位置を特定することが困難であり、配線層により配線が行われている場合には、検査用の機能ブロックを検査後に切り離すことは困難である。

本発明は、前記従来の問題を解決し、半導体基板における各機能ブロックの配置を容易に確認することを可能とすると共に、機能ブロックを選択的に組み合わせ且つ分割することが可能で、各機能ブロック同士の接続の自在な組み替えが可能なベース半導体チップ及び半導体集積回路装置を実現できるようにすることを目的とする。

前記従来の目的を達成するため、本発明は半導体集積回路装置を、ベース半導体チップに形成された機能ブロック同士が切断可能な配線によって接続された構成とする。

具体的に、本発明に係る半導体集積回路装置は、半導体基板における所定の領域に互いに独立して形成され且つ信号を入出力するパッドをそれぞれ有する複数の機能ブロックを含む半導体チップと、パッドと接続され且つ切断可能に形成された複数のパッド間配線とを備え、各機能ブロック間における信号の入出力は、各パッド間配線を介して行うことを特徴とする。

本発明の半導体集積回路装置によれば、パッドを有する複数の機能ブロックを有する半導体チップを備えているため、各機能ブロックの半導体チップにおける位置を特定することが容易となる。従って、故障解析等を迅速に行うことが可能となる。また、パッド同士を互いに接続し且つ切断可能に形成された複数のパッド間配線を備えているため、機能ブロック同士の接続を半導体プロセスの後に行うことができる。従って、配線仕様が決定されてから出荷までの時間を大幅に短縮することができる。さらに、各パッド同士を接続する配線を組み替えることにより、機能ブロック同士の接続を容易に組み替えることができる。従って、１種類のベース半導体チップから機能が異なる複数種類の半導体集積回路を容易に生産することが可能となるので、在庫の増大を防ぐことができる。

本発明の半導体集積回路装置において、複数のパッド間配線は、ワイヤ配線、めっき配線及び配線層配線のうちの少なくとも１つであることが好ましい。このような構成とすることにより各パッド間の配線の切断及び組み替えを容易に行うことが可能となる。

本発明の半導体集積回路装置において、各機能ブロック同士を直接接続し、機能ブロック間における信号の入出力に用いるブロック間配線層配線をさらに備えていることが好ましい。このような構成とすることにより、切断する可能性が低い配線はあらかじめブロック間配線層配線として形成しておくことが可能となり、生産性が向上する。また、このような場合であっても、各機能ブロックに設けられたパッドにより各機能ブロックの半導体チップにおける位置を容易に特定することができるので、ブロック間配線層配線の切断が問題となることはない。

本発明の半導体集積回路装置において、複数の機能ブロックの一部は、残部の機能ブロックの動作を検査する検査用機能ブロックであり、検査用機能ブロックのパッドと接続されたパッド間配線は、該パッド間配線の途中において切断されていることが好ましい。このような構成とすることにより、検査の終了後に不要となる検査用機能ブロックによって消費電力が増大することを防ぐことが可能となる。

本発明の半導体集積回路装置において、複数の機能ブロックの一部は、動作させる必要がない余剰の機能ブロックであり、パッドのうちの余剰の機能ブロックに形成されたパッドには、パッド間配線が接続されていないことが好ましい。また、パッドのうちの余剰の機能ブロックに形成されたパッドと接続されたパッド間配線は、該パッド間配線の途中において切断されていてもよい。このような構成とすることにより、不要な機能回路ブロックによって消費電力が増大することを防ぐことができる。また、不要な機能回路ブロックに不良が発生することにより、チップ全体が不良となることを防ぐことができるので、歩留まりを向上させることができる。

本発明の半導体集積回路装置において、半導体基板は、平面多角形状であることが好ましい。このような構成とすることにより、半導体集積回路装置のバリエーションを増やすことができる。

本発明に係るベース半導体チップは、半導体基板における所定の領域に互いに独立して形成された複数の機能ブロックを備え、各機能ブロックは、該各機能ブロックに対して信号の入出力を行うパッドをそれぞれ有していることを特徴とする。

本発明のベース半導体チップによれば、各機能ブロックは、該機能ブロックに対して信号の入出力を行うパッドをそれぞれ有しているため、半導体基板における各機能ブロックの位置を特定することが容易となる。また、各機能ブロックは互いに独立して形成されているため、半導体基板を切断することにより各機能ブロックを物理的に切り離すことが容易である。従って、一種類のチップから機能が異なる複数種類の半導体集積回路を生産することが可能となる。また、その際に不要な機能回路ブロックにより消費電力が増大することを防ぐことができる。

本発明のベース半導体チップにおいて、半導体基板における少なくとも一の機能ブロックが形成された領域を切り出した部分は、独立した半導体チップとして機能することが好ましい。この場合において、半導体チップは、平面多角形状であることが好ましい。

本発明のベース半導体チップにおいて、半導体基板における各機能ブロック同士の間の領域に形成され、切断することにより各機能ブロックの機能を切り替えるオプション配線をさらに備えていることが好ましい。このような構成とすることにより、１つの半導体チップからより多くの種類の半導体集積回路装置を生産することが可能となる。

本発明のベース半導体チップにおいて、半導体基板における各機能ブロック同士の境界部分には、該境界部分に沿って溝部が形成されていても、凸部が形成されていてもよい。また、該境界部分を示す目印となる目印パターンが形成されていることが好ましい。このような構成とすることにより、各機能ブロック同士の境界がより明確となる。また、半導体基板の切断が容易となり、機能ブロックを切り離す際にベース半導体チップが汚染されることを抑えることが可能となる。

この場合において、目印パターンは、境界部分に沿って描画された目印線であることが好ましい。また、目印パターンは、各機能ブロック同士の境界線上からずれた位置に形成されていることが好ましい。

本発明に係る半導体集積回路装置の製造方法は、半導体基板における所定の領域に、それぞれがパッドを有し且つ互いに独立した複数の機能ブロックが形成されたベース半導体チップを準備する工程（ａ）と、各機能ブロックのパッドのうちの対応するパッド同士を互いに接続し且つ切断可能な複数のパッド間配線を形成することにより複数の機能ブロックを選択的に組み合わせる工程（ｂ）と、複数のパッド間配線のうちの一部を切断して複数の機能ブロックのうちの一部を切り離す工程（ｃ）とを備えていることを特徴とする。

本発明の半導体集積回路装置の製造方法によれば、準備したベース半導体チップに複数のパッド間配線を形成する工程と、形成したパッド間配線を切断する工程とを備えているため、ベース半導体チップが有している複数の機能ブロックのうちの必要とする機能ブロックだけを動作させる半導体集積回路装置を容易に形成することができる。

本発明の半導体集積回路装置の製造方法において、工程（ｂ）は、ワイヤ配線、めっき配線及び配線層配線のうちの少なくとも１つを形成する工程であることが好ましい。

本発明の半導体集積回路装置の製造方法は、工程（ｂ）よりも後で且つ工程（ｃ）よりも前に、複数の機能ブロックのうちの一部を用いて、残部の機能ブロックの動作を検査する工程（ｄ）をさらに備え、工程（ｃ）において、検査に用いた機能ブロックを切り離すことが好ましい。このような構成とすることにより、検査用の機能ブロックを検査後に切り離すことができるので、検査用の機能ブロックにより半導体集積回路装置の消費電力が増大することを防ぐことができる。

本発明の半導体集積回路装置の製造方法において、複数の機能ブロックのうちの一部は、動作させる必要がない余剰の機能ブロックであり、工程（ｃ）において、余剰の機能ブロックを切り離すことが好ましい。このような構成とすることにより、余剰の機能ブロックにより半導体集積回路装置の消費電力が増大することを防ぐことができる。

本発明の半導体集積回路装置の製造方法は、工程（ｃ）よりも後に、新たなワイヤ配線又はめっき配線を形成することにより、複数の機能ブロックの組み合わせを変更する工程（ｅ）をさらに備えていることが好ましい。このような構成とすることにより、ベース半導体チップを新たな機能を有する半導体回路装置に組み替えることができる。

本発明の半導体集積回路装置の製造方法は、工程（ａ）よりも後に、半導体基板における複数の機能ブロックのうちの一部の機能ブロックが形成された領域を他の機能ブロックが形成された領域からダイシングにより分離する工程（ｆ）をさらに備えていることが好ましい。このような構成とすることにより、不要な機能ブロックを物理的に切り離すことが可能となる。

本発明の半導体集積回路装置の製造方は、工程（ｆ）において、半導体基板が平面形状多角形状となるようにダイシングすることが好ましい。

本発明に係るベース半導体チップ及び半導体集積回路装置は、各機能ブロックの配置を容易に確認することが可能で且つ機能ブロックを選択的に組み合わせ且つ分割することが可能で、各機能ブロック同士の接続の自在な組み替えが可能なベース半導体チップ及び半導体集積回路装置を実現できる。

（第１の実施形態）
本発明の第１の実施形態について図面を参照して説明する。図１（ａ）及び（ｂ）は第１の実施形態に係る半導体集積回路装置（ＬＳＩ）の要部であり、（ａ）は平面構成を示し、（ｂ）は（ａ）のＩｂ−Ｉｂ線における断面構成を示している。

図１に示すように本実施形態のＬＳＩは、それぞれが半導体集積回路である複数の機能ブロックが形成された半導体基板であるベース半導体チップ２０と、各機能ブロックと接続されたワイヤ配線３１とを備えている。図１においては、第１の機能ブロック２１Ａ、第２の機能ブロック２１Ｂ及び第３の機能ブロック２１Ｃの３つの機能ブロックを有する例を示している。各機能ブロックはどのようなものであってもよく、例えば、マイクロプロセッサ及びメモリ等である。

各機能ブロックは、ベース半導体チップ２０の所定の領域に互いに独立して形成されており、必要とする機能ブロックのみを動作させることが可能である。また、必要に応じて不要な機能ブロックをベース半導体チップ２０から物理的に切り離すことも可能である。

各機能ブロックは、複数の機能ブロックパッド２２をそれぞれ有している。各機能ブロックパッド２２は、各機能ブロックに設けられた入出力端子（図示せず）と電気的にそれぞれ接続されている。入出力端子とは、機能ブロックに外部からの信号を入力したり、機能ブロックから外部へ信号を出力したり、機能ブロックに外部から電源を供給したりするための端子である。従って、機能ブロックパッド２２に対して、電源の供給を含む信号の入力を行うことにより各機能ブロックを動作させ、機能ブロックパッド２２から信号を出力させることができる。

ベース半導体チップ２０の外縁部には、複数の外部接続用パッド２３が形成されている。外部接続用パッド２３は、例えばリードフレーム（図示せず）とワイヤによって接続したり、フリップチップ実装に用いたりすることができる。

対応する機能ブロックパッド２２同士は、パッド間配線であるワイヤ配線３１により電気的に接続されており、第１の機能ブロック２１Ａ、第２の機能ブロック２１Ｂ及び第３の機能ブロック２１Ｃの間で信号の授受が行われる。また、所定の機能ブロックパッド２２と外部接続用パッド２３との間もパッド間配線であるワイヤ配線３２により電気的に接続されている。これにより、第１の機能ブロック２１Ａ、第２の機能ブロック２１Ｂ及び第３の機能ブロック２１Ｃと外部との信号の授受を行い、一体として所定の機能を発揮するＬＳＩが実現される。

本実施形態のＬＳＩは、ベース半導体チップ２０に形成された各機能ブロック同士を機能ブロックパッド２２とワイヤ配線３１とを介して電気的に接続している。ワイヤ配線３１の形成は配線層の形成と比べて短時間で行うことができる。従って、必要とされる機能ブロックを有するベース半導体チップ２０をあらかじめ半導体プロセスにより作成しておき、配線仕様が決定された後に、各機能ブロックの間をワイヤ配線３１により配線すれば、配線仕様の決定から出荷までの期間を大幅に短縮することができる。

また、各機能ブロックは、機能ブロックパッド２２をそれぞれ有しているため、ベース半導体チップ２０における機能ブロックの配置が明確になる。従って、トラブルが発生した際に、問題となる機能ブロックを特定することが容易となり、故障解析等を迅速に行うことが可能となる。

機能ブロックパッド２２の配置は、どのようなものであっても機能ブロックの配置を明確にすることが容易となるが、一定の規則を設けて配置することにより機能ブロックの配置の特定がさらに容易となる。図１には機能ブロックの２つの辺に沿って機能ブロックパッド２２を配置する例を示しているが、少なくとも１つの辺に沿って形成されていれば、機能ブロック同士の境界を容易に特定できるようになる。また、機能ブロックパッド２２の数によっては、４辺のそれぞれに沿って形成したり、機能ブロックの４つのコーナー部に配置したり、対角となる２つのコーナー部に配置したりしてもよい。

本実施形態のＬＳＩは、各機能ブロックが複数の機能ブロックパッド２２をそれぞれ備えているが、電源パッド又は検査用パッド等として機能ブロックパッド２２を１つしか有していない機能ブロックがあってもよい。この場合にも、機能ブロックパッド２２を機能ブロックの中心に設ける等により、機能ブロックの配置を明確にすることが可能である。

また、ワイヤ配線３１を用いることにより、必要に応じて機能ブロック間の接続を組み替えることが容易にできる。このため、一種類のベース半導体チップ２０から仕様が異なる複数種類のＬＳＩを得ることが容易にできる。例えば、図２に示すように第３の機能ブロック２１Ｃの機能が不要の場合には、第３の機能ブロック２１Ｃと接続された機能ブロックパッド２２に配線を行わないことにより、第３の機能ブロック２１Ｃを切り離すことができる。この場合、第３の機能ブロック２１Ｃへの電源の供給も行われないため、第３の機能ブロック２１ＣによりＬＳＩの消費電力が増大することもない。

また、一旦配線により接続した機能ブロックを切り離すことも容易である。例えば、第３の機能ブロック２１Ｃが第１の機能ブロック２１Ａの動作試験にのみ使用する機能ブロックである場合、第３の機能ブロック２１Ｃに対してワイヤにより配線を行い検査を行った後、第３の機能ブロック２１Ｃと接続されたワイヤを切断して、第３の機能ブロック２１Ｃを切り離すことができる。これにより、検査用の機能ブロックによるＬＳＩの消費電力の増大を抑えることが可能となる。

さらに、各機能ブロックは独立に形成されているため、不要な機能ブロックを半導体チップから物理的に除去することも可能である。このようにすれば、不要な機能ブロックにより半導体チップの面積が増大することも防ぐことができる。

なお、パッド間配線がすべてワイヤ配線の場合について説明を行ったが、パッド間配線は切断可能に形成されていればよく、図３に示すようにワイヤ配線３１と共に半導体基板の上に形成された配線層に埋め込まれた配線層配線３３を使用してもよい。通常の素子同士を接続する配線層配線は、切断する位置を特定することが困難であり、一旦形成した後に切断することはほとんど不可能である。しかし、本実施形態の配線層配線３３はパッド同士を接続しているため、切断箇所を容易に特定することができる。なお、図３にはすべての配線層配線３３がパッドを介して配線されている例を示している。しかし、周辺のパッド又は後で述べる目印パターン等により切断箇所を特定することが可能であれば、パッドを介することなく機能ブロックに設けられた入出力端子同士を直接接続するブロック間配線層配線が形成されていてもよい。

また、図４に示すように、半導体基板の上にめっき基板３７を形成しめっき配線３４を使用したり、図５に示すように配線層配線３３と共にめっき配線３４を使用することも可能である。このように、パッド間配線としてめっき配線を用いたり、配線層配線を併用したした場合にも、各機能ブロックの切り離し及び組み替えは容易に行うことができる。

例えば、図４に示すように一度めっき配線によりＭ１１とＭ１２との間及びＭ２１とＭ２２との間を接続した場合には、図６に示すようにＭ１１とＭ１２との間及びＭ２１とＭ２２との間を切断することは容易である。また、一旦切断しためっき配線を再びめっき配線により接続したり、図７示すようにワイヤ配線３５を用いて再配線することも可能である。再配線の際に元とは異なったパッド同士を接続して、機能ブロックの接続を組み替えることも可能である。

さらに、パッド間配線の一部を機能ブロックの機能を切り替えるオプション配線としてもよい。例えば、図８に示す端子Ａ１と端子Ａ２との間に１０オームの抵抗が接続されていると共に、端子Ａ１と端子Ａ２との間が配線層配線３６によりショートされている場合には抵抗は機能しない。しかし、Ｘ１とＸ２との間で配線層配線３６を切断すれば端子Ａ１と端子Ａ２との間に接続された１０オームの抵抗が機能するようになる。従って、オプション配線が接続されている場合と切断されている場合とで、機能ブロックの機能を切り替えることが可能となる。また、オプション配線を複数設けることにより、複数の機能を切り替えることが可能となる。なお、オプション配線は、切断位置が明確であれば必ずしもパッドを介して接続されている必要はない。図８においては、配線層配線をオプション配線として用いる場合について説明を行ったが、ワイヤ配線及びめっき配線を用いても同様の機能を実現可能である。

また、ベース半導体チップに切断可能な配線を形成することにより半導体集積回路装置を形成する例を示したが、ベース半導体チップの一部を切り出した半導体チップにパッド間配線を形成した場合にも同様の半導体集積回路装置が実現できる。また、ベース半導体チップにパッド間配線を形成した後、一部を切り出すことも可能である。

（第２の実施形態）
以下に、本発明の第２の実施形態について図面を参照して説明する。図９は第２の実施形態に係るベース半導体チップを示している。第２の実施形態においては、ベース半導体チップから必要とする機能ブロックを含む部分を切り出すことにより、必要とする機能を有するＬＳＩを形成することが可能である。

図９に示すようにベース半導体チップ４０は、半導体基板に形成された複数の機能ブロックからなる。図９においては、第１の機能ブロック２１Ａ、第２の機能ブロック２１Ｂ、第３の機能ブロック２１Ｃ、第４の機能ブロック２１Ｄ、第５の機能ブロック２１Ｅ及び第６の機能ブロック２１Ｆの６つの機能ブロックを有する例を示している。

図示していないが、各機能ブロックの外縁部に沿って、図１と同様に複数の機能ブロックパッド２２が形成されている。従って、ベース半導体チップ４０における各機能ブロックが形成された領域を容易に特定することができる。また、各機能ブロックは互いに独立して機能させることができるように形成されている。このため、必要に応じてベース半導体チップ４０を切断して不要な機能ブロックが形成されている領域を物理的に取り除くことができる。

また、各機能ブロック同士を接続する配線層配線が形成されていてもよい。本実施形態のベース半導体チップ４０は、各機能ブロックに機能ブロックパッドが設けられているため、各機能ブロック同士の境界を容易に特定することができる。従って各機能ブロック同士を接続する配線層配線が形成されている場合であっても、必要な機能ブロックのみを切り出すことが可能である。配線層配線を形成する場合には、ベース半導体チップ４０が所定の機能を発揮するように、すべての配線を形成しておくことも可能である。この場合には、ベース半導体チップ４０に形成された機能ブロックすべての機能を用いる場合には、ベース半導体チップ４０をそのまま使用することができる。また、切断頻度が低い配線のみを配線層配線により形成し、切断又は組み替え等の頻度が高い配線は、半導体チップの仕様が決定した後、パッド間を配線することにより形成してもよい。配線層配線は、パッド間を接続するパッド間配線であっても、パッドを介さずに機能ブロックに設けられた入出力端子同士を直接接続するブロック間配線層配線であってもよい。

例えば、図１０に示すようにベース半導体チップ４０を分割して第１の機能ブロック２１Ａ〜第５の機能ブロック２１Ｅにより構成された半導体チップ４１Ａと第６の機能ブロック２１Ｆで構成された半導体チップ４１Ｂとに分割したり、図１１に示すように第１の機能ブロック２１Ａ〜第３の機能ブロック２１Ｃで構成された半導体チップ４１Ｃと第４の機能ブロック２１Ｄ〜第６の機能ブロック２１Ｆで構成された半導体チップ４１Ｄとに分割したりすることが容易に行える。

また、図１２に示すようにベース半導体チップ４０の各機能ブロック同士の境界部分に沿って溝部４２を形成してもよい。溝部４２の幅ｗ及び深さｔは、チップのサイズ等を考慮して任意に設定すればよいが、例えばｗが５０μｍで、ｔが１００μｍの溝であれば、各機能ブロックの境界を認識することが可能となり、各機能ブロックの物理的な分離が容易となる。

また、図１３に示すように溝部に代えて凸部を形成してもよい。図７に示すように２つの凸部４３ａと凸部４３ｂとが各機能ブロック同士の境界部分に沿って互いに平行に形成されている。凸部４３ａ及び凸部４３ｂの幅ｗを５０μｍとし、高さｔを１００μｍとし、凸部４３ａと凸部４３ｂとの間隔ｄを５０μｍとすれば、十分に機能ブロック間の境界が認識可能であり、各ブロックを選択的に切り離すことが可能になる。また、機能ブロック間を選択的に分割し切り離す場合に、切断による機能ブロックの汚染を防止できる。

また、ベース半導体チップ４０の分割は、方形状に限られない。例えば、図１４に示すように第１の機能ブロック２１Ａと第２の機能ブロック２１Ｂで構成された半導体チップ４１Ｅと、第３の機能ブロック２１Ｃ〜第６の機能ブロック２１Ｆで構成された半導体チップ４１Ｆとに分割してもよい。このように矩形の形状でなく多角形の形状に半導体チップを構成すれば半導体チップのバリエーションを増やすことができる。近年では従来のダイヤモンドカッターによるダイシングではなくレーザー光を用いたダイシングが行えるようになってきており、レーザー光を用いたダイシングを行えば多角形の形状の半導体チップを構成することが可能である。

このような分割を行う場合には、例えば図１５に示すようにベース半導体チップ４０の各機能ブロック同士の境界部分に沿って目印線Ｍ１−Ｍ２を描画してもよい。目印線はベース半導体チップ４０の表面に描画してもよく、ベース半導体チップ４０の半導体基板自体又は半導体基板の上に形成された絶縁層等に描画してもよい。目印線により各機能ブロックの境界を認識することが可能となり、Ｃ１−Ｃ２において各機能ブロックを切り離す際に高精度で且つ容易に切断を行うことができる。

また、図１６に示すようにベース半導体チップ４０の各機能ブロック同士の境界部分に沿って切断線の頂点となる位置に目印パターンＭ３、Ｍ４、Ｍ５及びＭ６を形成してもよい。目印パターンはベース半導体チップ４０の表面に形成されていても、絶縁層等の下側に埋め込まれていてもよい。境界部分に目印パターンを有することで、Ｃ１−Ｃ２において機能ブロックを切り離す際にパターンによる切断面への汚染を最小限に抑え高精度で且つ容易に切断を行うことができる。ダイシングを行う基準ポイントを示す最低限のパターン形成だけでよいので、パターン形成のコスト削減が可能になる。

また、図１７に示すようにベース半導体チップ４０の各機能ブロック同士の境界部分付近に、境界部付近目印パターンＭ７−Ｍ８を形成してもよい。境界部付近目印パターンＭ７−Ｍ８は、右に２０μｍの箇所を切断することを示している。パターンはベース半導体チップ４０の表面に形成しても、ベース半導体チップ４０の半導体基板自体及び半導体基板の上に形成された絶縁層等に形成してもよい。境界部分付近に目印となるパターンを有することで、機能ブロックを切り離す際にパターンによる切断面への汚染を抑え容易に切断を行うことができる。ダイシングを行う箇所にまさしくパターンがあった場合、パターンがダイシングの邪魔になり、加工精度が悪くなる恐れがあったが、切断箇所から少し離した場所にパターンを形成するためその影響はなく高精度に切断することが可能になる。なお、切断箇所と境界部付近目印パターンとの距離を２０μｍとしたが、この値は適宜変更してかまわない。

ベース半導体チップ４０から分割して形成した半導体チップは、それぞれ単体の半導体チップとして使用することができる。また、第１の実施形態に示したように各機能ブロック同士をワイヤ配線やめっき配線等からなるパッド間配線により接続することにより、各機能ブロックが一体として機能するＬＳＩを実現できる。従って、一旦形成したベース半導体チップのうちの必要とする機能ブロックのみを組み合わせてＬＳＩを形成することができ、効率的な生産を行うことが可能となる。なお、ベース半導体チップ４０のすべての機能ブロックを使用する場合には、ベースとなる半導体チップを分割することなくパッド間配線により接続してもよい。

また、各機能ブロックの間にオプション配線を配置しておき、必要となる機能に応じて切り分けて使用すれば、複数の機能を切り分けて使用することができる。例えば、図１８に示す端子Ｂ１と端子Ｂ２との間には１０オームの抵抗が接続されると共に、端子Ｂ１と端子Ｂ２との間は配線層配線３６でショートしてある。この場合、抵抗は機能しないが、Ｘ３とＸ４との間においてベース半導体チップ４０を切断した場合には端子Ｂ１と端子Ｂ２との間に接続された１０オームの抵抗が機能するようになる。このようにオプション配線によって複数の機能が実現できる。同様に他のオプション配線をＹ３−Ｙ４で切断できるようにしておけば、さらに多くの組み合わせが実現できる。図１８では配線層配線を用いてオプション配線を形成する場合について説明を行ったが、ワイヤ配線又はめっき配線を用いても同様の機能が実現可能である。また、配線層配線３６は、パッド同士を接続するパッド間配線であっても、パッドを介さずに端子同士を接続する配線であってもよい。

本発明に係る半導体集積回路装置及び半導体チップは、半導体基板における各機能ブロックの配置を容易に確認することが可能で且つ機能ブロックを選択的に組み合わせ且つ分割することが可能で、各機能ブロック同士の接続の自在な組み替えが可能なベース半導体チップ、半導体集積回路装置及びその製造方法を実現でき、半導体基板に複数の機能ブロックが形成されたベース半導体チップ、半導体集積回路装置及びその製造方法等として有用である。

（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体集積回路装置を示し、（ａ）は平面図であり、（ｂ）は（ａ）のＩｂ−Ｉｂ線における断面図である。 本発明の第１の実施形態に係る半導体集積回路装置の変形例を示す平面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体集積回路装置の変形例を示し、（ａ）は平面図であり、（ｂ）は（ａ）のIIIｂ−IIIｂ線における断面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体集積回路装置の変形例を示し、（ａ）は平面図であり、（ｂ）は（ａ）のIVｂ−IVｂ線における断面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体集積回路装置の変形例を示し、（ａ）は平面図であり、（ｂ）は（ａ）のＶｂ−Ｖｂ線における断面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体集積回路装置の変形例を示し、（ａ）は平面図であり、（ｂ）は（ａ）のVIｂ−VIｂ線における断面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体集積回路装置の変形例を示し、（ａ）は平面図であり、（ｂ）は（ａ）のVIIｂ−VIIｂ線における断面図である。 本発明の第１の実施形態に係る半導体集積回路装置の変形例を示す平面図である。 本発明の第２の実施形態に係る半導体チップを示す平面図である。 本発明の第２の実施形態に係る半導体チップの分割例を示す平面図である。 本発明の第２の実施形態に係る半導体チップの分割例を示す平面図である。 （ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体集積回路装置における半導体チップの変形例を示し、（ａ）は平面図であり、（ｂ）は（ａ）のXIIｂ−XIIｂ線における断面図である。 （ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体チップの変形例を示し、（ａ）は平面図であり、（ｂ）は（ａ）のXIIIｂ−XIIIｂ線における断面図である。 本発明の第２の実施形態に係る半導体チップの分割例を示す平面図である。 本発明の第２の実施形態に係る半導体チップの変形例を示す平面図である。 本発明の第２の実施形態に係る半導体チップの変形例を示す平面図である。 本発明の第２の実施形態に係る半導体チップの変形例を示す平面図である。 本発明の第２の実施形態に係る半導体チップの変形例を示す平面図である。

符号の説明

２１Ａ 第１の機能ブロック
２１Ｂ 第２の機能ブロック
２１Ｃ 第３の機能ブロック
２１Ｄ 第４の機能ブロック
２１Ｅ 第５の機能ブロック
２１Ｆ 第６の機能ブロック
２２ 機能ブロックパッド
２３ 外部接続用パッド
３１ ワイヤ配線
３２ ワイヤ配線
３３ 配線層配線
３４ めっき配線
３５ ワイヤ配線
３６ 配線層配線
３７ めっき基板
４０ ベース半導体チップ
４１Ａ 半導体チップ
４１Ｂ 半導体チップ
４１Ｃ 半導体チップ
４１Ｄ 半導体チップ
４１Ｅ 半導体チップ
４１Ｆ 半導体チップ
４２ 溝部
４３ａ 凸部
４３ｂ 凸部

Claims (23)

1. 半導体基板における所定の領域に互いに独立して形成され且つ信号を入出力するパッドをそれぞれ有する複数の機能ブロックを含む半導体チップと、
   前記パッドと接続され且つ切断可能に形成された複数のパッド間配線とを備え、
   前記各機能ブロック間における信号の入出力は、前記各パッド間配線を介して行うことを特徴とする半導体集積回路装置。
2. 前記複数のパッド間配線は、ワイヤ配線、めっき配線及び配線層配線のうちの少なくとも１つであることを特徴とする請求項１に記載の半導体集積回路装置。
3. 前記各機能ブロック同士を直接接続し、前記機能ブロック間における信号の入出力に用いるブロック間配線層配線をさらに備えていることを特徴とする請求項１又は２に記載の半導体集積回路装置。
4. 前記複数の機能ブロックの一部は、残部の機能ブロックの動作を検査する検査用機能ブロックであり、
   前記検査用機能ブロックのパッドと接続された前記パッド間配線は、該パッド間配線の途中において切断されていることを特徴とする請求項１から３のいずれか１項に記載の半導体集積回路装置。
5. 前記複数の機能ブロックの一部は、動作させる必要がない余剰の機能ブロックであり、
   前記パッドのうちの前記余剰の機能ブロックに形成されたパッドには、前記パッド間配線が接続されていないことを特徴とする請求項１から３のいずれか１項に記載の半導体集積回路装置。
6. 前記複数の機能ブロックの一部は、動作させる必要がない余剰の機能ブロックであり、
   前記パッドのうちの前記余剰の機能ブロックに形成されたパッドと接続された前記パッド間配線は、該パッド間配線の途中において切断されていることを特徴とする請求項１から３のいずれか１項に記載の半導体集積回路装置。
7. 前記半導体基板は、平面多角形状であることを特徴とする請求項１から６のいずれか１項に記載の半導体集積回路装置。
8. 半導体基板における所定の領域に互いに独立して形成された複数の機能ブロックを備え、
   前記各機能ブロックは、該各機能ブロックに対して信号の入出力を行うパッドをそれぞれ有していることを特徴とするベース半導体チップ。
9. 前記半導体基板における少なくとも一の前記機能ブロックが形成された領域を切り出した部分は、独立した半導体チップとして機能することを特徴とする請求項８に記載のベース半導体チップ。
10. 前記半導体チップは、平面多角形状であることを特徴とする請求項９に記載のベース半導体チップ。
11. 前記半導体基板における前記各機能ブロック同士の間の領域に形成され、切断することにより前記各機能ブロックの機能を切り替えるオプション配線をさらに備えていることを特徴とする請求項８から１０のいずれか１項に記載のベース半導体チップ。
12. 前記半導体基板における前記各機能ブロック同士の境界部分には、該境界部分に沿って溝部が形成されていることを特徴とする請求項８から１１のいずれか１項に記載のベース半導体チップ。
13. 前記半導体基板の前記各機能ブロック同士の境界部分には、該境界部分に沿って凸部が形成されていることを特徴とする請求項８から１１のいずれか１項に記載のベース半導体チップ。
14. 前記半導体基板の前記各機能ブロック同士の境界部分には、該境界部分を示す目印となる目印パターンが形成されていることを特徴とする請求項８から１１のいずれか１項に記載のベース半導体チップ。
15. 前記目印パターンは、前記境界部分に沿って描画された目印線であることを特徴とする請求項１４に記載のベース半導体チップ。
16. 前記目印パターンは、前記各機能ブロック同士の境界線上からずれた位置に形成されていることを特徴とする請求項１４に記載のベース半導体チップ。
17. 半導体基板における所定の領域に、それぞれがパッドを有し且つ互いに独立した複数の機能ブロックが形成されたベース半導体チップを準備する工程（ａ）と、
    前記各機能ブロックのパッドのうちの対応するパッド同士を互いに接続し且つ切断可能な複数のパッド間配線を形成することにより前記複数の機能ブロックを選択的に組み合わせる工程（ｂ）と、
    前記複数のパッド間配線のうちの一部を切断して前記複数の機能ブロックのうちの一部を切り離す工程（ｃ）とを備えていることを特徴とする半導体集積回路装置の製造方法。
18. 前記工程（ｂ）は、ワイヤ配線、めっき配線及び配線層配線のうちの少なくとも１つを形成する工程であることを特徴とする請求項１７に記載の半導体集積回路装置の製造方法。
19. 前記工程（ｂ）よりも後で且つ前記工程（ｃ）よりも前に、前記複数の機能ブロックのうちの一部を用いて、残部の機能ブロックの動作を検査する工程（ｄ）をさらに備え、
    前記工程（ｃ）において、前記検査に用いた機能ブロックを切り離すことを特徴とする請求項１７又は１８に記載の半導体集積回路装置の製造方法。
20. 前記複数の機能ブロックのうちの一部は、動作させる必要がない余剰の機能ブロックであり、
    前記工程（ｃ）において、前記余剰の機能ブロックを切り離すことを特徴とする請求項１７又は１８に記載の半導体集積回路装置の製造方法。
21. 前記工程（ｃ）よりも後に、新たなワイヤ配線又はめっき配線を形成することにより、前記複数の機能ブロックの組み合わせを変更する工程（ｅ）をさらに備えていることを特徴とする請求項１７又は１８に記載の半導体集積回路装置の製造方法。
22. 前記工程（ａ）よりも後に、前記半導体基板における前記複数の機能ブロックのうちの一部の機能ブロックが形成された領域を他の機能ブロックが形成された領域からダイシングにより分離する工程（ｆ）をさらに備えていることを特徴とする請求項１７から２１のいずれか１項に記載の半導体集積回路装置の製造方法。
23. 前記工程（ｆ）において、前記半導体基板が平面形状多角形状となるようにダイシングすることを特徴とする請求項２２に記載の半導体集積回路装置の製造方法。

Images