CN105224702B - 一种版图设计方法和版图设计系统 - Google Patents

一种版图设计方法和版图设计系统 Download PDF

Info

Publication number
CN105224702B
CN105224702B CN201410276868.4A CN201410276868A CN105224702B CN 105224702 B CN105224702 B CN 105224702B CN 201410276868 A CN201410276868 A CN 201410276868A CN 105224702 B CN105224702 B CN 105224702B
Authority
CN
China
Prior art keywords
file
drc
layout
layout file
verifying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410276868.4A
Other languages
English (en)
Other versions
CN105224702A (zh
Inventor
樊强
李雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410276868.4A priority Critical patent/CN105224702B/zh
Priority to US14/735,952 priority patent/US9489481B2/en
Publication of CN105224702A publication Critical patent/CN105224702A/zh
Application granted granted Critical
Publication of CN105224702B publication Critical patent/CN105224702B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种版图设计方法和版图设计系统，涉及集成电路设计及制造技术领域。本发明的版图设计方法，包括冗余通孔填充、版图合并、调用PDK中的DRC编码进行DRC验证、去除DRC验证错误等步骤，可以降低建立冗余通孔填充方案的工作负载、提高版图设计的效率，提高产品良率，从而从多方面降低成本。本发明的版图设计系统，包括冗余通孔填充模块、版图合并模块、DRC验证模块以及版图操作模块等独立的模块，该模块化的冗余通孔填充方案直接调用PDK中的DRC编码进行DRC验证而不需为了和冗余通孔填充整合成一个文件而大量修改PDK DRC编码，可以降低工作量，该方案还可以使各个模块自由组合，从而使客户可以根据自身软件许可进行自由搭配，降低使用成本。

Description

一种版图设计方法和版图设计系统
技术领域
本发明涉及集成电路(IC)设计及制造技术领域，具体而言涉及一种版图设计方法和版图设计系统。
背景技术
随着半导体技术发展到40nm及以下工艺节点，需要在设计的版图中插入冗余通孔(redundant via；RV)。冗余通孔的插入通常是指以矩形通孔(或称条状通孔)或者双正方形通孔代替单正方形通孔。通过冗余通孔插入，可以降低通孔(via)的断路风险并可以帮助降低连接电阻，从而提高产品的良率。因此，冗余通孔插入已经成为可制造设计(DFM)的一个重要内容。
然而，目前的冗余通孔(RV)插入方法是将冗余通孔填充(RV filling)、设计规则检查(DRC)与版图操作(layout operation)混合在一起进行的，上述三个功能通过一个模块来实现。在版图设计过程中，采用上述方法进行冗余通孔的插入往往存在如下问题：每条DRC编码均需要被修改来更新变化的和导出的层名称，以在一个脚本里调用冗余通孔填充结果。这会造成非常高的工作负载，尤其当设计规则越来越复杂以及经常进行版本升级的情况下。例如，图1示意了DRC编码在修改前后的变化的对比情况，其中上图为一种原始DRC编码，下图为对上图的原始DRC编码的层名称进行修改后得到的DRC编码，由此可见，对DRC编码的修改会造成非常高的工作负载。而且，修改后的DRC编码往往不易被质量保证流程检测出真实存在的错误，导致建立和维持冗余通孔的运行设置(runset)文件非常困难。
此外，采用上述方法进行冗余通孔的插入还存在如下问题：冗余通孔填充(RVfilling)与设计规则检查(DRC)必须使用同一EDA厂商的相同软件。用户不能混合使用不同的软件来实施冗余通孔填充，例如：使用一个EDA工具软件进行冗余通孔的填充而使用另一个EDA工具软件进行设计规则检查通常是不可行的。这也就导致了在版图设计过程中如果使用这一冗余通孔填充方法，将需要在获得软件许可上花费很多。
因此，为了解决现有技术中的上述技术问题，有必要提出一种新的版图设计方法和版图设计系统。
发明内容
针对现有技术的不足，本发明提供一种版图设计方法和版图设计系统，可以降低工作负载、提高版图设计的效率，并可以降低成本。
本发明实施例一提供一种版图设计方法，所述方法包括：
步骤S101：提供原始版图文件，对所述原始版图文件进行冗余通孔填充以形成第二版图文件；
步骤S102：将所述第二版图文件与所述原始版图文件合并以形成第三版图文件；
步骤S103：对所述第三版图文件进行DRC验证，其中所述DRC验证直接调用PDK中的DRC编码并根据验证结果输出包含DRC错误的第四版图文件；
步骤S104：将所述第四版图文件中的DRC错误从所述第二版图文件中通过版图操作去除以形成第五版图文件，并将所述第五版图文件与所述原始版图文件合并以形成第六版图文件。
可选地，在所述步骤S104之后还包括步骤S105：
对DRC验证的次数与预设的DRC验证次数是否相等进行判断，并分别情况进行如下处理：如果次数相等，则将所述第六版图文件作为最终的版图文件输出；如果次数不相等，则重复执行所述步骤S103至所述步骤S105。
可选地，在所述步骤S101中，所述冗余通孔填充为：采用矩形通孔或者双正方形通孔代替所述原始版图文件中的正方形的单通孔。
可选地，所述原始版图文件、所述第二版图文件、所述第三版图文件、所述第四版图文件、所述第五版图文件和所述第六版图文件为GDS格式或OASIS格式。
可选地，在所述步骤S104中，将所述第四版图文件中的DRC错误从所述第二版图文件中通过版图操作去除的方法包括：将所述第二版图文件与包含DRC错误的所述第四版图文件进行逻辑“非”(也就是“不接触”)运算。
本发明实施例二提供一种版图设计系统，所述系统包括：
冗余通孔填充模块，用于对原始版图文件进行冗余通孔填充以形成第二版图文件；
版图合并模块，用于将所述第二版图文件与所述原始版图文件合并以形成第三版图文件；
DRC验证模块，用于对所述第三版图文件进行DRC验证，其中所述DRC验证直接调用PDK中的DRC编码并根据验证的结果输出包含DRC错误的第四版图文件；
版图操作模块，用于将所述第四版图文件中的DRC错误从所述第二版图文件中通过版图操作去除以形成第五版图文件，并将所述第五版图文件与所述原始版图文件合并以形成第六版图文件。
可选地，所述系统还包括：
DRC验证判断模块，用于对DRC验证的次数与预设的DRC验证次数是否相等进行判断，并分别情况进行如下处理：如果次数相等，则将所述第六版图文件作为最终的版图文件输出；如果次数不相等，则重复执行DRC验证、版图操作以及对DRC验证的次数与预设的DRC验证次数是否相等进行判断的步骤。
可选地，所述冗余通孔填充为：采用矩形通孔或者双正方形通孔代替所述原始版图文件中的正方形的单通孔。
可选地，所述原始版图文件、所述第二版图文件、所述第三版图文件、所述第四版图文件、所述第五版图文件和所述第六版图文件为GDS格式或OASIS格式)。。
可选地，在所述版图操作模块中，将所述第四版图文件中的DRC错误从所述第二版图文件中通过版图操作去除的方法包括：将所述第二版图文件与包含DRC错误的所述第四版图文件进行逻辑“非”(也就是“不接触”)运算。
冗余通孔本发明的版图设计方法，包括冗余通孔填充、版图合并、调用PDK中的DRC编码进行DRC验证、去除DRC验证错误等步骤，可以降低建立冗余通孔填充方案的工作负载、提高版图设计的效率，提高产品良率，从而从多方面降低成本。
本发明的版图设计系统，包括冗余通孔填充模块、版图合并模块、DRC验证模块以及版图操作模块等独立的模块。模块化的冗余通孔填充方案通过“直接调用PDK中的DRC编码进行DRC验证”而不需要“为了和冗余通孔填充整合成一个文件而大量修改PDK DRC编码”，从而降低工作量。模块化的冗余通孔填充方案还可以使各个模块部分自由组合，例如A厂商软件去做冗余通孔填充，B厂商软件去做DRC验证,从而使客户可以根据自身软件许可进行自由搭配，降低客户使用成本。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为现有的版图设计方法中进行冗余通孔插入时DRC编码在修改前后的变化的对比图；
图2为本发明实施例一的版图设计方法的一种流程图；
图2’为本发明实施例的版图设计方法的另一种流程图；
图3为本发明实施例二的版图设计方法一种原理框图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。
然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
本发明实施例提供一种版图设计方法，可以解决现有技术中的上述技术问题。本实施例的版图设计方法，在进行冗余通孔插入时，具有如下优点：(1)可以直接调用晶圆厂提供的PDK(Process Design Kit，流程设计套装)中的DRC编码，不论设计规则多么复杂都几乎不需要对DRC编码进行修改，因此相对现有技术可以降低工作负载。(2)冗余通孔填充(RV filling)与设计规则检查(DRC)可以使用不同EDA厂商的工具软件自由搭配，使客户可以根据自身软件许可进行自由搭配，因此相对现有技术可以节省获得额外软件许可的使用成本。
下面，参照图2和图2’来介绍本发明实施例的版图设计方法。其中，图2为本发明实施例的版图设计方法的一种流程图，图2’为本发明实施例的版图设计方法的另一种流程图。
如图2和图2’所示，本发明实施例的版图设计方法，主要包括如下步骤：
步骤S101：提供原始版图文件(也称第一版图文件)，对所述原始版图文件进行冗余通孔填充以形成第二版图文件。
其中，原始版图(layout)文件是指利用EDA工具设计形成的包含初始的正方形单通孔的版图文件。通常地，原始版图文件(或第一版图文件)是通过了DRC验证的版图文件。冗余通孔填充(RV filling)是指用矩形通孔或者双正方形通孔代替所述原始版图文件中的正方形的单通孔。
在本实施例中，原始版图文件和第二版图文件的格式通常相同，以便于操作。示例性地，原始版图文件和第二版图文件的格式相同，其格式可以是GDS格式，也可以是OASIS等其他格式。
在本步骤中，对原始版图文件仅执行冗余通孔(RV)填充操作，输出的第二版图文件为包括冗余通孔的版图文件。
其中，步骤S101可以通过一个独立的模块(即，冗余通孔填充模块)来实现，而无需如现有技术那样与设计规则检查(DRC)以及版图操作(layout operation)混合在一起进行由一个共同的模块来一起实现。
步骤S102：将第二版图文件与原始版图文件合并(merge)，以形成第三版图文件。
其中，版图文件的“合并”(merge)可以采用各种EDA工具软件中的“Layout merge(版图合并)”功能实现。
其中，形成的第三版图文件的格式与第二版图文件以及原始版图文件的格式通常相同。当然，它们的格式也可以不同。
其中，步骤S102可以通过一个模块(例如：版图合并模块)来实现。
步骤S103：调用PDK(Process Design Kit，流程设计套装)中的DRC编码对第三版图文件进行DRC验证，并根据所述DRC验证的结果输出包含DRC错误的第四版图文件。
在本实施例中，所调用的PDK(Process Design Kit，流程设计套装)中的DRC编码可以由其他单位或个人提供，因而有利于降低重新进行编码的时间成本。
由于之前进行的冗余通孔填充可能会导致DRC错误，因此需要进行DRC验证。其中，输出的第四版图文件包含该次DRC验证的结果中显示的所有DRC错误。并且，第四版图文件可以为GDS格式或其他合适的格式。
其中，步骤S103可以通过一个模块(DRC验证模块)来实现，而无需如现有技术一样为了将DRC验证与冗余通孔填充以及版图操作整合成一个共同的模块来实现而需要大量逐条修改PDK DRC编码，从而可以降低工作负载、提高版图设计的效率。
步骤S104：将所述第四版图文件中的DRC错误从所述第二版图文件中通过版图操作去除以形成第五版图文件，并将所述第五版图文件与所述原始版图文件合并以形成第六版图文件。
具体地，将第二版图文件与第四版图文件进行逻辑运算以将第四版图文件中的DRC错误从第二版图文件中去除从而形成第五版图文件；然后，将第五版图文件与原始版图文件合并以形成第六版图文件。
显然，第五版图文件不再包括有步骤S103中的DRC验证的验证结果中所包括的DRC错误。
其中，将第二版图文件与第四版图文件进行逻辑运算的方法可以为：将第二版图文件与包含DRC错误的第四版图文件进行逻辑“非”(也就是“不接触”)运算，以形成第五版图文件。
其中，步骤S104(用于实现版图操作)可以通过一个独立的模块(例如：版图操作模块)来实现，而无需如现有技术一样将版图操作与设计规则检查(DRC)以及冗余通孔填充混合在一起通过一个模块来实现。由于本实施例将冗余通孔填充、DRC验证与版图操作分成不同的步骤采用不同的模块来实现，因此，可以降低工作负载、提高版图设计的效率。并且，由于冗余通孔填充、DRC验证等采用不同的模块，因此可以分别采用不同EDA厂商的工具软件来自由搭配实现，使客户可以根据自身软件许可进行自由组合，因此相对现有技术可以节省获得额外软件许可的使用成本。
步骤S105：对DRC验证的次数与预设的DRC验证次数是否相等进行判断，如果相等则将所述第六版图文件作为最终的版图文件输出，如果不相等则重复执行上述的步骤S103至步骤S105。
显然，最终的版图文件可以为第六版图文件或者其他版图文件。
其中，如果经过步骤S104第六版图文件中不再包含DRC错误，则步骤S105可以省略。本实施例通过增加步骤S105，可以实现复杂设计规则(如：28nm或者14nm制成设计规则)下对所有的由于冗余通孔插入所导致的DRC错误的彻底去除，有利于提高所设计的版图的良率。
在本实施例中，上述步骤S101至步骤S105(省略步骤S105的情况下，步骤S101至步骤S104)可以通过一个脚本(例如：cshell script)来实现，关于脚本的具体内容在此并不进行限定。经过上述步骤，可以实现在版图设计过程中的冗余通孔的插入，且去除了因冗余通孔填充所导致的DRC错误。
本实施例的版图设计方法，包括冗余通孔填充、版图合并、调用PDK中的DRC编码进行DRC验证、去除DRC验证错误等步骤，这些步骤可以采用独立的模块来实现，因此可以降低工作负载、提高版图设计的效率，并且可以降低软件许可使用的成本。
其中，图2示出了本发明实施例的版图设计方法的一种流程图，具体包括：
步骤S101：提供原始版图文件，对所述原始版图文件进行冗余通孔填充以形成第二版图文件；
步骤S102：将所述第二版图文件与所述原始版图文件合并以形成第三版图文件；
步骤S103：对所述第三版图文件进行DRC验证，其中所述DRC验证直接调用PDK中的DRC编码并根据验证的结果输出包含DRC错误的第四版图文件；
步骤S104：将所述第四版图文件中的DRC错误从所述第二版图文件中通过版图操作去除以形成第五版图文件，并将所述第五版图文件与所述原始版图文件合并以形成第六版图文件。
其中，图2’示出了本发明实施例的版图设计方法的另一种流程图，具体包括：
步骤S101：提供原始版图文件，对所述原始版图文件进行冗余通孔填充以形成第二版图文件；
步骤S102：将所述第二版图文件与所述原始版图文件合并以形成第三版图文件；
步骤S103：对所述第三版图文件进行DRC验证，其中所述DRC验证直接调用PDK中的DRC编码并根据验证的结果输出包含DRC错误的第四版图文件；
步骤S104：将所述第四版图文件中的DRC错误从所述第二版图文件中通过版图操作去除以形成第五版图文件，并将所述第五版图文件与所述原始版图文件合并以形成第六版图文件；
步骤S105：对DRC验证的次数与预设的DRC验证次数是否相等进行判断，如果相等则将所述第六版图文件作为最终的版图文件输出，如果不相等则重复执行上述的步骤S103至步骤S105。
实施例二
本发明实施例提供一种版图设计系统，该系统为与实施例一所述的版图设计方法相对应的系统，可以用于实现该版图设计方法。
如图3所示，本发明实施例的版图设计系统10，主要包括如下模块(Module)：
冗余通孔填充模块101：用于对原始版图文件(也称第一版图文件)进行冗余通孔填充以形成第二版图文件。
其中，原始版图文件是指利用EDA工具设计形成的包含初始的正方形单通孔的版图(layout)文件。通常地，原始版图文件(或第一版图文件)是通过了DRC验证的版图文件。冗余通孔填充(RV filling)是指用矩形通孔或者双正方形通孔代替所述原始版图文件中的正方形的单通孔。
在本实施例中，原始版图文件和第二版图文件的格式通常相同，以便于操作。示例性地，原始版图文件和第二版图文件的格式相同，其格式可以是GDS格式，也可以是OASIS等其他格式。在本实施例中，冗余通孔填充模块101对原始版图文件仅执行冗余通孔(RV)填充操作，输出的第二版图文件为包括冗余通孔的版图文件。
显然，冗余通孔填充模块101是一个独立的模块，与现有技术中将冗余通孔填充与DRC验证以及版图操作(layout operation)混合在一起由一个共同的模块实现不同。
版图合并模块102：用于将第二版图文件与原始版图文件合并(merge)，以形成第三版图文件。
其中，形成的第三版图文件的格式与第二版图文件以及原始版图文件的格式通常相同。当然，它们的格式也可以不同。
DRC验证模块103：用于对第三版图文件进行DRC验证，其中所述DRC验证直接调用PDK(流程设计套装)中的DRC编码对第三版图文件进行DRC验证，并根据所述DRC验证的结果输出包含DRC错误的第四版图文件。
在本实施例中，所调用的PDK(Process Design Kit，流程设计套装)中的DRC编码可以由其他单位或个人提供，因而有利于降低重新进行编码的时间成本。
由于之前进行的冗余通孔填充可能会导致DRC错误，因此需要进行DRC验证。其中，输出的第四版图文件包含该次DRC验证的结果中显示的所有DRC错误。并且，第四版图文件可以为GDS格式或其他合适的格式。
版图操作模块104：用于将所述第四版图文件中的DRC错误从所述第二版图文件中通过版图操作(例如进行逻辑运算)去除以形成第五版图文件，并将所述第五版图文件与所述原始版图文件合并以形成第六版图文件。
显然，第五版图文件不再包括有本次DRC验证的验证结果中所包括的DRC错误。
其中，将所述第四版图文件中的DRC错误从所述第二版图文件中通过版图操作(例如进行逻辑运算)去除的方法可以为：将第二版图文件与包含DRC错误的第四版图文件进行逻辑“非”(也就是“不接触”)运算，以形成第五版图文件。
DRC次数验证判断模块105：用于对DRC验证的次数与预设的DRC验证次数是否相等进行判断，如果相等则将所述第六版图文件作为最终的版图文件输出，如果不相等则依次重复进行如下步骤：DRC验证、版图操作、对DRC验证的次数与预设的DRC验证次数是否相等进行判断，即重复实施例一所述的步骤S103至步骤S105。
显然，最终的版图文件可以为第六版图文件或者其他版图文件。
其中，本实施例的版图设计系统也可以不包括DRC验证判断模块105。本实施例通过增加步骤S105，可以实现复杂设计规则(如：28nm或者14nm制成设计规则)下对所有的由于冗余通孔插入所导致的DRC错误的彻底去除，有利于提高所设计的版图的良率。
在本实施例中，上述各个模块可以通过一个脚本(例如：cshell script)来实现，关于该脚本的具体内容在此并不进行限定。
本实施例的版图设计系统，包括冗余通孔填充模块、版图合并模块、DRC验证模块以及版图操作模块等独立的模块，相对于现有技术，可以降低工作量、提高版图设计的效率，并且可以降低软件许可使用的成本。具体地，模块化的冗余通孔填充方案通过直接调用PDK中的DRC编码进行DRC验证而不需要为了和冗余通孔填充整合成一个文件而大量修改PDK DRC编码，可以降低工作量。模块化的冗余通孔填充方案还可以使各个模块部分自由组合，例如A厂商软件去做冗余通孔填充，B厂商软件去做DRC验证，从而使客户可以根据自身软件许可进行自由搭配，降低客户使用成本。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种版图设计方法，其特征在于，所述方法包括：
步骤S101：提供原始版图文件，对所述原始版图文件进行冗余通孔填充以形成包括冗余通孔的第二版图文件；
步骤S102：将所述第二版图文件与所述原始版图文件合并以形成第三版图文件；
步骤S103：对所述第三版图文件进行DRC验证，其中所述DRC验证直接调用PDK中的DRC编码并根据验证结果输出包含DRC错误的第四版图文件；
步骤S104：将所述第四版图文件中的DRC错误从所述第二版图文件中通过版图操作去除以形成第五版图文件，并将所述第五版图文件与所述原始版图文件合并以形成第六版图文件。
2.如权利要求1所述的版图设计方法，其特征在于，在所述步骤S104之后还包括步骤S105：
对DRC验证的次数与预设的DRC验证次数是否相等进行判断，并分情况进行如下处理：如果次数相等，则将所述第六版图文件作为最终的版图文件输出；如果次数不相等，则重复执行所述步骤S103至所述步骤S105。
3.如权利要求1所述的版图设计方法，其特征在于，在所述步骤S101中，所述冗余通孔填充为：采用矩形通孔或者双正方形通孔代替所述原始版图文件中的正方形的单通孔。
4.如权利要求1所述的版图设计方法，其特征在于，所述原始版图文件、所述第二版图文件、所述第三版图文件、所述第四版图文件、所述第五版图文件和所述第六版图文件为GDS格式或OASIS格式。
5.如权利要求1所述的版图设计方法，其特征在于，在所述步骤S104中，将所述第四版图文件中的DRC错误从所述第二版图文件中通过版图操作去除的方法包括：将所述第二版图文件与包含DRC错误的所述第四版图文件进行逻辑“非”运算。
6.一种版图设计系统，其特征在于，所述系统包括：
冗余通孔填充模块(101)，用于对原始版图文件进行冗余通孔填充以形成包括冗余通孔的第二版图文件；
版图合并模块(102)，用于将所述第二版图文件与所述原始版图文件合并以形成第三版图文件；
DRC验证模块(103)，用于对所述第三版图文件进行DRC验证，其中所述DRC验证直接调用PDK中的DRC编码并根据验证的结果输出包含DRC错误的第四版图文件；
版图操作模块(104)，用于将所述第四版图文件中的DRC错误从所述第二版图文件中通过版图操作去除以形成第五版图文件，并将所述第五版图文件与所述原始版图文件合并以形成第六版图文件。
7.如权利要求6所述的版图设计系统，其特征在于，所述系统还包括：
DRC验证次数判断模块(105)，用于对DRC验证的次数与预设的DRC验证次数是否相等进行判断，并分情况进行如下处理：如果次数相等，则将所述第六版图文件作为最终的版图文件输出；如果次数不相等，则重复执行DRC验证、版图操作以及对DRC验证的次数与预设的DRC验证次数是否相等进行判断的步骤。
8.如权利要求6所述的版图设计系统，其特征在于，所述冗余通孔填充为：采用矩形通孔或者双正方形通孔代替所述原始版图文件中的正方形的单通孔。
9.如权利要求6所述的版图设计系统，其特征在于，所述原始版图文件、所述第二版图文件、所述第三版图文件、所述第四版图文件、所述第五版图文件和所述第六版图文件为GDS格式或OASIS格式。
10.如权利要求6所述的版图设计系统，其特征在于，在所述版图操作模块(104)中，将所述第四版图文件中的DRC错误从所述第二版图文件中通过版图操作去除的方法包括：将所述第二版图文件与包含DRC错误的所述第四版图文件进行逻辑“非”运算。
CN201410276868.4A 2014-06-19 2014-06-19 一种版图设计方法和版图设计系统 Active CN105224702B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410276868.4A CN105224702B (zh) 2014-06-19 2014-06-19 一种版图设计方法和版图设计系统
US14/735,952 US9489481B2 (en) 2014-06-19 2015-06-10 Layout design method and system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410276868.4A CN105224702B (zh) 2014-06-19 2014-06-19 一种版图设计方法和版图设计系统

Publications (2)

Publication Number Publication Date
CN105224702A CN105224702A (zh) 2016-01-06
CN105224702B true CN105224702B (zh) 2019-01-22

Family

ID=54869889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410276868.4A Active CN105224702B (zh) 2014-06-19 2014-06-19 一种版图设计方法和版图设计系统

Country Status (2)

Country Link
US (1) US9489481B2 (zh)
CN (1) CN105224702B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108121830A (zh) * 2016-11-28 2018-06-05 深圳市中兴微电子技术有限公司 一种芯片制造方法及其装置
CN108268684B (zh) * 2016-12-30 2021-07-13 中芯国际集成电路制造(上海)有限公司 建立可制造性设计模型的数据处理方法及其数据处理装置
CN110688819A (zh) * 2019-09-12 2020-01-14 无锡江南计算技术研究所 一种基于Allegro软件的同平面轴对称器件布局复用方法
CN112434484A (zh) * 2020-12-02 2021-03-02 长江存储科技有限责任公司 一种冗余填充方法
CN113792525B (zh) * 2021-11-16 2023-02-28 北京芯愿景软件技术股份有限公司 集成电路版图设计方法、装置及设备
CN114330199B (zh) * 2021-12-28 2024-05-17 海光信息技术股份有限公司 一种设计文件生成方法、电路板的制作方法和相关设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103268375A (zh) * 2013-05-08 2013-08-28 中国科学院微电子研究所 标准单元库版图设计规则检查验证方法
CN103838894A (zh) * 2012-11-26 2014-06-04 北京华大九天软件有限公司 一种pdk自动测试实现方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7565638B2 (en) * 2006-11-21 2009-07-21 Sun Microsystems, Inc. Density-based layer filler for integrated circuit design
US7996808B2 (en) * 2007-07-26 2011-08-09 International Business Machines Corporation Computer readable medium, system and associated method for designing integrated circuits with loop insertions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103838894A (zh) * 2012-11-26 2014-06-04 北京华大九天软件有限公司 一种pdk自动测试实现方法
CN103268375A (zh) * 2013-05-08 2013-08-28 中国科学院微电子研究所 标准单元库版图设计规则检查验证方法

Also Published As

Publication number Publication date
CN105224702A (zh) 2016-01-06
US9489481B2 (en) 2016-11-08
US20150370957A1 (en) 2015-12-24

Similar Documents

Publication Publication Date Title
CN105224702B (zh) 一种版图设计方法和版图设计系统
CN104517004B (zh) 产生集成电路布图的方法
US7039892B2 (en) Systems and methods for ensuring correct connectivity between circuit designs
CN100342381C (zh) 集成电路设计和整合方法
US8201136B2 (en) CAD apparatus, method, and computer product for designing printed circuit board
US20080301600A1 (en) CAD apparatus and check support apparatus
US20160110482A1 (en) Method and system for multilateral validation of wire harness design outputs
CN104899027A (zh) 一种实现js通用表单验证的方法
CN109639489A (zh) 一种RabbitMQ集群部署方法、系统、设备和介质
US6629307B2 (en) Method for ensuring correct pin assignments between system board connections using common mapping files
CN108959693B (zh) 设计集成电路的方法，以及制造集成电路的方法
US20080141183A1 (en) CAD apparatus, method, and computer product for designing printed circuit board
US20080244484A1 (en) Circuit design verification system, method and medium
US20150070048A1 (en) Verifying partial good voltage island structures
JP2006155524A (ja) 半導体集積回路の検証方法、検証装置および検証プログラム
US8099694B1 (en) Interactive tool for contemporaneous design of integrated circuits having different device packages
CN105989210B (zh) 定制化虚拟图案填充方法
KR101170546B1 (ko) 차종별 시스템의 사양 설계 방법
JP5229834B2 (ja) 回路設計方法、回路設計システム及び記録媒体
JP2015096997A (ja) 論理検証方法
JP2016119026A (ja) 信号検証システムおよび信号検証方法
CN105989202B (zh) 一种对版图进行drc验证的方法
US7168055B2 (en) Method and apparatus for detecting nets physically changed and electrically affected by design ECO
US7761835B2 (en) Semiconductor device design method, semiconductor device design system, and computer program for extracting parasitic parameters
US7460986B2 (en) System DC Analysis Methodology

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant