CN115794503A - 一种基于国产cpu主板的高性能测试装置及方法 - Google Patents
一种基于国产cpu主板的高性能测试装置及方法 Download PDFInfo
- Publication number
- CN115794503A CN115794503A CN202211212037.1A CN202211212037A CN115794503A CN 115794503 A CN115794503 A CN 115794503A CN 202211212037 A CN202211212037 A CN 202211212037A CN 115794503 A CN115794503 A CN 115794503A
- Authority
- CN
- China
- Prior art keywords
- test
- test case
- item
- instruction
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明提供了一种基于国产CPU主板的高性能测试装置及方法,装置包括:控制单元:用于接收测试用例,对测试用例进行转换,以得到依次排列的多条执行指令;通讯单元:包括测试接口以及通讯控制器;测试接口用于连接待测试芯片的SRIO接口;通讯控制器用于依次读取执行指令,根据执行指令生成激励信号,将激励信号发送给测试接口,以实现对待测试芯片中SRIO接口的测试。该高性能测试装置通过国产CPU主板实现,成本低,测试方法简单,还可以同时实现多个待测试芯片的测试,测试成本低,推广性好。
Description
技术领域
本发明属于测试技术领域,具体涉及一种基于国产CPU主板的高性能测试装置及方法。
背景技术
SRIO是面向嵌入式系统提出的高可靠、高性能、基于包交换的新一代高速互联技术。SRIO接口是面向串行背板、DSP和相关串行数据平面连接应用的串行RapidIO接口。串行RapidIO包含一个3层结构的协议,即物理层、传输层、逻辑层。物理层定义电气特性、链路控制、低级错误管理、底层流控制数据;传输层定义包交换、路由和寻址机制;逻辑层定义总体协议和包格式。
目前的DSP为了提高数据传输速度,都会集成SRIO接口,而芯片中SRIO接口的性能需要利用专有设备进行测试,目前的专有设备体积庞大、成本高、不利于推广使用。
发明内容
针对现有技术中的缺陷,本发明提供一种基于国产CPU主板的高性能测试装置及方法,测试成本低,推广性好。
第一方面,一种基于国产CPU主板的高性能测试装置,包括:
控制单元:用于接收测试用例,对测试用例进行转换,以得到依次排列的多条执行指令;
通讯单元:包括测试接口以及通讯控制器;测试接口用于连接待测试芯片的SRIO接口;通讯控制器用于依次读取执行指令,根据执行指令生成激励信号,将激励信号发送给测试接口,以实现对待测试芯片中SRIO接口的测试。
进一步地,通讯控制器还用于:
开启测试时,初始化响应故障次数为0;
接收来自待测试芯片中SRIO接口的响应数据;
当在响应时间内未接收到响应数据时,响应故障次数累计1;
当测试结束时,根据响应故障次数确定待测试芯片中SRIO接口的状态;状态为正常、通讯不稳定、通讯故障。
进一步地,测试用例通过以下方法生成:
读取测试用例模板;测试用例模板包括多个预设项和多个空白项;
接收用户操作,在测试用例模板中选中一个或多个预设项,和/或在一个或多个空白项填入指令消息,以得到测试用例。
进一步地,预设项包括SRIO接口的标准执行指令;
空白项包括名称项以及对应的数值项,名称项用于填入均衡器的待调整参数;数值项用于填入待调整参数对应的数值。
进一步地,控制单元具体用于:
从指令库中读取测试用例中预设项对应的执行指令;
从指令库中读取测试用例中空白项对应的指令模板,将名称项以及数值项的内容填入指令模板中,以得到执行指令;
将得到的执行指令按照预设项和空白项的顺序排列。
第二方面,一种基于国产CPU主板的高性能测试方法,包括:
控制单元接收测试用例,对测试用例进行转换,以得到依次排列的多条执行指令;
通讯单元依次读取执行指令,根据执行指令生成激励信号,将激励信号发送给测试接口,以实现对待测试芯片中SRIO接口的测试。
进一步地,对待测试芯片中SRIO接口的测试具体包括:
开启测试时,初始化响应故障次数为0;
接收来自待测试芯片中SRIO接口的响应数据;
当在响应时间内未接收到响应数据时,响应故障次数累计1;
当测试结束时,根据响应故障次数确定待测试芯片中SRIO接口的状态;状态为正常、通讯不稳定、通讯故障。
进一步地,测试用例通过以下方法生成:
读取测试用例模板;测试用例模板包括多个预设项和多个空白项;
接收用户操作,在测试用例模板中选中一个或多个预设项,和/或在一个或多个空白项填入指令消息,以得到测试用例。
进一步地,预设项包括SRIO接口的标准执行指令;
空白项包括名称项以及对应的数值项,名称项用于填入均衡器的待调整参数;数值项用于填入待调整参数对应的数值。
进一步地,控制单元对测试用例进行转换,以得到依次排列的多条执行指令具体包括:
从指令库中读取测试用例中预设项对应的执行指令;
从指令库中读取测试用例中空白项对应的指令模板,将名称项以及数值项的内容填入指令模板中,以得到执行指令;
将得到的执行指令按照预设项和空白项的顺序排列。
由上述技术方案可知,本发明提供的高性能测试装置及方法,通过国产CPU主板实现,成本低,测试方法简单,还可以同时实现多个待测试芯片的测试,测试成本低,推广性好。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中,类似的元件或部分一般由类似的附图标记标识。附图中,各元件或部分并不一定按照实际的比例绘制。
图1为本实施例提供的高性能测试装置的示意图。
图2为本实施例提供的高性能测试方法的流程图。
图3为本实施例提供的SRIO接口测试方法的流程图。
图4为本实施例提供的测试用例生成方法的流程图。
图5为本实施例提供的测试用例转换方法的流程图。
具体实施方式
下面将结合附图对本发明技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本发明的技术方案,因此只作为示例,而不能以此来限制本发明的保护范围。需要注意的是,除非另有说明,本申请使用的技术术语或者科学术语应当为本发明所属领域技术人员所理解的通常意义。
应当理解,当在本说明书和所附权利要求书中使用时,术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解,在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样,除非上下文清楚地指明其它情况,否则单数形式的“一”、“一个”及“该”意在包括复数形式。
如在本说明书和所附权利要求书中所使用的那样,术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地,短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
实施例:
一种基于国产CPU主板的高性能测试装置,参见图1,包括:
控制单元1:用于接收测试用例,对测试用例进行转换,以得到依次排列的多条执行指令;
通讯单元2:包括测试接口以及通讯控制器;测试接口用于连接待测试芯片的SRIO接口;通讯控制器用于依次读取执行指令,根据执行指令生成激励信号,将激励信号发送给测试接口,以实现对待测试芯片中SRIO接口的测试。
在本实施例中,国产CPU主板可以使用飞腾CPU或龙芯CPU,该高性能测试装置采用国产CPU主板实现,成本低。测试用例包含待测试芯片的测试内容,测试用例可以直接导入或者是用户直接录入内容生成测试用例。测试用例可以用文字、计算机语言等方式标识。该高性能测试装置主要用来测试待测试芯片的SRIO接口,控制单元1接收到测试用例后,将测试用例转换为计算机可识别的执行指令,并发送给通讯单元2。
该高性能测试装置使用时,先将测试接口连接在待测试芯片的SRIO接口上。该高性能测试装置可以设置多个测试接口,用于同时测试多个待测试芯片。通讯控制器将接收到的执行指令转换为激励信号,并传输给待测试芯片的SRIO接口进行测试。激励信号可以是设有一定频率的电平信号。
该高性能测试装置通过国产CPU主板实现,成本低,测试方法简单,还可以同时实现多个待测试芯片的测试,测试成本低,推广性好。
进一步地,在一些实施例中,通讯控制器还用于:
开启测试时,初始化响应故障次数为0;
接收来自待测试芯片中SRIO接口的响应数据;
当在响应时间内未接收到响应数据时,响应故障次数累计1;
当测试结束时,根据响应故障次数确定待测试芯片中SRIO接口的状态;状态为正常、通讯不稳定、通讯故障。
在本实施例中,该高性能测试装置能够记录SRIO接口每次的通讯状态,并根据通讯状态判断待测试芯片中SRIO接口是正常、通讯不稳定还是通讯故障。该高性能测试装置在开始测试时,设置待测试芯片的响应故障次数为0,当高性能测试装置未在响应时间内接收到响应数据时,说明SRIO接口故障一次,响应故障次数累计1。响应时间可以是预设的固定值,也可以在测试过程中根据实际情况调整。在判断SRIO接口的状态时可以根据响应故障次数确定,例如该高性能测试装置可以设置两个阈值:第一阈值<第二阈值,当响应故障次数小于第一阈值时,待测试芯片中SRIO接口的状态为正常,当响应故障次数大于第二阈值时,待测试芯片中SRIO接口的状态为通讯故障,当响应故障次数位于第一阈值和第二阈值之间时,待测试芯片中SRIO接口的状态为通讯不稳定。
进一步地,在一些实施例中,测试用例通过以下方法生成:
读取测试用例模板;测试用例模板包括多个预设项和多个空白项;
接收用户操作,在测试用例模板中选中一个或多个预设项,和/或在一个或多个空白项填入指令消息,以得到测试用例。
在本实施例中,为了提高测试用例的生成效率,测试用例可以在测试用例模板上编辑得到。用户可以直接在测试用例模板中选中预设项,加入测试用例。如果用户觉得预设项不能满足测试需求,也可以在空白项中填入需要测试的内容,最后根据选中的预设项和空白项中填写的内容生成测试用例。这样用户不需要手动输入每一条测试内容,当预设项能够满足用户的测试需求时,直接在测试用例模板中选中预设项,方便快捷,只有当预设项不能满足测试需求时,再手动填写空白项进行补充。
进一步地,在一些实施例中,预设项包括SRIO接口的标准执行指令;
空白项包括名称项以及对应的数值项,名称项用于填入均衡器的待调整参数;数值项用于填入待调整参数对应的数值。
在本实施例中,预设项主要包括一些常见的、标准的测试需求。空白项主要用于补充SRIO接口的个性化测试需求,例如用户可以填写空白项,用于设置均衡器(DFE或FFE)的参数,在填写时,名称项填写参数的名称,数值项填写参数的数值。
进一步地,在一些实施例中,控制单元1具体用于:
从指令库中读取测试用例中预设项对应的执行指令;
从指令库中读取测试用例中空白项对应的指令模板,将名称项以及数值项的内容填入指令模板中,以得到执行指令;
将得到的执行指令按照预设项和空白项的顺序排列。
在本实施例中,控制单元1在将测试用例转换为执行指令时,依次对预设项和空白项进行转换。对预设项进行转换时,直接读取指令库中预设项对应的执行指令。对空白项进行转换时,读取空白项对应的指令模板,将名称项以及数值项的内容填入指令模板中,以得到执行指令。
一种基于国产CPU主板的高性能测试方法,参见图2,包括:
S1:控制单元接收测试用例,对测试用例进行转换,以得到依次排列的多条执行指令;
S2:通讯单元依次读取执行指令,根据执行指令生成激励信号,将激励信号发送给测试接口,以实现对待测试芯片中SRIO接口的测试。
进一步地,在一些实施例中,参见图3,对待测试芯片中SRIO接口的测试具体包括:
S11:开启测试时,初始化响应故障次数为0;
S12:接收来自待测试芯片中SRIO接口的响应数据;
S13:当在响应时间内未接收到响应数据时,响应故障次数累计1;
S14:当测试结束时,根据响应故障次数确定待测试芯片中SRIO接口的状态;状态为正常、通讯不稳定、通讯故障。
进一步地,在一些实施例中,参见图4,测试用例通过以下方法生成:
S21:读取测试用例模板;测试用例模板包括多个预设项和多个空白项;
S22:接收用户操作,在测试用例模板中选中一个或多个预设项,和/或在一个或多个空白项填入指令消息,以得到测试用例。
进一步地,在一些实施例中,预设项包括SRIO接口的标准执行指令;
空白项包括名称项以及对应的数值项,名称项用于填入均衡器的待调整参数;数值项用于填入待调整参数对应的数值。
进一步地,在一些实施例中,参见图5,控制单元1对测试用例进行转换,以得到依次排列的多条执行指令具体包括:
S31:从指令库中读取测试用例中预设项对应的执行指令;
S32:从指令库中读取测试用例中空白项对应的指令模板,将名称项以及数值项的内容填入指令模板中,以得到执行指令;
S33:将得到的执行指令按照预设项和空白项的顺序排列。
本发明实施例所提供的方法,为简要描述,实施例部分未提及之处,可参考前述实施例中相应内容。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围,其均应涵盖在本发明的权利要求和说明书的范围当中。
Claims (10)
1.一种基于国产CPU主板的高性能测试装置,其特征在于,包括:
控制单元:用于接收测试用例,对所述测试用例进行转换,以得到依次排列的多条执行指令;
通讯单元:包括测试接口以及通讯控制器;所述测试接口用于连接待测试芯片的SRIO接口;所述通讯控制器用于依次读取所述执行指令,根据所述执行指令生成激励信号,将所述激励信号发送给所述测试接口,以实现对所述待测试芯片中SRIO接口的测试。
2.根据权利要求1所述基于国产CPU主板的高性能测试装置,其特征在于,所述通讯控制器还用于:
开启测试时,初始化响应故障次数为0;
接收来自所述待测试芯片中所述SRIO接口的响应数据;
当在响应时间内未接收到所述响应数据时,所述响应故障次数累计1;
当测试结束时,根据所述响应故障次数确定所述待测试芯片中SRIO接口的状态;所述状态为正常、通讯不稳定、通讯故障。
3.根据权利要求1所述基于国产CPU主板的高性能测试装置,其特征在于,所述测试用例通过以下方法生成:
读取测试用例模板;所述测试用例模板包括多个预设项和多个空白项;
接收用户操作,在所述测试用例模板中选中一个或多个所述预设项,和/或在一个或多个所述空白项填入指令消息,以得到所述测试用例。
4.根据权利要求3所述基于国产CPU主板的高性能测试装置,其特征在于,
所述预设项包括SRIO接口的标准执行指令;
所述空白项包括名称项以及对应的数值项,所述名称项用于填入均衡器的待调整参数;所述数值项用于填入所述待调整参数对应的数值。
5.根据权利要求4所述基于国产CPU主板的高性能测试装置,其特征在于,所述控制单元具体用于:
从指令库中读取所述测试用例中所述预设项对应的执行指令;
从指令库中读取所述测试用例中所述空白项对应的指令模板,将所述名称项以及所述数值项的内容填入所述指令模板中,以得到执行指令;
将得到的执行指令按照所述预设项和所述空白项的顺序排列。
6.一种基于国产CPU主板的高性能测试方法,其特征在于,包括:
控制单元接收测试用例,对所述测试用例进行转换,以得到依次排列的多条执行指令;
通讯单元依次读取所述执行指令,根据所述执行指令生成激励信号,将所述激励信号发送给所述测试接口,以实现对所述待测试芯片中SRIO接口的测试。
7.根据权利要求6所述基于国产CPU主板的高性能测试方法,其特征在于,所述对所述待测试芯片中SRIO接口的测试具体包括:
开启测试时,初始化响应故障次数为0;
接收来自所述待测试芯片中所述SRIO接口的响应数据;
当在响应时间内未接收到所述响应数据时,所述响应故障次数累计1;
当测试结束时,根据所述响应故障次数确定所述待测试芯片中SRIO接口的状态;所述状态为正常、通讯不稳定、通讯故障。
8.根据权利要求6所述基于国产CPU主板的高性能测试方法,其特征在于,所述测试用例通过以下方法生成:
读取测试用例模板;所述测试用例模板包括多个预设项和多个空白项;
接收用户操作,在所述测试用例模板中选中一个或多个所述预设项,和/或在一个或多个所述空白项填入指令消息,以得到所述测试用例。
9.根据权利要求8所述基于国产CPU主板的高性能测试方法,其特征在于,
所述预设项包括SRIO接口的标准执行指令;
所述空白项包括名称项以及对应的数值项,所述名称项用于填入均衡器的待调整参数;所述数值项用于填入所述待调整参数对应的数值。
10.根据权利要求9所述基于国产CPU主板的高性能测试方法,其特征在于,所述控制单元对所述测试用例进行转换,以得到依次排列的多条执行指令具体包括:
从指令库中读取所述测试用例中所述预设项对应的执行指令;
从指令库中读取所述测试用例中所述空白项对应的指令模板,将所述名称项以及所述数值项的内容填入所述指令模板中,以得到执行指令;
将得到的执行指令按照所述预设项和所述空白项的顺序排列。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211212037.1A CN115794503A (zh) | 2022-09-30 | 2022-09-30 | 一种基于国产cpu主板的高性能测试装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211212037.1A CN115794503A (zh) | 2022-09-30 | 2022-09-30 | 一种基于国产cpu主板的高性能测试装置及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115794503A true CN115794503A (zh) | 2023-03-14 |
Family
ID=85432449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211212037.1A Pending CN115794503A (zh) | 2022-09-30 | 2022-09-30 | 一种基于国产cpu主板的高性能测试装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115794503A (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104866423A (zh) * | 2015-05-20 | 2015-08-26 | 中国科学院空间应用工程与技术中心 | 一种软件配置项的测试方法及系统 |
CN111045880A (zh) * | 2019-12-17 | 2020-04-21 | 湖南长城银河科技有限公司 | 芯片测试方法、验证系统及存储介质 |
CN111190786A (zh) * | 2019-12-31 | 2020-05-22 | Oppo广东移动通信有限公司 | 基于uvm的测试构架、测试平台及测试方法 |
CN112098816A (zh) * | 2020-09-09 | 2020-12-18 | 中国航空工业集团公司雷华电子技术研究所 | 数字处理模块测试方法、装置、计算机设备和存储介质 |
CN113176493A (zh) * | 2021-04-22 | 2021-07-27 | 海光信息技术股份有限公司 | 芯片测试主板、测试系统以及测试方法 |
CN113656227A (zh) * | 2021-08-13 | 2021-11-16 | 北京百度网讯科技有限公司 | 一种芯片验证方法、装置、电子设备及存储介质 |
WO2021238006A1 (zh) * | 2020-05-29 | 2021-12-02 | 上海商汤智能科技有限公司 | 人工智能芯片验证 |
-
2022
- 2022-09-30 CN CN202211212037.1A patent/CN115794503A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104866423A (zh) * | 2015-05-20 | 2015-08-26 | 中国科学院空间应用工程与技术中心 | 一种软件配置项的测试方法及系统 |
CN111045880A (zh) * | 2019-12-17 | 2020-04-21 | 湖南长城银河科技有限公司 | 芯片测试方法、验证系统及存储介质 |
CN111190786A (zh) * | 2019-12-31 | 2020-05-22 | Oppo广东移动通信有限公司 | 基于uvm的测试构架、测试平台及测试方法 |
WO2021238006A1 (zh) * | 2020-05-29 | 2021-12-02 | 上海商汤智能科技有限公司 | 人工智能芯片验证 |
CN112098816A (zh) * | 2020-09-09 | 2020-12-18 | 中国航空工业集团公司雷华电子技术研究所 | 数字处理模块测试方法、装置、计算机设备和存储介质 |
CN113176493A (zh) * | 2021-04-22 | 2021-07-27 | 海光信息技术股份有限公司 | 芯片测试主板、测试系统以及测试方法 |
CN113656227A (zh) * | 2021-08-13 | 2021-11-16 | 北京百度网讯科技有限公司 | 一种芯片验证方法、装置、电子设备及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102866971B (zh) | 传输数据的装置、系统及方法 | |
CN112732636B (zh) | 基于多fpga的芯片原型验证系统的配置方法、装置和设备 | |
CN113612654B (zh) | 一种基于数据库的车载网关功能测试方法 | |
CN103310850A (zh) | 片上网络资源节点存储器的内建自测试结构和自测试方法 | |
CN101123485B (zh) | iSCSI报文处理方法和装置、错误恢复方法和装置 | |
CN109344019B (zh) | 基于sopc系统的1553b协议通用接口半自动化测试系统及方法 | |
CN113505016B (zh) | 总线传输故障检测方法、总线系统及芯片 | |
CN109815073B (zh) | 一种基于pxi平台的高速串口srio的测试方法 | |
CN101667953B (zh) | 一种快速环网物理链路状态的上报方法及装置 | |
CN105721568A (zh) | 一种远程调试系统、方法及装置 | |
EP1988470B1 (en) | Network device and transmission method thereof | |
CN114356671A (zh) | 板卡调试装置、系统及方法 | |
CN101771554A (zh) | 一种余度管理电路及其管理方法 | |
CN115794503A (zh) | 一种基于国产cpu主板的高性能测试装置及方法 | |
CN103761202B (zh) | 一种数据存储节点硬盘盘位识别方法及系统 | |
US7925728B2 (en) | Facilitating detection of hardware service actions | |
JP5060021B2 (ja) | 様々なシリアルバスタイプをシミュレーションし、エミュレーションし、試験するための普遍的なアプローチ | |
CN101599808B (zh) | 一种交叉板测试方法及系统 | |
CN113160875B (zh) | 芯片测试系统和测试方法 | |
CN111654358B (zh) | 一种物理层传输真实误码采集装置及设备 | |
CN1398123A (zh) | 一种用于宽带交换设备功能测试的系统 | |
CN113030702A (zh) | 芯片的自动测试系统及方法 | |
CN111930582A (zh) | 系统管理总线检测平台、处理器及系统管理总线检测方法 | |
CN105700996A (zh) | 一种日志的输出方法及装置 | |
CN115033172B (zh) | 一种存储模块管控方法、装置、设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |