JPH04277840A - 非同期命令のシミュレーション方式 - Google Patents

非同期命令のシミュレーション方式

Info

Publication number
JPH04277840A
JPH04277840A JP3973791A JP3973791A JPH04277840A JP H04277840 A JPH04277840 A JP H04277840A JP 3973791 A JP3973791 A JP 3973791A JP 3973791 A JP3973791 A JP 3973791A JP H04277840 A JPH04277840 A JP H04277840A
Authority
JP
Japan
Prior art keywords
asynchronous
instruction
synchronous
main body
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3973791A
Other languages
English (en)
Inventor
Naoto Fukuda
直人 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3973791A priority Critical patent/JPH04277840A/ja
Publication of JPH04277840A publication Critical patent/JPH04277840A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、計算機の論理設計の正
しさを検証するための試験プログラムのシミュレーショ
ン方式に関する。
【0002】近年、計算機の多様化,大型化に伴い、該
計算機を開発するために、シミュレーションは必須のも
のとなりつつある。一方、該シミュレーションを行うた
めには、従来の計算機を使用し、より大容量の計算機を
シミュレートしなければならず、急激な計算機の進歩に
追従する為には、より効率的なシミュレーション方式が
要求される。特に、非同期命令のシミュレーションはシ
ミュレートに時間がかかるとか,非同期性の検証,障害
を検出する為の再現性が重要となる為、再現性を保ちな
がら、非同期性を検証することのできるシミュレーショ
ン方式が必要とされる。
【0003】
【従来の技術】図3,図4は、従来の非同期命令のシミ
ュレーション方式を説明する図であって、図3(a) 
はシミュレータの構成を模式的に示し、図4(b) は
非同期命令の処理を別タスク化する場合を示し、図4(
c) は、該非同期命令の処理を同期命令の処理と同じ
タスクで行う場合を示している。
【0004】本発明に関連するシミュレータは、図3(
a) に示したように、例えば、ファイル装置(DAS
D)上に、シミュレーション対象の計算機の主記憶, 
或いは、入出力装置等を構築し、主記憶装置上に、該計
算機の内部レジスタ, プログラムステータス語(PS
W) 等を構築して、ソフトウェアで構成した演算部に
より、該ファイル装置(DASD)上の主記憶内に展開
されている試験プログラムの各命令を読み出し、解析し
て、該命令が指示する演算を、例えば、上記主記憶装置
上の内部レジスタとの間で行い、演算結果を、該ファイ
ル装置(DASD)上の主記憶内のデータ領域, 或い
は、入出力装置に出力すると共に、上記プログラムステ
ータス語(PSW) の命令カウンタ領域を+1して、
次の命令を読み出すことを繰り返して、該試験プログラ
ムのシミュレーションを実行する。
【0005】このようなシミュレータにおいて、非同期
命令をシミュレーションする場合には、図4(b),(
c) に示されているように、従来は、2つの方式があ
った。1つは、図4(b) に示されているように、シ
ミュレータ 1の命令解析部 10 で該非同期命令を
検出したとき、該非同期命令が指示する非同期処理、例
えば、データ転送をシミュレータ 1とは別のタスク 
2内の非同期命令処理部 20 で実行し、実行終了で
、シミュレータ 1内の割り込み処理部 12 に割り
込む方式である。
【0006】この方式では、該シミュレータ 1, タ
スク 2等が、オペレイティングシステム(OS)の配
下で動作している為、他のジョブの状態や、シミュレー
タの実行環境によって、シミュレート対象の計算機の状
態が変化し、該非同期命令の実行終了タイミング、即ち
、上記割り込みタイミングが変化する。
【0007】この為、該試験プログラムの実行結果の再
現性が保持できないことになる。該再現性がないという
ことは、障害が発生した場合の障害位置の検出が非常に
困難になることを意味する。
【0008】他の1つは、図4(c) に示されている
ように、該非同期命令を、同期命令と同一のタスク、即
ち、シミュレータ 1で扱い、シミュレータ 1の命令
解析部 10 で該非同期命令を検出したときには、試
験プログラムの次の同期命令の実行を停止し、該非同期
命令処理部 13 に制御を移して、該非同期処理のみ
を実行し、実行終了で、割り込み処理部 12 に割り
込む方式である。
【0009】この方式では、該非同期命令の論理的な検
証は可能であるが、試験プログラム中の非同期命令は、
同期的に処理されている為、該非同期命令の非同期性の
検証ができない。
【0010】
【発明が解決しようとする課題】シミュレータは、一般
に、実計算機と比較して、103 〜106 倍の処理
時間を必要とする。従って、長い時間を費やして検証を
行い、障害が発生しても、上記の別タスク方式のように
、再現性がないと、該障害を調査することは不可能に近
くなるという問題がある。
【0011】又、上記同一タスク方式のように、論理的
な検証ができても、該非同期性が検証できないのでは、
実計算機での正常な動作が保証されないという問題があ
る。本発明は上記従来の欠点に鑑み、非同期命令のシミ
ュレーションを行うのに、別タスク方式と同様に、忠実
なシミュレートを行いながら、同一タスク方式と同様の
再現性を持たせることのできるシミュレーション方式を
提供することを目的とするものである。
【0012】
【課題を解決するための手段】図1は、本発明の原理を
説明する図であり、(a) は構成例を示し、(b) 
は動作概要を示している。上記の問題点は下記の如くに
構成した非同期命令のシミュレーション方式によって解
決される。
【0013】(1) 実計算機とは異なる計算機で走行
するシミュレータ1で、実計算機上で走行する試験プロ
グラム中の非同期命令をシミュレートする方式であって
、該シミュレータ 1内に、同期命令と同期命令の間で
の該非同期命令の本体処理(データ転送等) を指示す
る非同期シーケンサ部 100と、該非同期シーケンサ
部100の指示に基づき、該非同期命令の本体処理を実
行する非同期命令処理部 13を設けて、該シミュレー
タ 1が非同期命令を検出したとき、該非同期シーケン
サ部 100に非同期パラメタ■を与えて、該非同期パ
ラメタ■に基づいて動作する非同期シーケンサ部 10
0の指示により、上記非同期命令処理部13 を起動し
、同期命令と同期命令との間で、該非同期命令の本体動
作を複数個選択的に挿入して、該非同期命令の本体動作
を実行させることを繰り返して、該非同期命令の本体動
作を実行するように構成する。
【0014】(2) 上記シミュレーション方式におい
て、非同期命令の本体処理をNステップの同期命令の間
で実行できるように分割して、該分割したときの分割数
とステップ数Nを、上記非同期パラメタ■として、該非
同期シーケンサ部 100に与えるように構成する。
【0015】(3) 上記シミュレーション方式におい
て、非同期命令の本体処理をNステップの同期命令の間
で実行できるように分割する際、乱数に基づいて分割し
、各分割された本体の処理量と,該分割された分割数と
, ステップ数Nを、上記非同期パラメタ■として、該
非同期シーケンサ部 100に与えるように構成する。
【0016】(4) 上記シミュレーション方式におい
て、同期命令あたりの非同期命令の本体処理の量を固定
として、該非同期命令の本体処理が終了する迄の、上記
同期命令のステップ数と、該同期命令あたりの本体処理
量とステップ数を、上記非同期パラメタ■として、該非
同期シーケンサ部 100に与えるように構成する。
【0017】(5) 上記シミュレーション方式におい
て、同期命令あたりの非同期命令の本体処理の量を、乱
数で決まる固定量として、該非同期命令の本体処理が終
了する迄の、上記同期命令のステップ数,及び、各同期
命令あたりの本体の処理量とを、上記非同期パラメタ■
として、該非同期シーケンサ部 100に与えるように
構成する。
【0018】
【作用】即ち、本発明による非同期命令のシミュレーシ
ョン方式においては、非同期命令の本体動作、例えば、
データ転送動作が、同期命令と同期命令の間で実行され
ることに着目して、シミュレータの同期命令のシミュレ
ートを実行する命令処理部に非同期シーケンサ部を設け
、該非同期シーケンサ部からの指示で、該命令処理部で
の同期命令の動作とは独立に、具体的には、該同期命令
の間で動作する非同期命令処理部を設けて、該非同期シ
ーケンサ部で、命令処理部から与えられる非同期パラメ
タ■に基づいて、同期命令と同期命令との間での該非同
期命令のデータ転送動作の実行条件を生成し、上記非同
期命令処理部に実行指示を行うようにしたものである。
【0019】より具体的には、同期命令と非同期命令と
を同じシミュレータで扱い、該シミュレータ内の命令解
析部で、該非同期命令を検出したとき、予め、人手によ
り与えられているシミュレーション条件に基づいて、例
えば、該非同期命令が指示するデータ転送量を、Nステ
ップの同期命令の終了する迄に転送できるように分割し
、該ステップ数Nと、分割されたデータ転送量とを、本
発明の非同期シーケンサ部に、非同期パラメタ■として
通知する。
【0020】該非同期シーケンサ部は、該命令処理部か
ら通知されか非同期パラメタ■に基づいて、一同期命令
を実行する毎に、非同期命令処理部に、該非同期パラメ
タ■が指示するデータ転送の実行を指示し、該データ転
送が終了すると、制御を該非同期シーケンサ部に戻すこ
とを、Nステップの同期命令の実行が終了する迄繰り返
す。{図1(b) 参照}従って、該ステップ数Nを色
々変えてシミュレーションすることにより、該非同期命
令の終了条件を変えることができ、非同期性のシミュレ
ーションが実現できる。
【0021】上記データ転送量を分割する他の仕方とし
て、例えば、一同期命令あたりの転送量を固定的に与え
て、該非同期命令で転送された全データの転送を行うの
に必要な同期命令のステップ数Mを可変とし、終了条件
を変える方法もある。この場合、人手により、該一同期
命令あたりの転送量を指示することで、該命令処理部で
、同期命令のステップ数Mを算出し、上記一同期命令あ
たりのデータ転送量と,そのときの同期命令のステップ
数Mを、非同期パラメタ■として、非同期シーケンサ部
に与えることになる。
【0022】又、前述の該非同期命令が指示するデータ
転送量を、Nステップの同期命令の終了する迄に転送で
きるように分割する際、該シミュレータ内で生成する乱
数を用いて、一同期命令あたりのデータ転送量を各同期
命令毎に変えて、該非同期命令が指示する全データを転
送するのに必要なステップ数Nを決定するようにしても
よい。このようにすることにより、より適切な非同期性
を持たせることができる。
【0023】同様の方式は、前述の一同期命令あたりの
非同期命令のデータ転送量を、任意の乱数で決まる固定
量として、該非同期命令の本体処理が終了する迄の、上
記同期命令のステップ数M,及び、各同期命令あたりの
データ転送量とを、上記非同期パラメタ■として、該非
同期シーケンサ部に与えるようにしてもよい。
【0024】又、上記データ転送動作を、複数個の同期
命令と複数個の同期命令との間に実行させるようにして
もよいし、該複数個の同期命令の数を、一回毎に乱数で
指定するようにしてもよい。
【0025】いずれのシミュレーション条件を与えても
、該シミュレーション条件が固定である限り、同じ終了
タイミング、即ち、再現性を得ることができると共に、
該シミュレーション条件を変えることにより、種々の終
了タイミングを得ることができ、高度な非同期性をシミ
ュレートすることができる効果がある。
【0026】
【実施例】以下本発明の実施例を図面によって詳述する
。前述の図1は、本発明の原理を説明する図であり、図
2は本発明の一実施例を動作フローで示した図である。
【0027】本発明においては、実計算機とは異なる計
算機で走行するシミュレータ 1で、実計算機上で走行
する試験プログラム中の非同期命令をシミュレーション
する方式において、該シミュレータ 1内に、同期命令
と同期命令の間での該非同期命令の本体処理 (データ
転送等) の動作を指示する非同期シーケンサ部 10
0と、該非同期シーケンサ部 100の指示により、実
際の本体動作を実行する非同期命令処理部 13 とを
設けて、命令解析部 10 で非同期命令を検出したと
き、同期命令を実行する命令処理部 11 で、前もっ
て人手で入力されたシミュレーション条件に基づいて、
非同期パラメタ (非同期要求フラグ, 本体処理の分
割回数, 全本体処理を終了する迄の同期命令の数等)
 ■を生成し、該非同期シーケンサ部 100に、該生
成した非同期パラメタ■を与えて、該非同期パラメタ■
に基づいて動作する非同期シーケンサ部 100の指示
により、同期命令と同期命令との間で、該非同期命令の
本体動作を選択的に挿入することを繰り返して、該非同
期命令の本体動作を実行させる手段が本発明を実施する
のに必要な手段である。尚、全図を通して同じ符号は同
じ対象物を示している。
【0028】以下、図1を参照しながら、図2を用いて
、本発明の非同期命令のシミュレーション方式を説明す
る。図2に示した動作フローは、シミュレータ1で1命
令を実行する時のフローである。従って、試験プログラ
ムの1命令の実行が終了する毎に、「END」から「S
TART」に戻る動作となる。この動作を繰り返すこと
により、図1 (a)に示したように、例えば、1つの
同期命令を実行毎に、非同期シーケンサ部 100にお
いて、前もって人手等によって設定されているシミュレ
ーション条件(非同期要求条件)が特定の非同期動作を
指示していることが認識されると、該認識された条件に
基づいた非同期動作が、非同期命令処理 13 に指示
され、例えば、データ転送が実行される。
【0029】以下、図2により、本発明の非同期命令の
シミュレート動作を、より詳細に説明する。先ず、試験
プログラムの命令列から同期命令が読み出されると、該
同期命令のシミュレートが実行される。(図2の処理ス
テップ 50,51,52 参照)例えば、複数個の該
同期命令のシミュレート後において、非同期命令が処理
ステップ 50 で検出されると、処理ステップ 53
 において、非同期パラメタの解析が行われる。
【0030】具体的には、図示されていないコンソール
等から入力されているシミュレーション条件、即ち、該
非同期命令の本体処理、例えば、データ転送をどのよう
に分割して、同期命令と同期命令との間で実行させるか
の条件を参照し、非同期パラメタ■を生成し、本発明の
非同期シーケンサ部 100に通知する。
【0031】該シミュレーション条件の1例を,以下に
説明する。1) 非同期命令の全データ転送を、Nステ
ップの同期命令の間で実行する。この条件を検出すると
、命令処理部 11 は、該非同期命令が指示するデー
タ転送量を、Nステップの同期命令で、該データ転送が
終了するように、N−1個に分割し、該ステップ数Nと
、該分割したときのデータ転送量とを非同期パラメタ■
とする。
【0032】上記のシミュレーション条件に、乱数の指
定があると、該データ転送量の分割を、当該シミュレー
タが生成する乱数に従って、N−1個に分割する。この
ときの上記非同期パラメタ■は、上記ステップ数Nと、
該乱数によって分割された個々の転送量となる。即ち、
1回目,2回目,〜,N−1回目のデータ転送量が異な
るが、Nステップの同期命令の間で、総てのデータ転送
が終了する条件は変わらない。
【0033】2) 一同期命令あたりの転送量を固定化
する。この条件を検出すると、該非同期命令のデータ転
送が終了する迄の、同期命令のステップ数Mを算出して
、該一同期命令あたりの固定された転送量と,該ステッ
プ数Mとを非同期パラメタ■とする。
【0034】上記のシミュレーション条件に、乱数の指
定があると、上記一同期命令あたりの転送量を、シミュ
レータが生成する乱数によって決定し、該決定された転
送量に従って、順次データ転送を行い、該非同期命令の
データ転送が終了する迄の、同期命令のステップ数Mを
算出して、該一同期命令あたりの各転送量と,該ステッ
プ数Mとを非同期パラメタ■とする。
【0035】このとき、該乱数の発生方式を、別途指定
することにより、該指定された方式で生成される乱数に
基づいて、一同期命令あたりの別のデータ転送量が決定
され、該非同期命令のデータ転送が終了する迄の、同期
命令のステップ数Mが決定されることになる。
【0036】上記のようにして、非同期パラメタ■が生
成され、非同期シーケンサ部 100に通知され、制御
が該非同期シーケンサ部 100に移ると、該非同期シ
ーケンサ部 100は、非同期要求フラグを“オン”と
し、上記非同期パラメタ■が指示する条件に基づいて、
非同期命令の非同期動作 (上記データ転送) を、非
同期命令処理部13 に指示する。( 処理ステップ 
54 参照)該非同期命令処理部 13は、非同期動作
、例えば、データ転送を行い、指示されたデータ転送動
作が終了すると、制御を、非同期シーケンサ部 100
に戻す。(処理ステップ 55 参照)該非同期シーケ
ンサ部 100においては、処理ステップ 56 にお
いて、該非同期パラメタ■が指示するデータ転送を終了
したかどうかを見て、該データ転送を終了していなけれ
ば、その儘、若し、該データ転送を終了していると、上
記非同期要求フラグを“オフ”して、当該非同期命令の
終了割り込みを行う為の終了リクエスト (終了 RE
Q) を“オン”にして、前述のように、「START
」に戻る。(処理ステップ 56,57参照)次に、該
試験プログラムの次の同期命令が読み出され、処理ステ
ップ 51 において、該同期命令が実行された後、非
同期シーケンサ部 100に制御が移り、処理ステップ
 52 において、非同期要求の条件があるか否かが調
べられる。
【0037】若し、上記の処理ステップ 56 で、非
同期命令のデータ転送が残った儘で、この処理ステップ
にきている場合には、上記非同期要求フラグが“オン”
の儘であるので、前述の非同期パラメタ■の条件に従っ
て、次のデータ転送の指示が、非同期命令処理部 13
 に通知される。
【0038】以下、同じ処理が繰り返されることにより
、同期命令と同期命令の間で、非同期パラメタ■が指示
する非同期動作、例えば、データ転送が実行される。 そして、該人手で入力されるシミュレーション条件が固
定である限り、上記終了リクエストが ”オン” とな
るタイミングは固定され、該非同期動作の再現性が保証
される。
【0039】又、該シミュレーション条件を変更するこ
とにより、上記終了リクエストが ”オン” となるタ
イミングが変わり、該非同期命令の非同期性がシミュレ
ートされる。
【0040】上記の実施例においては、1つの同期命令
を実行する毎に、非同期パラメタ■が指示する非同期動
作を実行する例で説明したが、例えば、同期命令を複数
個実行する毎に、非同期パラメタ■が指示する非同期動
作を実行するようにしてもよいことはいう迄もないこと
である。
【0041】このような動作は、上記コンソールからの
シミュレーション条件の指示で、該非同期動作を実行す
る前後の同期命令の実行ステップ数を指示することによ
り、上記処理ステップ 51 において、同期命令を1
つ実行した後、当該非同期シーケンサ部 100の処理
ステップ 52 に入り、ここで、該複数個の同期命令
を実行することが指示されていることを認識すると、即
、「END」に移り、「START」に戻すようにする
ことにより、複数個の同期命令の間に、該非同期動作を
実行させることができる。
【0042】この場合も、乱数が指示されていると、1
回のデータ転送毎に、該乱数の指示する数の同期命令を
実行した後、次のデータ転送に移るように制御すること
もできる。
【0043】このように、本発明は、実計算機とは異な
る計算機で走行するシミュレータ 1で、実計算機上で
走行する試験プログラム中の非同期命令をシミュレーシ
ョンする方式において、該シミュレータ 1内に、同期
命令と同期命令の間で該非同期命令の本体処理 (デー
タ転送等) の動作を指示する非同期シーケンサ部 1
00と、実際の本体動作を実行する非同期命令処理部 
10 とを設けて、命令解析部 10 で非同期命令を
検出したとき、同期命令を実行する命令処理部 11 
で、人手で入力されたシミュレーション条件に基づいて
、非同期パラメタ (非同期要求フラグ,本体処理の分
割回数, 全本体処理を終了する迄の同期命令の数等)
 ■を生成し、該非同期シーケンサ部 100に、該生
成した非同期パラメタ■を与えて、該非同期パラメタ■
に基づいて動作する非同期シーケンサ部 100の指示
により、同期命令と同期命令との間に、該非同期命令の
本体動作を選択的に挿入することを繰り返して、該非同
期命令の本体動作を実行させるようにした所に特徴があ
る。
【0044】
【発明の効果】以上、詳細に説明したように、本発明の
非同期命令のシミュレーション方式は、該非同期命令を
同期命令を実行するタスクの中で行うようにし、且つ、
例えば、1つの同期命令を実行する毎に、異なるシミュ
レーション条件に基づいて生成された非同期パラメタ■
が指示する非同期動作、例えば、データ転送動作を行う
ようにしたものであるので、常に、再現性を保証しなが
ら、様々な条件の非同期動作(データ転送等)を実行し
てシミュレートできる効果がある。
【図面の簡単な説明】
【図1】本発明の原理を説明する図
【図2】本発明の一実施例を動作フローで示した図
【図
3】従来の非同期命令のシミュレーション方式を説明す
る図(その1)
【図4】従来の非同期命令のシミュレーション方式を説
明する図(その2)
【符号の説明】
1,2   シミュレータ, 又は、タスク10   
 命令解析部                  1
1    命令処理部11a   同期命令処理部  
            12    割り込み処理部 13    非同期命令処理部           
 100   非同期シーケンサ部 20    非同期命令処理部 50〜57    処理ステップ ■    非同期パラメタ

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】実計算機とは異なる計算機で走行するシミ
    ュレータ(1) で、実計算機上で走行する試験プログ
    ラム中の非同期命令をシミュレートする方式であって、
    該シミュレータ(1) 内に、同期命令と同期命令の間
    での該非同期命令の本体処理 (データ転送等) を指
    示する非同期シーケンサ部(100) と、該非同期シ
    ーケンサ部(100) の指示に基づき、該非同期命令
    の本体処理を実行する非同期命令処理部(13)を設け
    て、該シミュレータ(1) が非同期命令を検出したと
    き、該非同期シーケンサ部(100) に非同期パラメ
    タ (■) を与えて、該非同期パラメタ (■) に
    基づいて動作する非同期シーケンサ部(100) の指
    示により、上記非同期命令処理部(13)を起動し、同
    期命令と同期命令との間で、該非同期命令の本体動作を
    複数個選択的に挿入して、該非同期命令の本体動作を実
    行させることを繰り返し、該非同期命令の本体動作を実
    行することを特徴とする非同期命令のシミュレーション
    方式。
  2. 【請求項2】上記シミュレーション方式において、非同
    期命令の本体処理をNステップの同期命令の間で実行で
    きるように分割して、該分割したときの分割数とステッ
    プ数Nを、上記非同期パラメタ (■) として、該非
    同期シーケンサ部(100) に与えることを特徴とす
    る請求項1に記載の非同期命令のシミュレーション方式
  3. 【請求項3】上記シミュレーション方式において、非同
    期命令の本体処理をNステップの同期命令の間で実行で
    きるように分割する際、乱数に基づいて分割し、各分割
    された本体の処理量と,該分割された分割数と, ステ
    ップ数Nを、上記非同期パラメタ(■) として、該非
    同期シーケンサ部(100) に与えることを特徴とす
    る請求項1,2に記載の非同期命令のシミュレーション
    方式。
  4. 【請求項4】上記シミュレーション方式において、同期
    命令あたりの非同期命令の本体処理の量を固定として、
    該非同期命令の本体処理が終了する迄の、上記同期命令
    のステップ数Mと、該同期命令あたりの本体処理量を、
    上記非同期パラメタ (■) として、該非同期シーケ
    ンサ部(100) に与えることを特徴とする請求項1
    に記載の非同期命令のシミュレーション方式。
  5. 【請求項5】上記シミュレーション方式において、同期
    命令あたりの非同期命令の本体処理の量を、乱数で決ま
    る固定量として、該非同期命令の本体処理が終了する迄
    の、上記同期命令のステップ数M,及び、各同期命令あ
    たりの本体の各処理量とを、上記非同期パラメタ (■
    ) として、該非同期シーケンサ部(100) に与え
    ることを特徴とする請求項1,4に記載の非同期命令の
    シミュレーション方式。
JP3973791A 1991-03-06 1991-03-06 非同期命令のシミュレーション方式 Withdrawn JPH04277840A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3973791A JPH04277840A (ja) 1991-03-06 1991-03-06 非同期命令のシミュレーション方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3973791A JPH04277840A (ja) 1991-03-06 1991-03-06 非同期命令のシミュレーション方式

Publications (1)

Publication Number Publication Date
JPH04277840A true JPH04277840A (ja) 1992-10-02

Family

ID=12561281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3973791A Withdrawn JPH04277840A (ja) 1991-03-06 1991-03-06 非同期命令のシミュレーション方式

Country Status (1)

Country Link
JP (1) JPH04277840A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007334392A (ja) * 2006-06-12 2007-12-27 Hitachi Ltd 非同期処理のエミュレーション方法
US10635443B2 (en) 2015-07-23 2020-04-28 Fujitsu Limited Apparatus and method to emulate a sequence of instructions via parallel processors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007334392A (ja) * 2006-06-12 2007-12-27 Hitachi Ltd 非同期処理のエミュレーション方法
US10635443B2 (en) 2015-07-23 2020-04-28 Fujitsu Limited Apparatus and method to emulate a sequence of instructions via parallel processors

Similar Documents

Publication Publication Date Title
JP3131177B2 (ja) エミュレーションとシミュレーションを用いた設計検証のための方法および装置
US5715433A (en) Dynamic software model for emulating hardware
JPH0533423B2 (ja)
US6535841B1 (en) Method for testing a controller with random constraints
IL139029A (en) System and method for identifying machines for final states and verifying circuit designs
US5857093A (en) Cross-compiled simulation timing backannotation
JP2861962B2 (ja) コンピュータプログラムのシミュレーション装置および方法
JPH04277840A (ja) 非同期命令のシミュレーション方式
JPH08314760A (ja) プログラム開発支援装置
CN107329869B (zh) 一种片上系统的仿真方法及装置
JPH08328905A (ja) シミュレーション方法および装置
JPS6349851A (ja) シミユレ−シヨンシステム
JPH10177590A (ja) 論理回路モデルのデバッグ装置およびデバッグ方法
JPH0696151A (ja) ロジックシミュレーション装置
JPH07253909A (ja) マイクロプログラム検証方法
JP6949440B2 (ja) ベクタ生成装置及びベクタ生成用プログラム
JPH07219980A (ja) テスト実行方式
JPH0934534A (ja) プラントシミュレーションシステム
JP2616541B2 (ja) 論理シミュレータ
JP2632964B2 (ja) 諭理装置の試験処理方式
JP2000010813A (ja) シミュレーションテスト方式
JPH0895817A (ja) 情報処理装置の試験方法
JPH07105045A (ja) 情報処理装置機能試験プログラムのデバッグ方式
JPH06203091A (ja) 論理シミュレータおよびその制御方法
JPH11250115A (ja) エミュレータを用いた論理検証方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514