JPS6032337A - Ｌｓｉ試験評価装置 - Google Patents
Ｌｓｉ試験評価装置Info
- Publication number
- JPS6032337A JPS6032337A JP58142105A JP14210583A JPS6032337A JP S6032337 A JPS6032337 A JP S6032337A JP 58142105 A JP58142105 A JP 58142105A JP 14210583 A JP14210583 A JP 14210583A JP S6032337 A JPS6032337 A JP S6032337A
- Authority
- JP
- Japan
- Prior art keywords
- data
- terminal
- lsi
- circuit
- timing information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＬＳＩ試験評価装置に関Ｊるものである。
従来例の構成とその問題点
近年、ＬＳＩが他種類の製品に利用されている。
しかし、製品に使用されるＬＳＩの検査が完全でないた
め、ＬＳＩの不良による誤動作が発生する。
め、ＬＳＩの不良による誤動作が発生する。
この誤動作の原因を解析するために従来では多くの時間
が費やされている。第１図は従来のＬＳＩ試験評Ｉｉｉ
装置の構成図を示す。１はＬＳＩのチップ端子の状態を
サンプリングして端子データを出力する端子データ入力
回路、２ ＬＪ、 Ｌ−Ｓ Ｉの動作確認に必要な外部
入力データを与える端子データ出力回路、３は不良によ
る誤動作が発生した１、、 Ｓ １デツプＣ１以下、評
価チップと称づ。４はＬＳＩの機能を命令実行レベルで
記述した機能シュミレータ、５は評価−Ｌツブ３および
機０ヒシ１ミレータ４に動作確認に必要な外部入力デー
タを与えるデータ制ｔａ１１回路、６は評価チップ３お
ｊ：び歳能シ１ミレーク４に動作タイミング情報を与え
るタイミング制御回路、７はデータ比較回路で、Ｓ’ｌ
’ １ｉｌｌｉチツプ３の動作実行時の端子データを端
子データ入力回路１で加工処理されたデータと機能シュ
ミレータ４のシュミレーション結果とを比較するもので
ある。
が費やされている。第１図は従来のＬＳＩ試験評Ｉｉｉ
装置の構成図を示す。１はＬＳＩのチップ端子の状態を
サンプリングして端子データを出力する端子データ入力
回路、２ ＬＪ、 Ｌ−Ｓ Ｉの動作確認に必要な外部
入力データを与える端子データ出力回路、３は不良によ
る誤動作が発生した１、、 Ｓ １デツプＣ１以下、評
価チップと称づ。４はＬＳＩの機能を命令実行レベルで
記述した機能シュミレータ、５は評価−Ｌツブ３および
機０ヒシ１ミレータ４に動作確認に必要な外部入力デー
タを与えるデータ制ｔａ１１回路、６は評価チップ３お
ｊ：び歳能シ１ミレーク４に動作タイミング情報を与え
るタイミング制御回路、７はデータ比較回路で、Ｓ’ｌ
’ １ｉｌｌｉチツプ３の動作実行時の端子データを端
子データ入力回路１で加工処理されたデータと機能シュ
ミレータ４のシュミレーション結果とを比較するもので
ある。
以上のように構成された従来のＬＳＩ試験評価装置につ
いて、以下にその動作を説明づる。
いて、以下にその動作を説明づる。
評価デツプ３の各制す１１端子のタイミング情報をタイ
ミング制御回路６に与え、ＬＳＩの動作実行時に必要な
ＬＳＩの外部人ツノデータをタイミング情報を含めたデ
ータとしてデータ制御回路５に与える。タイミング制９
１１回路６からＬＳＩの各制ｔｉｌ＋端子のタイミング
情報を端子データ出ノｊ回路２および機能シュミレータ
４に与える。端子データ出力回路２（まタイミング制御
回路（５からのＬＳＩの制御端子のタイミング情報の一
〕の基本周期タイミング情報を基にし−Ｃ、デー９１１
１１１回路５〕からのタイミング情報を含む外部人力デ
ータを評価デツプ３のデツプ端子に出力Ｊる。ｉｉ’！
’価ブップ３チッ子データ出ツノ回路２の端子データに
従って動作し、チップ動作に必要な外部入力データを受
ｉノ入れて内部処理の結果を端子に出ツノされる。この
評価チップ３のチップ端子データは、Ｌ１本周期タイミ
ング情報を基にして端子データ入力回路１でυンゾリン
グされる。機能シ」ミレータ１はタイミング制御回路６
のタイミング情報を基にしてデータ制御回路５からの外
部人力ｆ−夕を受り入れて機能シュミレーションの結果
を出ノＪする。このＪ：うにして１ｇられた前記サンプ
リングされｌこＩｓＩのデツプ端子データと、機能シュ
ミレーション結果とをデータ比較回路７に入力して、比
較処理をｔｊ ’、ｃい、以上が発生して比較データか
一致しなくなると装置を止めて、異常が発生しＩこ状態
が保１？ｊされる。
ミング制御回路６に与え、ＬＳＩの動作実行時に必要な
ＬＳＩの外部人ツノデータをタイミング情報を含めたデ
ータとしてデータ制御回路５に与える。タイミング制９
１１回路６からＬＳＩの各制ｔｉｌ＋端子のタイミング
情報を端子データ出ノｊ回路２および機能シュミレータ
４に与える。端子データ出力回路２（まタイミング制御
回路（５からのＬＳＩの制御端子のタイミング情報の一
〕の基本周期タイミング情報を基にし−Ｃ、デー９１１
１１１回路５〕からのタイミング情報を含む外部人力デ
ータを評価デツプ３のデツプ端子に出力Ｊる。ｉｉ’！
’価ブップ３チッ子データ出ツノ回路２の端子データに
従って動作し、チップ動作に必要な外部入力データを受
ｉノ入れて内部処理の結果を端子に出ツノされる。この
評価チップ３のチップ端子データは、Ｌ１本周期タイミ
ング情報を基にして端子データ入力回路１でυンゾリン
グされる。機能シ」ミレータ１はタイミング制御回路６
のタイミング情報を基にしてデータ制御回路５からの外
部人力ｆ−夕を受り入れて機能シュミレーションの結果
を出ノＪする。このＪ：うにして１ｇられた前記サンプ
リングされｌこＩｓＩのデツプ端子データと、機能シュ
ミレーション結果とをデータ比較回路７に入力して、比
較処理をｔｊ ’、ｃい、以上が発生して比較データか
一致しなくなると装置を止めて、異常が発生しＩこ状態
が保１？ｊされる。
しかしながら、上記のような構成ではＬＳＩの動作に必
要な外部入力データと制御端子のタイミング情報を、Ｌ
ＳＩの内部を十分に理解して作製しな【ノればならない
という問題点を有しているのが現状である。
要な外部入力データと制御端子のタイミング情報を、Ｌ
ＳＩの内部を十分に理解して作製しな【ノればならない
という問題点を有しているのが現状である。
発明の目的
本発１９１１よ一１′価ＬＳＩの動作確認に必要な外部
入力データのタイミング情報作製が簡単で容易に誤動作
のがｌ析ができるＬＳＩ試験＋？ｌ″１ｌｌＴｉ装置を
提供することを目的とする。
入力データのタイミング情報作製が簡単で容易に誤動作
のがｌ析ができるＬＳＩ試験＋？ｌ″１ｌｌＴｉ装置を
提供することを目的とする。
発明の構成
本発明のＬＳＩ試験評価装置は、評価ＬＳＩの各制御端
子のタイミング情報を出力するタイミング制御回路と、
評Ｉｉ Ｌ Ｓ Ｉの動作実行時に必要な外部入力デー
タを出力するデータ制御回路と、前記タイミング制御回
路からのタイミング情報に従って前記データ制御回路か
らの外部人ツノデータを前記評価ＬＳＩに出力する端子
データ出力回路と、前記評価ＬＳＩの内部処理結果をサ
ンプリングして所定の形式に加工処理する端子データ入
力回路と、タイミング制゛制御回路からの前記タイミン
グ情報に従ってデータ制御回路からの前記外部入力デー
タを受り入れて評価ＬＳＩのソフ１〜つ」アシｊル−ジ
ョンを実行する機能シュミレータと、この機能シュミレ
ータのシュミレーシュ１ン結宋と前記端子データ入力回
路の出力情舅とを比較して評価ＬＳＩの良否を判定する
データ比較回路とを設けると共に、前記機能シュミレー
タから出力されるシュミレーション結果を前記９１１１
子デ一タ出力回路に供給して評価ＬＳＩへの前記外部入
力データのタイミングを制御りるよう（１４成したこと
を特徴とする。
子のタイミング情報を出力するタイミング制御回路と、
評Ｉｉ Ｌ Ｓ Ｉの動作実行時に必要な外部入力デー
タを出力するデータ制御回路と、前記タイミング制御回
路からのタイミング情報に従って前記データ制御回路か
らの外部人ツノデータを前記評価ＬＳＩに出力する端子
データ出力回路と、前記評価ＬＳＩの内部処理結果をサ
ンプリングして所定の形式に加工処理する端子データ入
力回路と、タイミング制゛制御回路からの前記タイミン
グ情報に従ってデータ制御回路からの前記外部入力デー
タを受り入れて評価ＬＳＩのソフ１〜つ」アシｊル−ジ
ョンを実行する機能シュミレータと、この機能シュミレ
ータのシュミレーシュ１ン結宋と前記端子データ入力回
路の出力情舅とを比較して評価ＬＳＩの良否を判定する
データ比較回路とを設けると共に、前記機能シュミレー
タから出力されるシュミレーション結果を前記９１１１
子デ一タ出力回路に供給して評価ＬＳＩへの前記外部入
力データのタイミングを制御りるよう（１４成したこと
を特徴とする。
実施例の説明
第２図は本発明の一実施例にお１）るり、Ｓｌ試験評価
装置の構成を示すものである。なｄ５、第２図において
第１図と同様の作用を成りものには同符号をイ」けてそ
の説明を省く。
装置の構成を示すものである。なｄ５、第２図において
第１図と同様の作用を成りものには同符号をイ」けてそ
の説明を省く。
第２図では機能シュミレータべのシルｌミレージョン結
果が端子データ出力回路２にも供給されＣおり、ここで
端子データ出力回路２はタイミング制御回路６の各制御
端子のタイミング情報の一つの基本周期タイミング情報
を基にして、データ制御回路乏）からの外部入力データ
を機能シュミレータ４からの実行制御タイミング情報に
従って評価デツプ３の端子に出力している。
果が端子データ出力回路２にも供給されＣおり、ここで
端子データ出力回路２はタイミング制御回路６の各制御
端子のタイミング情報の一つの基本周期タイミング情報
を基にして、データ制御回路乏）からの外部入力データ
を機能シュミレータ４からの実行制御タイミング情報に
従って評価デツプ３の端子に出力している。
評価動作は次のように行われている。評価デツプ３１よ
端子データ出力回路２の端子データに従って動作し、チ
ップに必要な外部入力データを入力して内部処１ＩＩｊ
の結果を端子に出力する。この評価デツプ３の端子デー
タは、基本周期タイミング情報を１、（にし−（、娼：
了データ入力回路１で先す−リンブリングされる。サン
プリングされたデツプ端子データｔよ、更にこの端子デ
ータパノノ回路′１内で、各制御端子のタイミング情報
を基にして処理加工されて、データ比較回路７で機能シ
ュミレータ４の出力データと比較される。端子データ入
力回路１出力の端子情報どけ能シュミレータ４の比較に
より、データが一致していれば、比較処理を続け、異常
が発生してデータが一致しなくなると礪能シュミレータ
４はＬＳＩチップのシュミレーション情報を保持し、比
較動作停止しτ以上が発生した状態を保存するよう構成
され−Ｃいる。
端子データ出力回路２の端子データに従って動作し、チ
ップに必要な外部入力データを入力して内部処１ＩＩｊ
の結果を端子に出力する。この評価デツプ３の端子デー
タは、基本周期タイミング情報を１、（にし−（、娼：
了データ入力回路１で先す−リンブリングされる。サン
プリングされたデツプ端子データｔよ、更にこの端子デ
ータパノノ回路′１内で、各制御端子のタイミング情報
を基にして処理加工されて、データ比較回路７で機能シ
ュミレータ４の出力データと比較される。端子データ入
力回路１出力の端子情報どけ能シュミレータ４の比較に
より、データが一致していれば、比較処理を続け、異常
が発生してデータが一致しなくなると礪能シュミレータ
４はＬＳＩチップのシュミレーション情報を保持し、比
較動作停止しτ以上が発生した状態を保存するよう構成
され−Ｃいる。
このように、本実施例では（幾能シーＩミレータ１のシ
ュミレーション結果の一部を端子データ出力回路２に与
えることにＪ、り評価チップ′３のブッｌ端子への入力
データを制御されるため、動作確認に必要な外部データ
のタイミング情報作製が簡単となりＬＳＩチップ検査が
容易で、不良による誤動作の解析を容易にでさる。
ュミレーション結果の一部を端子データ出力回路２に与
えることにＪ、り評価チップ′３のブッｌ端子への入力
データを制御されるため、動作確認に必要な外部データ
のタイミング情報作製が簡単となりＬＳＩチップ検査が
容易で、不良による誤動作の解析を容易にでさる。
発明の詳細
な説明のように本発明のＬＳＩ試験δ’ｌ’ １１１１
ｉ ’Ａ ｔ〆７によると、データ制御回路から出力さ
れる外部人力データとタイミング制御回路から出力され
るタイミング情報とが端子データ出力回路で様能シ」−
ミレータのシュミレータ結果に応じ−（制御され−（評
価ＬＳＩに供給されるため、前記タト部人力データのタ
イミング情報作製が従来に比べて大幅にＯｌ）単となり
、ＬＳＩの不良にＪ：る誤動作の原因の解析が容易にな
る。また１−８１のチップ生産間り＋ｉ ｌ１ｒＪのデ
ツプ検査が容易となり、その実用的効果は人ぎいものＣ
′ある。
ｉ ’Ａ ｔ〆７によると、データ制御回路から出力さ
れる外部人力データとタイミング制御回路から出力され
るタイミング情報とが端子データ出力回路で様能シ」−
ミレータのシュミレータ結果に応じ−（制御され−（評
価ＬＳＩに供給されるため、前記タト部人力データのタ
イミング情報作製が従来に比べて大幅にＯｌ）単となり
、ＬＳＩの不良にＪ：る誤動作の原因の解析が容易にな
る。また１−８１のチップ生産間り＋ｉ ｌ１ｒＪのデ
ツプ検査が容易となり、その実用的効果は人ぎいものＣ
′ある。
第１図（よ従来のＬＳＩ試験評価装置の構成図、第２図
ｊＪ本発明のＬＳＩ試験評価装置の一実施例の（１り成
図である。 １・・端子データ入力回路、２・・・端子データ出力回
路、３・・・評価チップ、４・・・機能シュミレータ、
５・・ｊ′−り制御回路、６・・・タイミング制御回路
、７・・ｆ−夕比較回路 代理人 森 本 義 弘 第１図
ｊＪ本発明のＬＳＩ試験評価装置の一実施例の（１り成
図である。 １・・端子データ入力回路、２・・・端子データ出力回
路、３・・・評価チップ、４・・・機能シュミレータ、
５・・ｊ′−り制御回路、６・・・タイミング制御回路
、７・・ｆ−夕比較回路 代理人 森 本 義 弘 第１図
Claims (1)
- １、ＰｌｉｉＬＳＩの各制御端子のタイミング情報を出
ノ〕するタイミング制御回路と、評価ＬＳＩの動作実行
時に必要な外部入力データを出力するデータ制御回路と
、前記タイミング制御回路からのタイミング情報に従っ
て前記データ制ａ１１回路からの外部入力データを前記
評価ＬＳＩに出力する端子データ出力回路と、前記評価
ＬＳＩの内部処理結果をサンプリングして所定の形式に
加工処理する端子データ入力回路と、タイミング制御回
路からの前記タイミング情報に従ってデータ制御回路か
らの前記外部入力データを受入れて評価ＬＳＩのソフト
ウェアシュミレーションを実行づる機能シュミレータと
、この抑止シュミレータの機能シュミレーション結果と
前記端子データ入力回路の出り信号とを比較して評価Ｌ
ＳＩの良否を判定するデータ比較手段とを設けると共に
、前記１５１能シ」ミレータから出ノ〕されるシュミレ
ーション結果を前記端子データ出力回路に供給してＦＡ
’ ｌ＋Ｉｌｉ ｌ−Ｓ Ｉへの前記外部入力データの
タイミングを制御するよう構成したＬＳＩ試験評価装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58142105A JPS6032337A (ja) | 1983-08-02 | 1983-08-02 | Ｌｓｉ試験評価装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58142105A JPS6032337A (ja) | 1983-08-02 | 1983-08-02 | Ｌｓｉ試験評価装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6032337A true JPS6032337A (ja) | 1985-02-19 |
Family
ID=15307541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58142105A Pending JPS6032337A (ja) | 1983-08-02 | 1983-08-02 | Ｌｓｉ試験評価装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6032337A (ja) |
-
1983
- 1983-08-02 JP JP58142105A patent/JPS6032337A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6370675B1 (en) | Semiconductor integrated circuit design and evaluation system using cycle base timing | |
| JPS6032337A (ja) | Ｌｓｉ試験評価装置 | |
| JP2964746B2 (ja) | プリント板回路の自動検証処理方法 | |
| JPH0415834A (ja) | コンピュータの試験方式 | |
| JPH01156680A (ja) | 論理回路の故障診断方法 | |
| JP2943161B2 (ja) | 故障シミュレーション方法 | |
| JP3220040B2 (ja) | 半導体試験装置の自己診断実行方式 | |
| JPS62140076A (ja) | 電子回路測定装置 | |
| JPS63256875A (ja) | 電子回路パツケ−ジ試験方法 | |
| JP2864603B2 (ja) | 半導体記憶装置の検査装置 | |
| JPS63150678A (ja) | 擬似プロシ−ジヤによるシミユレ−シヨン方法 | |
| JPH0196740A (ja) | 電子計算機調整不良解析支援システム | |
| JPS61138184A (ja) | テストプログラムによる試験機ハ−ドウエア確認方式 | |
| JPS6310244A (ja) | 故障辞書作成方法 | |
| JP2002222233A (ja) | テストパターン生成設備およびその方法 | |
| JPH04305177A (ja) | テストプログラム・テスト規格表変換装置 | |
| JPS59221679A (ja) | 論理回路試験装置 | |
| JPS6123250A (ja) | 試験方式 | |
| JPS63286939A (ja) | 装置診断辞書作成方式 | |
| JPH03164838A (ja) | データ処理装置の製造試験自動化方式 | |
| JPH04102128A (ja) | 情報処理装置の試験装置 | |
| JPH11338727A (ja) | 情報処理装置の試験方法 | |
| JP2003315412A (ja) | Ｉｃ試験装置及びその制御方法 | |
| JPH01214773A (ja) | プリント基板ショート検査方法 | |
| JPH03191886A (ja) | 論理パッケージ検査システム |