JPH0561934A - 論理シミユレーシヨン方式 - Google Patents
論理シミユレーシヨン方式Info
- Publication number
- JPH0561934A JPH0561934A JP22548491A JP22548491A JPH0561934A JP H0561934 A JPH0561934 A JP H0561934A JP 22548491 A JP22548491 A JP 22548491A JP 22548491 A JP22548491 A JP 22548491A JP H0561934 A JPH0561934 A JP H0561934A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processor
- simulator
- processing
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 42
- 238000012546 transfer Methods 0.000 claims abstract description 42
- 238000007781 pre-processing Methods 0.000 claims abstract description 9
- 238000006243 chemical reaction Methods 0.000 claims abstract description 7
- 238000012805 post-processing Methods 0.000 claims abstract description 7
- 238000012545 processing Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 6
- 238000012360 testing method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/10—Internal combustion engine [ICE] based vehicles
- Y02T10/12—Improving ICE efficiencies
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】
【目的】異種シミュレータ間のデータの編集，転送速度
を速める。 【構成】論理シミュレーションの前後処理には命令レベ
ルシミュレータ１を用い、被試験命令実行部分のみをハ
ードウェア化論理シミュレータ９で行う論理シミュレー
ションにおいて、命令レベルシミュレータとの間のデー
タ変換及び転送専用のＩ／Ｏプロセッサ５とゲートレベ
ル論理シミュレーションを行う処理プロセッサ７と、命
令レベルシミュレータとＩ／Ｏプロセッサとの間に設け
られ、両者のデータ転送を行うデータ転送制御部２とを
有し、さらにＩ／Ｏプロセッサは、データ形式の異なる
処理プロセッサとの間でメモリを二重化することにより
データ転送を行うデータ転送部６を設けたことを特徴と
する論理シミュレーション方式。
を速める。 【構成】論理シミュレーションの前後処理には命令レベ
ルシミュレータ１を用い、被試験命令実行部分のみをハ
ードウェア化論理シミュレータ９で行う論理シミュレー
ションにおいて、命令レベルシミュレータとの間のデー
タ変換及び転送専用のＩ／Ｏプロセッサ５とゲートレベ
ル論理シミュレーションを行う処理プロセッサ７と、命
令レベルシミュレータとＩ／Ｏプロセッサとの間に設け
られ、両者のデータ転送を行うデータ転送制御部２とを
有し、さらにＩ／Ｏプロセッサは、データ形式の異なる
処理プロセッサとの間でメモリを二重化することにより
データ転送を行うデータ転送部６を設けたことを特徴と
する論理シミュレーション方式。
Description
【０００１】
【産業上の利用分野】本発明は論理シミュレーション方
式に関する。
式に関する。
【０００２】
【従来の技術】従来の論理シミュレーション方式では、
データ形式の異なる命令レベルシミュレータとハードウ
ェア化論理シミュレータとの間のデータ変換及び転送
は、ハードウェア化論理シミュレータ内のＩ／Ｏプロセ
ッサが、両シミュレータ間のマッピング情報を基に、デ
ータを各シミュレータ形式に編集し転送していた。
データ形式の異なる命令レベルシミュレータとハードウ
ェア化論理シミュレータとの間のデータ変換及び転送
は、ハードウェア化論理シミュレータ内のＩ／Ｏプロセ
ッサが、両シミュレータ間のマッピング情報を基に、デ
ータを各シミュレータ形式に編集し転送していた。
【０００３】また、命令レベルシミュレータは、ハード
ウェア化論理シミュレータのホストコンピュータ上のソ
フトウェアで実行されていた。
ウェア化論理シミュレータのホストコンピュータ上のソ
フトウェアで実行されていた。
【０００４】
【発明が解決しようとする課題】上述した従来の論理シ
ミュレーション方式では、データ量が多くなるにつれて
データの編集処理にかかる時間が多くなるという欠点が
ある。
ミュレーション方式では、データ量が多くなるにつれて
データの編集処理にかかる時間が多くなるという欠点が
ある。
【０００５】また、命令レベルシミュレータは、ハード
ウェア化論理シミュレータのホストコンピュータ上のソ
フトウェアで実行されていたために、両シミュレータ間
のデータの転送処理にかかる時間が多くなるという欠点
がある。
ウェア化論理シミュレータのホストコンピュータ上のソ
フトウェアで実行されていたために、両シミュレータ間
のデータの転送処理にかかる時間が多くなるという欠点
がある。
【０００６】
【課題を解決するための手段】本発明の論理シミュレー
ション方式は、論理シミュレーションの前後処理には命
令レベルシミュレータを用い、被試験命令実行部分のみ
をハードウェア化論理シミュレータで行う論理シミュレ
ータにおいて、前記命令レベルシミュレータとの間のデ
ータ変換及び転送専用のＩ／Ｏプロセッサと、ゲートレ
ベル論理シミュレーションを行う処理プロセッサと、前
記命令レベルシミュレータと前記Ｉ／Ｏプロセッサとの
間に設けられ両者のデータ転送を行うデータ転送制御部
とを有し、さらに、前記Ｉ／Ｏプロセッサは、データ形
式の異なる前記処理プロセッサとの間でメモリを二重化
することによりデータ転送を行うデータ転送部を設けた
ことを特徴とする論理シミュレーション方式とを有して
いる。
ション方式は、論理シミュレーションの前後処理には命
令レベルシミュレータを用い、被試験命令実行部分のみ
をハードウェア化論理シミュレータで行う論理シミュレ
ータにおいて、前記命令レベルシミュレータとの間のデ
ータ変換及び転送専用のＩ／Ｏプロセッサと、ゲートレ
ベル論理シミュレーションを行う処理プロセッサと、前
記命令レベルシミュレータと前記Ｉ／Ｏプロセッサとの
間に設けられ両者のデータ転送を行うデータ転送制御部
とを有し、さらに、前記Ｉ／Ｏプロセッサは、データ形
式の異なる前記処理プロセッサとの間でメモリを二重化
することによりデータ転送を行うデータ転送部を設けた
ことを特徴とする論理シミュレーション方式とを有して
いる。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１は本発明の一実施例のハードウェア化
論理シミュレータ９をホストコンピュータ４と共に示し
たブロック図である。
論理シミュレータ９をホストコンピュータ４と共に示し
たブロック図である。
【０００９】ホストコンピュータ４は、シミュレーショ
ンの前後処理を命令レベルでシミュレーションする命令
レベルシミュレータ１と、命令レベルシミュレータ１と
ハードウェア化論理シミュレータ間のデータ転送を制御
するデータ転送制御部２とを含むソフトウェア３を有す
る。ホストコンピュータ４はソフトウェア３を実行し、
かつハードウェア化論理シミュレータ９を制御する。
ンの前後処理を命令レベルでシミュレーションする命令
レベルシミュレータ１と、命令レベルシミュレータ１と
ハードウェア化論理シミュレータ間のデータ転送を制御
するデータ転送制御部２とを含むソフトウェア３を有す
る。ホストコンピュータ４はソフトウェア３を実行し、
かつハードウェア化論理シミュレータ９を制御する。
【００１０】一方、ハードウェア化論理シミュレータ９
は、命令レベルシミュレータ１との間のデータ変換及び
転送を専用に行うＩ／Ｏフロセッサ５と、シミュレーシ
ョンの被試験命令実行部分をゲートレベルでシミュレー
ションを行う機能をもつ処理プロセッサ７とから成る。
は、命令レベルシミュレータ１との間のデータ変換及び
転送を専用に行うＩ／Ｏフロセッサ５と、シミュレーシ
ョンの被試験命令実行部分をゲートレベルでシミュレー
ションを行う機能をもつ処理プロセッサ７とから成る。
【００１１】Ｉ／Ｏプロセッサ５は、処理プロセッサ７
との間でデータを転送するデータ転送部６を有し、もと
処理プロセッサ７は、実際にシミュレーションを実行す
るシミュレーション部を有する。
との間でデータを転送するデータ転送部６を有し、もと
処理プロセッサ７は、実際にシミュレーションを実行す
るシミュレーション部を有する。
【００１２】ハードウェア化論理シミュレータ９は、こ
のような構成により、命令レベルシミュレータ１から転
送されたデータを処理プロセッサ７へ展開し、ゲートレ
ベルシミュレーションを実行し、その結果を命令レベル
シミュレータ１の形式で返すという機能を有する。
のような構成により、命令レベルシミュレータ１から転
送されたデータを処理プロセッサ７へ展開し、ゲートレ
ベルシミュレーションを実行し、その結果を命令レベル
シミュレータ１の形式で返すという機能を有する。
【００１３】次に、ハードウェア化論理シミュレータ９
の動作を説明する。
の動作を説明する。
【００１４】まず、命令レベルシミュレータ１でシミュ
レーションの前処理を命令レベルで実行する。前処理で
作成された必要なデータは、データ転送制御部２の制御
によって命令レベルシミュレータ１のデータ形式でＩ／
Ｏプロセッサ５へ転送される。
レーションの前処理を命令レベルで実行する。前処理で
作成された必要なデータは、データ転送制御部２の制御
によって命令レベルシミュレータ１のデータ形式でＩ／
Ｏプロセッサ５へ転送される。
【００１５】Ｉ／Ｏプロセッサ５とデータ形式の異なる
処理プロセッサ７とは、一対一に対応するようにメモリ
が二重化されており、Ｉ／Ｏプロセッサ５へ転送された
命令レベルシミュレータ１形式のデータは、データ転送
部６により処理プロセッサ７へ転送され、展開される。
処理プロセッサ７とは、一対一に対応するようにメモリ
が二重化されており、Ｉ／Ｏプロセッサ５へ転送された
命令レベルシミュレータ１形式のデータは、データ転送
部６により処理プロセッサ７へ転送され、展開される。
【００１６】次に、シミュレーション部８で被試験命令
実行部分をゲートレベルでシミュレーションする。シミ
ュレーションが終了したら、データ転送部６は、処理プ
ロセッサ７に展開されている必要なデータを、それらに
対応するＩ／Ｏプロセッサ５内へ転送する。この時、Ｉ
／Ｏプロセッサ５内のデータは、命令レベルシミュレー
タ１の形式となっている。Ｉ／Ｏプロセッサ５はデータ
転送制御部２の制御により命令レベルシミュレータ１へ
データを転送する。命令レベルシミュレータ１はシミュ
レーションの後処理を命令レベルで実行する。
実行部分をゲートレベルでシミュレーションする。シミ
ュレーションが終了したら、データ転送部６は、処理プ
ロセッサ７に展開されている必要なデータを、それらに
対応するＩ／Ｏプロセッサ５内へ転送する。この時、Ｉ
／Ｏプロセッサ５内のデータは、命令レベルシミュレー
タ１の形式となっている。Ｉ／Ｏプロセッサ５はデータ
転送制御部２の制御により命令レベルシミュレータ１へ
データを転送する。命令レベルシミュレータ１はシミュ
レーションの後処理を命令レベルで実行する。
【００１７】図２は本発明の他の実施例を示したハード
ウェア化論理シミュレータ１２のブロック図である。
ウェア化論理シミュレータ１２のブロック図である。
【００１８】図２において１０はシミュレーションの前
後処理を命令レベルでシミュレーションする命令レベル
シミュレーション部、２０は命令レベルシミュレーショ
ン部１０とＩ／Ｏプロセッサ５０間のデータ転送を制御
するデータ転送制御部、１１はハードウェア化論理シミ
ュレータ１２内の各手段を制御する制御部、５０は命令
レベルシミュレーション部１０と、ゲートレベルシミュ
レータである処理プロセッサ７０間のデータ変換及び転
送を専用に行うＩ／Ｏプロセッサ、６０はＩ／Ｏプロセ
ッサ５０と処理プロセッサ７０間のデータを転送するデ
ータ転送部、７０はシミュレーションの被試験命令実行
部分をゲートレベルでシミュレーションする機能をもつ
処理プロセッサ、８０は処理プロセッサ７０のうち、実
際にシミュレーションを実行するシミュレーション部で
ある。
後処理を命令レベルでシミュレーションする命令レベル
シミュレーション部、２０は命令レベルシミュレーショ
ン部１０とＩ／Ｏプロセッサ５０間のデータ転送を制御
するデータ転送制御部、１１はハードウェア化論理シミ
ュレータ１２内の各手段を制御する制御部、５０は命令
レベルシミュレーション部１０と、ゲートレベルシミュ
レータである処理プロセッサ７０間のデータ変換及び転
送を専用に行うＩ／Ｏプロセッサ、６０はＩ／Ｏプロセ
ッサ５０と処理プロセッサ７０間のデータを転送するデ
ータ転送部、７０はシミュレーションの被試験命令実行
部分をゲートレベルでシミュレーションする機能をもつ
処理プロセッサ、８０は処理プロセッサ７０のうち、実
際にシミュレーションを実行するシミュレーション部で
ある。
【００１９】次に、本ハードウェア化論理シミュレータ
１２の動作を説明する。
１２の動作を説明する。
【００２０】まず、制御部１１の制御により命令レベル
シミュレーション部１０でシミュレーションの前処理を
命令レベルで実行する。前処理で作成された必要なデー
タは、制御部の制御を受けたデータ転送制御部２０の制
御によって、命令レベルシミュレーション部１０のデー
タ形式でＩ／Ｏプロセッサ５０へ転送される。
シミュレーション部１０でシミュレーションの前処理を
命令レベルで実行する。前処理で作成された必要なデー
タは、制御部の制御を受けたデータ転送制御部２０の制
御によって、命令レベルシミュレーション部１０のデー
タ形式でＩ／Ｏプロセッサ５０へ転送される。
【００２１】Ｉ／Ｏプロセッサ５０とデータ形式の異な
る処理プロセッサ７０とは、一対一に対応するようにメ
モリが二重化されており、Ｉ／Ｏプロセッサ５０へ転送
された命令レベルシミュレーション部１０形式のデータ
は、データ転送部６０により処理プロセッサ７０へ転
送、展開される。
る処理プロセッサ７０とは、一対一に対応するようにメ
モリが二重化されており、Ｉ／Ｏプロセッサ５０へ転送
された命令レベルシミュレーション部１０形式のデータ
は、データ転送部６０により処理プロセッサ７０へ転
送、展開される。
【００２２】次に、シミュレーション部８０で被試験命
令実行部分をゲートレベルでシミュレーションする。
令実行部分をゲートレベルでシミュレーションする。
【００２３】シミュレーションが終了したら、データ転
送部６０は処理プロセッサ７０に展開されている必要な
データを、それらに対応するＩ／Ｏプロセッサ５０内へ
転送する。この時、Ｉ／Ｏプロセッサ５０内のデータ
は、命令レベルシミュレーション部１０の形式となって
いる。
送部６０は処理プロセッサ７０に展開されている必要な
データを、それらに対応するＩ／Ｏプロセッサ５０内へ
転送する。この時、Ｉ／Ｏプロセッサ５０内のデータ
は、命令レベルシミュレーション部１０の形式となって
いる。
【００２４】Ｉ／Ｏプロセッサ５０は、制御部１１の制
御を受けたデータ転送制御部２０の制御により、命令レ
ベルシミュレーション部１０へデータを転送する。命令
レベルシミュレーション部１０はシミュレーションの後
処理を制御部１１の制御により命令レベルで実行する。
御を受けたデータ転送制御部２０の制御により、命令レ
ベルシミュレーション部１０へデータを転送する。命令
レベルシミュレーション部１０はシミュレーションの後
処理を制御部１１の制御により命令レベルで実行する。
【００２５】本実施例は２種類のシミュレータを１つの
ハードウェア化論理シミュレータに取込むことにより各
シミュレータ間のデータ転送速度が大幅に向上するとい
う効果がある。
ハードウェア化論理シミュレータに取込むことにより各
シミュレータ間のデータ転送速度が大幅に向上するとい
う効果がある。
【００２６】
【発明の効果】以上説明したように本発明は、データ形
式の異なる命令レベルシミュレータとハードウェア化論
理シミュレータ間のデータ変換及び転送を、ハードウェ
ア化論理シミュレータのＩ／Ｏプロセッサと処理プロセ
ッサでメモリを二重化してハードウェアでデータを展開
し編集することにより、データの編集，転送速度が大幅
に向上するという効果がある。
式の異なる命令レベルシミュレータとハードウェア化論
理シミュレータ間のデータ変換及び転送を、ハードウェ
ア化論理シミュレータのＩ／Ｏプロセッサと処理プロセ
ッサでメモリを二重化してハードウェアでデータを展開
し編集することにより、データの編集，転送速度が大幅
に向上するという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の他の実施例を示すブロック図である。
１ 命令レベルシミュレータ ２ データ転送制御部 ３ ソフトウェア ４ ホストコンピュータ ５，５０ Ｉ／Ｏプロセッサ ６，６０ データ転送部 ７，７０ 処理プロセッサ ８，８０ シミュレーション部 ９，１２ ハードウェア化論理シミュレータ １０ 命令レベルシミュレーション部 １１ 制御部
Claims (2)
- 【請求項１】 論理シミュレーションの前後処理には命
令レベルシミュレータを用い、被試験命令実行部分のみ
をハードウェア化論理シミュレータで行う論理シミュレ
ータにおいて、 前記命令レベルシミュレータとの間のデータ変換及び転
送専用のＩ／Ｏプロセッサと、 ゲートレベル論理シミュレーションを行う処理プロセッ
サと、 前記命令レベルシミュレータと前記Ｉ／Ｏプロセッサと
の間に設けられ両者のデータ転送を行うデータ転送制御
部とを有し、 さらに、前記Ｉ／Ｏプロセッサは、データ形式の異なる
前記処理プロセッサとの間でメモリを二重化することに
よりデータ転送を行うデータ転送部を設けたことを特徴
とする論理シミュレーション方式。 - 【請求項２】 命令レベルシミュレータとデータ転送制
御部とをハードウェア化論理シミュレータに取り込んだ
ことを特徴とする請求項１記載の論理シミュレーション
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22548491A JPH0561934A (ja) | 1991-09-05 | 1991-09-05 | 論理シミユレーシヨン方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22548491A JPH0561934A (ja) | 1991-09-05 | 1991-09-05 | 論理シミユレーシヨン方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0561934A true JPH0561934A (ja) | 1993-03-12 |
Family
ID=16830052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22548491A Pending JPH0561934A (ja) | 1991-09-05 | 1991-09-05 | 論理シミユレーシヨン方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0561934A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6782354B1 (en) | 1999-10-12 | 2004-08-24 | Nec Electronics Corporation | Method for producing simulation models and simulation system using simulation models |
-
1991
- 1991-09-05 JP JP22548491A patent/JPH0561934A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6782354B1 (en) | 1999-10-12 | 2004-08-24 | Nec Electronics Corporation | Method for producing simulation models and simulation system using simulation models |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0533423B2 (ja) | ||
| JPS6017539A (ja) | エミユレ−シヨン方式 | |
| JPH0561934A (ja) | 論理シミユレーシヨン方式 | |
| JPH08314760A (ja) | プログラム開発支援装置 | |
| JPS6349851A (ja) | シミユレ−シヨンシステム | |
| JPS6091455A (ja) | 論理回路のシミユレ−シヨン方式 | |
| JP2576379B2 (ja) | 論理シミュレーション装置 | |
| JPH02118849A (ja) | 入出力装置のシミュレーション方式 | |
| JPH0576660B2 (ja) | ||
| JPS59151247A (ja) | 情報処理装置の試験装置 | |
| JPH02127734A (ja) | 論理シミュレーション方式 | |
| JPH10260865A (ja) | シミュレーションシステム | |
| JPH02224141A (ja) | 論理シミュレーション方式 | |
| JPH08180080A (ja) | 論理シミュレーション装置 | |
| JPS5938859A (ja) | 高速論理シミユレ−シヨンシステム | |
| JPH02257339A (ja) | 論理検証方式 | |
| JPS6299837A (ja) | 入出力処理装置の検査方式 | |
| JPH11250115A (ja) | エミュレータを用いた論理検証方法 | |
| JPH0652257A (ja) | 論理シミュレーション方式 | |
| JPS63126043A (ja) | 論理シミユレ−タ | |
| JPH07141407A (ja) | 論理シミュレータ及び論理シミュレーション方法 | |
| JPH0328936A (ja) | 情報処理装置の試験診断方式 | |
| JPH02284205A (ja) | Ｐｃのシミュレーション方式 | |
| JPS63300330A (ja) | ファ−ムウェアのデバッグ方法 | |
| JPH01305444A (ja) | 論理シミュレーションシステム |