JPS6091455A - 論理回路のシミユレ−シヨン方式 - Google Patents
論理回路のシミユレ−シヨン方式Info
- Publication number
- JPS6091455A JPS6091455A JP58198623A JP19862383A JPS6091455A JP S6091455 A JPS6091455 A JP S6091455A JP 58198623 A JP58198623 A JP 58198623A JP 19862383 A JP19862383 A JP 19862383A JP S6091455 A JPS6091455 A JP S6091455A
- Authority
- JP
- Japan
- Prior art keywords
- simulator
- lsi
- input
- simulation
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は大規模集積回路（以下ＬＳＩと称する）を含む
ディジタル論理回路のシミュレーション方式に関する。
ディジタル論理回路のシミュレーション方式に関する。
（ｂｌ 従来技術と問題点
従来の論理シミュレーション方式として、例えば以下の
２通りの方法がある。その１つは機能前述方式と称され
るもので、各論理素子（特にＬ ＳＩ）の機能を特殊の
記号（言語）を用いて前述し、それをシミュレータに解
釈実行させるものである。
２通りの方法がある。その１つは機能前述方式と称され
るもので、各論理素子（特にＬ ＳＩ）の機能を特殊の
記号（言語）を用いて前述し、それをシミュレータに解
釈実行させるものである。
また他の方法としては、各論理素子をゲートレベルの等
価回路に展開してシミュレーションするゲートレベル展
開方式がある。
価回路に展開してシミュレーションするゲートレベル展
開方式がある。
しかしながら前者の方法では、機能記述を行う為にかな
りの熟練を要し、機能記述の為の工数も大きくなる欠点
がある。更にシミュレータの規模が増大する懸念もある
。一方後者の方法においては、ゲートレベルに展開する
工数、シミュレータの規模を考えると前者より有利であ
る。しかしながらシミュレーションを行う論理回路内に
は市販のＬＳＩが搭載される場合が多い。この種のＬＳ
ｌについてはゲートレベルの等価回路は公表されていな
いのが一般的である。
りの熟練を要し、機能記述の為の工数も大きくなる欠点
がある。更にシミュレータの規模が増大する懸念もある
。一方後者の方法においては、ゲートレベルに展開する
工数、シミュレータの規模を考えると前者より有利であ
る。しかしながらシミュレーションを行う論理回路内に
は市販のＬＳＩが搭載される場合が多い。この種のＬＳ
ｌについてはゲートレベルの等価回路は公表されていな
いのが一般的である。
従って、この種のＬＳＩをゲートレベルに展開するには
、そのＬＳＩの動作機能を基に新たに論理設計を行わな
ければならず、かえって多大の工数が必要となる欠点が
ある。
、そのＬＳＩの動作機能を基に新たに論理設計を行わな
ければならず、かえって多大の工数が必要となる欠点が
ある。
Ｔｅｌ 発明の目的
本発明の目的は上述した従来の欠点を取除くべく、ゲー
トレベルの展開が容易でないＬＳＩを含む論理回路であ
っても、シミュレータへの負担を増すことなく、またそ
の運用も簡易化できる論理回路のシミュレーション方式
を提供するにある。
トレベルの展開が容易でないＬＳＩを含む論理回路であ
っても、シミュレータへの負担を増すことなく、またそ
の運用も簡易化できる論理回路のシミュレーション方式
を提供するにある。
ｌｄ） 発明の構成
上記目的を達成するため、本発明においては、シミュレ
ーションにおいて市販ＬＳＩをソフト的に処理する方法
はいずれもシミュレータおよび運用のための負担が大き
く簡単でないためこれをハード的に処理することとし、
シミュレータのホストコンピュータの内部回路または入
出力装置として、シミュレータからの指示により各種Ｌ
ＳＩをそれぞれ単独かつ連続的に動作させることができ
る専用装置を設け、そのコントロールとＬＳＩ部以外の
ソフト的処理を有機的に組合せて、ＬＳＩを含む回路全
体のシミュレーションを可能とするものである。以下実
施例を用いて本発明を詳述する。
ーションにおいて市販ＬＳＩをソフト的に処理する方法
はいずれもシミュレータおよび運用のための負担が大き
く簡単でないためこれをハード的に処理することとし、
シミュレータのホストコンピュータの内部回路または入
出力装置として、シミュレータからの指示により各種Ｌ
ＳＩをそれぞれ単独かつ連続的に動作させることができ
る専用装置を設け、そのコントロールとＬＳＩ部以外の
ソフト的処理を有機的に組合せて、ＬＳＩを含む回路全
体のシミュレーションを可能とするものである。以下実
施例を用いて本発明を詳述する。
（ｅｌ 発明の実施例
第１図は本発明の論理シミュレーションの原理を示す説
明図、第２図は本発明の一実施例を示す図、第３図は第
２図に示した専用装置３の詳細構成を示す図である。
明図、第２図は本発明の一実施例を示す図、第３図は第
２図に示した専用装置３の詳細構成を示す図である。
第１図に示すように本発明においては、シミュレーショ
ンを行う論理回路２０における各論理素子ＬＣ１，Ｌｃ
：ｌＬ、・・・ をゲートレベルの等価回路でソフト的
にモデル化する。但し、前述した如くゲートレベル展開
の難しい集積回路ＬＳＩについては、該当するＬＳＩを
実際に動作させる。
ンを行う論理回路２０における各論理素子ＬＣ１，Ｌｃ
：ｌＬ、・・・ をゲートレベルの等価回路でソフト的
にモデル化する。但し、前述した如くゲートレベル展開
の難しい集積回路ＬＳＩについては、該当するＬＳＩを
実際に動作させる。
第２図において、１はホストコンピュータであり、上述
したソフトシュミレーションを実行するもの、２は信号
線、３は専用装置であり、上述したＬＳＩを実際に動作
させる駆動部３２及び駆動制御部３１を備える。即ち本
実施例では、専用装置３をホストコンピュータ１の外部
装置（入出力装置）として実現する例を示す。またホス
トコンピュータ１上のソフトシュミレータのシミューシ
ョン方式は、イベント法を用いるものとする。
したソフトシュミレーションを実行するもの、２は信号
線、３は専用装置であり、上述したＬＳＩを実際に動作
させる駆動部３２及び駆動制御部３１を備える。即ち本
実施例では、専用装置３をホストコンピュータ１の外部
装置（入出力装置）として実現する例を示す。またホス
トコンピュータ１上のソフトシュミレータのシミューシ
ョン方式は、イベント法を用いるものとする。
また専用装置３において駆動させるＬＳＩは被シミユレ
ーシヨン回路２０上に含まれるＬＳＩと対応がとられて
いる。以下実施例装置動作を説明する。
ーシヨン回路２０上に含まれるＬＳＩと対応がとられて
いる。以下実施例装置動作を説明する。
、まずホストコンピュータ１」二のシミュレータは、シ
ミュレーションを行うべき論理回路２０に対する入力デ
ータを外部より受取る。
ミュレーションを行うべき論理回路２０に対する入力デ
ータを外部より受取る。
シミュレータは受取った入力データＩＮに応じて、入力
が変化した素子を取出す。例えば、入力）直１ａｌが変
化したとする。するとシミュレータは素子Ａを取出し、
素子ＡがＬＳＩかそうでないかを判定する。この場合素
子ＡはＬＳＩでないので、素子Ａの機能に応じた演算を
ソフト的に行い、その出力値Ｏａをめる。しかる後、こ
の出力値Ｏａが変化したか否かを判別する。判別の結果
、変化があった場合は、即ち素子Ｃの入力値１ｃが変化
したことになるので、シミュレータは次に素子Ｃを取出
す。ここで素子ＣはＬＳＩであるので、シミュレータは
そのＬＳＩの識別コードと入カバターンＩｃを専用装置
３に出力する。専用装置３は、コンピュータ１からの出
力データを駆動制御部３１にて受信する。そして、受信
した識別コードに応じたＬＳＩを選択するとともに、支
えられたデータパターンＩｃを駆動部３２に与え、該当
するＬＳＩからの出力データＯｃを得る。得られた出力
データＯｃは、信号線２を介してホストコンピュータ１
上のシミュレータに返送されることになる。これを受け
てシミュレータは、ＬＳＩ以外のゲートレベル展開され
た各素子と同様にイベント発生処理を行うことになる。
が変化した素子を取出す。例えば、入力）直１ａｌが変
化したとする。するとシミュレータは素子Ａを取出し、
素子ＡがＬＳＩかそうでないかを判定する。この場合素
子ＡはＬＳＩでないので、素子Ａの機能に応じた演算を
ソフト的に行い、その出力値Ｏａをめる。しかる後、こ
の出力値Ｏａが変化したか否かを判別する。判別の結果
、変化があった場合は、即ち素子Ｃの入力値１ｃが変化
したことになるので、シミュレータは次に素子Ｃを取出
す。ここで素子ＣはＬＳＩであるので、シミュレータは
そのＬＳＩの識別コードと入カバターンＩｃを専用装置
３に出力する。専用装置３は、コンピュータ１からの出
力データを駆動制御部３１にて受信する。そして、受信
した識別コードに応じたＬＳＩを選択するとともに、支
えられたデータパターンＩｃを駆動部３２に与え、該当
するＬＳＩからの出力データＯｃを得る。得られた出力
データＯｃは、信号線２を介してホストコンピュータ１
上のシミュレータに返送されることになる。これを受け
てシミュレータは、ＬＳＩ以外のゲートレベル展開され
た各素子と同様にイベント発生処理を行うことになる。
専用装置３は、第３図に示す如く、シミュレーションを
行うＬＳ Ｉ １６． これらＬＳ１１６に対応して設
けられる入力レジスタ１５．入カバソファゲート１４．
出カバソファゲート１７．及びデコーダを備えたＬＳＩ
駆動部３２と駆動制御部３１から成る。上述の如く、信
号線２を介してホストコンピュータ１上のシミュレータ
から送出される識別コード及び入力データを駆動制御部
３１で受信する。駆動制御部３１は、受信した識別コー
ドを信号１１１８を介してデコーダ１３に供給する。
行うＬＳ Ｉ １６． これらＬＳ１１６に対応して設
けられる入力レジスタ１５．入カバソファゲート１４．
出カバソファゲート１７．及びデコーダを備えたＬＳＩ
駆動部３２と駆動制御部３１から成る。上述の如く、信
号線２を介してホストコンピュータ１上のシミュレータ
から送出される識別コード及び入力データを駆動制御部
３１で受信する。駆動制御部３１は、受信した識別コー
ドを信号１１１８を介してデコーダ１３に供給する。
次いで制御部３１は、受信した入力データをバス１１上
に送出するとともに、入力レジスタ１５を動作させるた
めのクロック信号、及び入出カバンファゲート１４．１
７をコントロールする入出力コントロール信号をそれぞ
れ信号線１９．１０上に供給する。
に送出するとともに、入力レジスタ１５を動作させるた
めのクロック信号、及び入出カバンファゲート１４．１
７をコントロールする入出力コントロール信号をそれぞ
れ信号線１９．１０上に供給する。
駆動部３２において、デコーダ３１は与えられた識別コ
ードによって指定されるＬＳＩを選択する。この選択は
、指定されたＬＳＩに対応するレジスタ１５．バッファ
ゲート１４．１７を選択駆動することにより行われる。
ードによって指定されるＬＳＩを選択する。この選択は
、指定されたＬＳＩに対応するレジスタ１５．バッファ
ゲート１４．１７を選択駆動することにより行われる。
これにより、バス１１上に送出された入力データは、各
信号線１０゜１９により作られるタイミングでデコーダ
１３によって選択されたＬＳＩに入力される。またこの
入力データに対応するＬＳＩの出力データは、バス１１
を介して駆動制御部３１により読取られる。
信号線１０゜１９により作られるタイミングでデコーダ
１３によって選択されたＬＳＩに入力される。またこの
入力データに対応するＬＳＩの出力データは、バス１１
を介して駆動制御部３１により読取られる。
しかして、駆動制御部３１にて読取られたデータは、信
号線２を介してホストコンピュータ１に送信される。ホ
ストコンビエータは、この受信データによって以後のシ
ミュレーションを実行することは既に述べた通りである
。
号線２を介してホストコンピュータ１に送信される。ホ
ストコンビエータは、この受信データによって以後のシ
ミュレーションを実行することは既に述べた通りである
。
以上の通り本実施例によれは、ゲートレベル展開が雛し
いＬＳＩを含む論理回路においても、きわめて簡単かつ
正確なシミュレーションが可能となる。
いＬＳＩを含む論理回路においても、きわめて簡単かつ
正確なシミュレーションが可能となる。
向上記実施例では、ＬＳＩ駆動のための専用装置をホス
トコンピュータの外部装置として実現したが、コンピュ
ータの内部演算回として組込むこともできる。
トコンピュータの外部装置として実現したが、コンピュ
ータの内部演算回として組込むこともできる。
この場合、この内部演算回路を動作させる専用命令を設
定することによって実現できる。即ちソフトシミュレー
タは、イベントがＬＳＩに達すると上記命令を実行させ
、演算レジスタ等にセットされた結果を読取ることによ
りイベント発生処理を行うことができる。このような構
成により、シミュレーションが更に高速化され、また組
込み回路の構成次第では、ＬＳＩにおける詳細な動作タ
イミングをも考慮に入れたシミュレーションが可能とな
る。
定することによって実現できる。即ちソフトシミュレー
タは、イベントがＬＳＩに達すると上記命令を実行させ
、演算レジスタ等にセットされた結果を読取ることによ
りイベント発生処理を行うことができる。このような構
成により、シミュレーションが更に高速化され、また組
込み回路の構成次第では、ＬＳＩにおける詳細な動作タ
イミングをも考慮に入れたシミュレーションが可能とな
る。
（ｆｌ 発明の効果
本発明によれば、市販汎用ＬＳＩ搭載回路のシミュレー
ションにおいて、ＬＳＩの機能定義あるいはゲートレベ
ル等価回路の作成が不要となり、シミュレーション運用
工数が大巾に削減される。
ションにおいて、ＬＳＩの機能定義あるいはゲートレベ
ル等価回路の作成が不要となり、シミュレーション運用
工数が大巾に削減される。
またシミュレータ自体も簡単化されるため開発が容呂に
なる。
なる。
第１図は本発明のシミュレーション方式の原理を示す説
明図、第２図は本発明の一実施例を示す図、第３図は第
２図に示す専用装置３の詳細構成を示す図である。１は
ホストコンピュータ、２は信号線、３は専用装置、３１
は駆動制御部、３２はＬＳＩ駆動部をそれぞれ示す。
明図、第２図は本発明の一実施例を示す図、第３図は第
２図に示す専用装置３の詳細構成を示す図である。１は
ホストコンピュータ、２は信号線、３は専用装置、３１
は駆動制御部、３２はＬＳＩ駆動部をそれぞれ示す。
Claims (1)
- 大規模集積回路と、論理素子とを備えた論理回路のシミ
ュレーションを行う装置において、前記論理素子の動作
を模擬するコンピュータと、該コンピュータにより与え
られる情報に基づいて前記大規模集積回路を動作せしめ
る動作手段とを備え、コンピュータによる論理素子の模
擬動作によって大規模集積回路への入力データが変化し
た場合、該入力データを前記動作手段に与えるとともに
、該入力データに応じた動作手段による大規模集積回路
の動作結果を咳大規模集積回路における模擬動作結果と
することを特徴とする論理回路のシミュレーション方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58198623A JPS6091455A (ja) | 1983-10-24 | 1983-10-24 | 論理回路のシミユレ−シヨン方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58198623A JPS6091455A (ja) | 1983-10-24 | 1983-10-24 | 論理回路のシミユレ−シヨン方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6091455A true JPS6091455A (ja) | 1985-05-22 |
Family
ID=16394272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58198623A Pending JPS6091455A (ja) | 1983-10-24 | 1983-10-24 | 論理回路のシミユレ−シヨン方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6091455A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4918594A (en) * | 1986-02-07 | 1990-04-17 | Hitachi, Ltd. | Method and system for logical simulation of information processing system including logic circuit model and logic function model |
| US5062067A (en) * | 1989-03-15 | 1991-10-29 | Vlsi Technology, Inc. | Levelized logic simulator with fenced evaluation |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5185344A (ja) * | 1975-01-17 | 1976-07-26 | Hitachi Ltd | |
| JPS55153054A (en) * | 1979-05-15 | 1980-11-28 | Hitachi Ltd | Logic circuit simulation system |
| JPS5814257A (ja) * | 1981-07-17 | 1983-01-27 | Fujitsu Ltd | 論理シミユレ−シヨン用デ−タ処理装置 |
-
1983
- 1983-10-24 JP JP58198623A patent/JPS6091455A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5185344A (ja) * | 1975-01-17 | 1976-07-26 | Hitachi Ltd | |
| JPS55153054A (en) * | 1979-05-15 | 1980-11-28 | Hitachi Ltd | Logic circuit simulation system |
| JPS5814257A (ja) * | 1981-07-17 | 1983-01-27 | Fujitsu Ltd | 論理シミユレ−シヨン用デ−タ処理装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4918594A (en) * | 1986-02-07 | 1990-04-17 | Hitachi, Ltd. | Method and system for logical simulation of information processing system including logic circuit model and logic function model |
| US5062067A (en) * | 1989-03-15 | 1991-10-29 | Vlsi Technology, Inc. | Levelized logic simulator with fenced evaluation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5594741A (en) | Method for control of random test vector generation | |
| US6425116B1 (en) | Automated design of digital signal processing integrated circuit | |
| JP2003173270A (ja) | ソフトウェアデバッグ装置 | |
| US7228513B2 (en) | Circuit operation verification device and method | |
| JPS6091455A (ja) | 論理回路のシミユレ−シヨン方式 | |
| JPH0157824B2 (ja) | ||
| JP3189793B2 (ja) | システムシミュレータおよびシステムシミュレーション方法 | |
| JPH07253909A (ja) | マイクロプログラム検証方法 | |
| JPH1185832A (ja) | 回路変換方法および回路設計支援装置および記録媒体 | |
| JP2563399B2 (ja) | 論理シュミレーション方法 | |
| JPH0561934A (ja) | 論理シミユレーシヨン方式 | |
| JP2000242684A (ja) | 機能合成方法，機能合成装置およびその記録媒体 | |
| JP2729122B2 (ja) | 情報処理装置 | |
| JPH0934918A (ja) | デジタル回路をシミュレートする方法および装置 | |
| JP2921087B2 (ja) | ハードウェアアクセラレータにおける実チップシミュレーション方式 | |
| JPH03245270A (ja) | 論理シミュレーション環境設定方式 | |
| JPH05290119A (ja) | 機能および論理シミュレータ | |
| JP2788763B2 (ja) | 半導体設計装置及び方法 | |
| JPH04333171A (ja) | シミュレーション装置 | |
| JPH08180080A (ja) | 論理シミュレーション装置 | |
| JPH0589195A (ja) | Ｌｓｉ設計システム | |
| JPS61239345A (ja) | Ｉ／ｏシミユレ−タ | |
| JPH05266124A (ja) | 論理回路シミュレーション用回路素子ライブラリの作成方法 | |
| JPH0576660B2 (ja) | ||
| JPS60142423A (ja) | 条件コ−ド生成方式 |