JP2563399B2 - 論理シュミレーション方法 - Google Patents

論理シュミレーション方法

Info

Publication number
JP2563399B2
JP2563399B2 JP30221887A JP30221887A JP2563399B2 JP 2563399 B2 JP2563399 B2 JP 2563399B2 JP 30221887 A JP30221887 A JP 30221887A JP 30221887 A JP30221887 A JP 30221887A JP 2563399 B2 JP2563399 B2 JP 2563399B2
Authority
JP
Japan
Prior art keywords
event
signal
logic
logic device
signal value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30221887A
Other languages
English (en)
Other versions
JPH01142946A (ja
Inventor
雅信 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP30221887A priority Critical patent/JP2563399B2/ja
Publication of JPH01142946A publication Critical patent/JPH01142946A/ja
Application granted granted Critical
Publication of JP2563399B2 publication Critical patent/JP2563399B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は論理装置の設計において、タイミングを含
め、論理装置の機能的、論理的な動作の検証を行うため
の論理シミュレーションの方法に関する。
従来の技術 近年、集積回路技術の進歩に従い、LSIまたは超LSIを
用いて、複雑であるが生産コストが低く付加価値の高い
論理装置を実現することが可能となっている。しかし、
こうした論理装置の開発においては、大規模化と複雑さ
のため増大する開発設計コストの削減が課題となってい
る。また、工程が進むに従って、修正、変更が極めて困
難になるため設計初期からの信頼性の向上が課題となっ
ている。こうして背景のもとで、論理装置の機能及び論
理設計の検証を行う論理シミュレーションの高精度化、
高速化が重要視されている。
一般に、論理装置は論理ゲート、記憶素子、レジスタ
ー、カウンターといった機能素子あるいはより複雑な動
作をする機能ブロックの入出力間の接続関係を用いて表
現される。論理シミュレーションでは、このような論理
装置の仕様と論理装置への入力信号の時間的変化を表す
テストパターンを入力として、単位時間毎の論理装置の
各部分の信号の論理値が求められる。従来の論理シミュ
レーションは、論理装置の仕様をコンパイルして実行す
るコンパイル方式、または事象駆動方式で行われてい
る。コンパイル方式では、論理装置を完全な同期回路と
見なすことにより、処理を単純化しているが遅延の扱い
が困難となっている。このため最近では、任意の回路に
適用でき、タイミング解析にも適した事象駆動方式が多
く採用されちる。
事象駆動方式においていう事象とは、論理装置上の信
号、その信号値のその信号値の変化、変化後の信号値及
び信号値が変化する時刻を示すものである。また、事象
駆動とは、前記事象の発生と論理装置内部の接続関係に
より、選択的に機能素子、機能ブロックの機能評価を行
うことである。シミュレーションでは、論理装置の入力
端子と機能素子あるいは機能ブロック入出力端子間を接
続する配線上の事象を扱う。まず、事象の生起するスケ
ジュール表を備え、初期状態では、入力端子に生起する
事象が登録される。各評価時刻において、入力端子ある
いは配線上の信号値が変化すると、これの配線先が入力
となっている機能素子あるいは機能ブロックの動作を評
価してこの出力値、内部状態を求める。一定遅延後に出
力値が変化することが判明すると、出力が接続する配線
上に生起する事象としてスケジュール表に登録する。単
位時間毎にこのような処理を繰り返すことにより、シミ
ュレーションが行われる。
第4図は、以上のような従来の事象駆動方式における
単位時間毎のシミュレーションにおいて、回路の動作を
評価する処理の一例を示す流れ図である。以下、第4図
を用いて処理の流れを説明する。
まず、該当する時刻に生起する事象の有無をスケジュ
ール表から判定する。事象がない場合は次の時刻のシミ
ュレーションに進む(ステップ1)。スケジュールされ
た事象がある場合は、スケジュールされた事象のリスト
から順に事象を読み出し(ステップ2)は、事象が示す
信号値の変化に応じて信号値を更新する(ステップ
3)。続いて、論理装置を構成する機能素子、機能ブロ
ック間の接続関係に基づいて事象が生起した信号が接続
する機能素子あるいは機能ブロックを選択する(ステッ
プ19)。機能素子が選択されなければ、次の事象の読み
出しを行う(ステップ5)。機能素子が選択されるとそ
の動作を評価する(ステップ6)。評価の結果、出力信
号の信号値が変化する場合は、出力信号が接続する配線
上で生起する事象としてスケジュール表に登録し、引き
続き、次の事象を読み出す(ステップ7,8)。以上の処
理を当該時刻にスケジュールされたすべての事象につい
て繰り返す。
発明が解決しようとする課題 上記のような方法を用いる事象駆動方式は、論理装置
において事象の発生した部分の動作だけを選択して評価
するという意味で効率的な方法である。しかしながら、
論理装置を構成する機能素子あるいは機能ブロックにお
いて、制御信号あるいはクロック信号が変化しない限り
その内部状態と出力値が変化しないことがあらかじめ判
っている場合がある。この場合、他の入力信号の値が変
化しても該当する機能素子あるいは機能ブロックの制御
信号やクロック信号が変化していない限りその内部状態
と出力値を評価する必要がない。従って、制御信号やク
ロック信号以外の入力信号に発生した事象に基づいてこ
れらの機能素子、機能ブロックを逐一評価するのはシミ
ュレーション結果にまったく反映しない不要な処理であ
る。このような無駄な処理は、評価する機能ブロックが
CPUのような複雑な動作をするもので、その動作の評価
の処理時間が大きい場合、特に問題となる。
これに対して制御信号、またはクロック信号にだけ着
目して機能素子、機能ブロックを評価するようなシミュ
レーションの制御方法が考えられる。この方法では、前
回評価をした時点からの入力信号の変化の有無が不明な
ため、制御信号やクロック信号が変化すると、個々のデ
ータ入力の有無に関わらず、レジスターなどの機能素子
の動作をすべて評価しなければならない。これは、特に
データの変化に比べクロック信号の周波数が高い場合な
ど論理装置の動作状態に変化がない場合にも、そのほと
んどの構成要素を評価するという不要な処理を生じる。
従来の事象駆動方式の論理シミュレーションは以上ほ
ような課題を有していた。
本発明は上記課題を鑑み、事象駆動方式における不要
な処理を削減し、効率的な論理シミュレーション方法を
提供するものである。
課題を解決するための手段 上記課題を解決するために本発明の論理シミュレーシ
ョン方法は、事象駆動を用いて論理シミュレーションを
行う方法であって、単位時間毎に生起する事象を記憶す
る事象記憶手段と、前記事象記憶手段によって記憶する
事象から、論理装置の特定の信号が特定の信号値である
ことを条件として、事象を選択する事象選択手段と、特
定の事象を除く事象についてのみ当該事象が駆動する機
能素子を求める評価素子選択手段とを備え、単位時間毎
に生起する事象と前記事象記憶手段に記憶する事象から
特定の信号の信号値を条件として事象を選択し、選択す
る事象が駆動する機能素子を評価するとともに、選択さ
れない事象は前記事象記憶手段に記憶する方法である。
作 用 本発明は上記した方法によって、論理装置の動作状態
に応じて生起する事象を選択することによって不要な処
理を削減するとともに、前記で選択されなかった事象を
記憶しておき、制御信号がオンとなる場合やクロック信
号の立ち上がりで記憶した事象による駆動を行う。この
ように必要最小限の評価だけを行い論理シミュレーショ
ンの効率化を図ることができる。
実施例 以下本発明の一実施例として、事象を選択する条件と
してクロック信号の0から1への立ち上がりの状態を用
いる論理シミュレーション方法について図面を参照しな
がら説明する。
第1図は、単位時間毎の論理シミュレーションの処理
を示す流れ図である。第2図は、第1図のステップ4の
事象及び論理装置の内部状態に基づいて機能評価手段の
選択を行う処理の流れ図である。第3図は、本実施例の
論理シミュレーションを実現するシミュレータの構成図
である。第3図において、9は現時点での事象を保持す
る事象バッファ、10は論理装置の信号値を記憶する信号
値メモリである。本実施例の信号値メモリ10は、現時点
のクロック信号の状態が立ち上がりエッジであることを
示すエッジフラグを有する。11は生起する時間順に事象
を記憶する事象スケジュール表、12は信号値メモリ10の
有するエッジフラグをを判定して、クロック信号が立ち
上がりエッジにあるとき事象を選択する事象選択手段、
13は事象記憶手段である。14はクロック信号を除く信号
に生起する事象が駆動する機能素子あるいは機能ブロッ
クを選択する評価素子選択手段、15は論理装置を構成す
る機能素子、機能ブロック間の接続情報を記憶する接続
情報メモリ、16は機能素子の動作を評価する機能評価手
段、17は新たな事象が生じるとこれを事象スケジュール
表11に登録するスケジュール手段である。
以下、本実例を単位時間毎の論理シミュレーションの
処理の流れを第1図、第2図の流れ図、及び第3図の構
成図を用いて説明する。
まず、該当する時刻にスケジュールされた事象の有無
を事象スケジュール表11において判定する。事象がない
場合は次の時刻のシミュレーションに進む(ステップ
1)。
スケジュールされた事象がある場合は、事象スケジュ
ール表11から事象を読み出し(ステップ2)、事象が示
す信号について信号値メモリ10に記憶される信号値を前
記事象が示す信号値に更新する。このとき事象が示す信
号がクロック信号であり、信号値の変化が立ち上がりで
あるときは、信号値メモリ10のエッジフラグをセットす
る。なお、信号値メモリ10の信号値を更新する際は、更
新に先立ってエッジフラグをリセットしておく(ステッ
プ3)。
続いて、スケジュール表11より読み出した事象バッフ
ァ9に保持し、事象が駆動する機能素子を評価素子選択
手段14によって選択する(ステップ4)。
この処理の説明は第2図の流れ図を用いる。
まず、事象記憶手段13に記憶されたすべての事象を事
象バッファ9に追加し(ステップ41)、事象記憶手段13
に記憶していた事象を消去する事象バッファ9の事象の
有無を判定し(ステップ42)、事象がある限り、これを
順に読み出す(ステップ43)。
次に信号値メモリ10のエッジフラグを参照し、クロッ
ク信号が立ち上がりエッジである場合は事象バッファ9
に保持する事象を選択する(ステップ44)。
事象を選択する場合は、接続情報メモリ15の接続情報
と評価素子選択手段14を用いて選択する事象が示す信号
が入力たして接続される機能素子を求める。このとき事
象が示す信号がクロック信号であると事象が駆動する機
能素子は選択されない。(ステップ45,46)。
事象を選択しない場合は、事象を事象記憶手段13によ
り記憶する(ステップ45,47)。
以上の処理を事象バッファ9より読み出すすべての事
象について繰り返し行う(ステップ48)。
次に第1図の流れ図に戻り説明する。以上により選択
された機能素子が無ければ、次の時刻の処理を行う(ス
テップ5)。
選択した機能素子であれば、機能評価手段16を用いて
機能素子の動作を評価する(ステップ6)。
この結果、新たな事象が生起しない場合は、当該時刻
のシミュレーションを終了し次の時刻のシミュレーショ
ンに進む(ステップ7)。新たに事象が生起する場合
は、スケジュール手段17を用いて新たに生起する事象を
事象スケジュール表11に登録して、次の時刻のシミュレ
ーションに進む(ステップ8)。
なお、事象選択手段12の選択の条件としては、エッジ
トリガクロック信号立ち上がりエッジ以外に、クロック
信号の状態が立ち下がりエッジ、レベルトリガクロック
のオンレベル状態、制御信号のオン状態などを取り得
る。
また、多相クロックの場合などは、事象毎に異なるク
ロック信号の信号値を参照する条件で事象の選択を判定
する。
発明の効果 以上のように本発明は、事象駆動方式の論理シミュレ
ーション方法であって、生起する事象をクロック信号が
立ち上がりエッジにあることを条件として選択して処理
することで、第1に不要な事象の処理を省くことができ
る。第2にクロック信号の信号値が0から1に変化する
とクロック信号自体に生起する事象を除く現時刻の事象
と過去に生起した事象により評価する機能素子を選択す
ることによって、動作状態を変化する機能素子の評価の
みを行うことができる。
【図面の簡単な説明】
第1図は、本発明の一実施例の論理シミュレーション方
法における単位時間毎の論理シミュレーションの処理を
示す流れ図、第2図は、第1図のステップ4における事
象の選択の処理の流れ図、第3図は、本発明の一実施例
の論理シミュレーション方法を実現する論理シミュレー
ションの構成図、第4図は、従来の事象駆動方式の論理
シミュレーション方法における各時刻毎の論理シミュレ
ーションの処理を示す流れ図である。 9……事象バッファ、10……信号値メモリ、11……事象
スケジュール表、12……事象選択手段、13……事象記憶
手段、14……評価素子選択手段、15……接続情報メモ
リ、16……機能評価手段、17……スケジュール手段。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】信号値の変化を事象とし、単位時間毎に事
    象駆動を用いて論理装置の動作状態を評価する論理シミ
    ュレーションを行う方法であって、単位時間毎に生起す
    る事象を記憶する事象記憶手段と、前記事象記憶手段に
    よって記憶する事象から、論理装置の特定の信号が特定
    の信号値であることを条件として、事象を選択する事象
    選択手段と、特定の事象を除く事象のみについて当該事
    象が駆動する機能素子を求める評価素子選択手段とを備
    え、単位時間毎に生起する事象と前記事象記憶手段に記
    憶する事象から前記事象選択手段を用いて、事象を選択
    し、選択する事象が駆動する機能素子の動作状態を評価
    することを特徴とする論理シミュレーション方法。
  2. 【請求項2】事象選択手段が、事象が生起する信号に応
    じて異なる条件で事象を選択する特許請求の範囲第1項
    記載の論理シミュレーション方法。
  3. 【請求項3】事象選択手段により選択しない事象を事象
    記憶手段により記憶する特許請求の範囲第1項記載の論
    理シミュレーション方法。
JP30221887A 1987-11-30 1987-11-30 論理シュミレーション方法 Expired - Fee Related JP2563399B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30221887A JP2563399B2 (ja) 1987-11-30 1987-11-30 論理シュミレーション方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30221887A JP2563399B2 (ja) 1987-11-30 1987-11-30 論理シュミレーション方法

Publications (2)

Publication Number Publication Date
JPH01142946A JPH01142946A (ja) 1989-06-05
JP2563399B2 true JP2563399B2 (ja) 1996-12-11

Family

ID=17906378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30221887A Expired - Fee Related JP2563399B2 (ja) 1987-11-30 1987-11-30 論理シュミレーション方法

Country Status (1)

Country Link
JP (1) JP2563399B2 (ja)

Also Published As

Publication number Publication date
JPH01142946A (ja) 1989-06-05

Similar Documents

Publication Publication Date Title
US6654938B2 (en) Delay characteristic analyzing method and delay characteristic analyzing system for a custom LSI
JPH08503794A (ja) 改善された精度を有する電子回路シミュレーションモデル発生システム及び方法
US6185723B1 (en) Method for performing timing analysis of a clock-shaping circuit
JPH07230484A (ja) 有限状態マシン遷移アナライザ
US7225416B1 (en) Methods and apparatus for automatic test component generation and inclusion into simulation testbench
US6510405B1 (en) Method and apparatus for selectively displaying signal values generated by a logic simulator
KR20070065884A (ko) 시험 시뮬레이터, 시험 시뮬레이션 프로그램, 및 기록 매체
JP2996213B2 (ja) テスト容易化設計方法および装置、情報記憶媒体、集積回路装置
WO2000036532A1 (en) Latch inference using dataflow analysis
JP2563399B2 (ja) 論理シュミレーション方法
CN1463443A (zh) 与传播延迟无关的sdram数据收集设备和方法
JPH0561931A (ja) シミユレーシヨン装置
JPH0981616A (ja) スタティックタイミング解析装置及びその解析方法
US6983437B2 (en) Timing verification, automated multicycle generation and verification
KR20060066634A (ko) 검증 성능과 검증 효율성을 높이는 동적검증 기법 방식의검증 장치 및 이를 이용한 검증 방법론
JPH10261002A (ja) 設計支援方法および設計支援装置
JP2776263B2 (ja) 遅延シミュレータ及び遅延値算出方法
JP4673689B2 (ja) 論理合成方法及び論理合成装置
JPH09305649A (ja) 論理シミュレーション装置
JPS6091455A (ja) 論理回路のシミユレ−シヨン方式
JPH1027185A (ja) 論理シミュレーション装置
EP0231948A2 (en) Simulation system
JPH02252065A (ja) 論理シミュレーション方法
JP3678656B2 (ja) インタフェース回路、論理回路検証方法、論理装置、情報処理装置
JPH11143915A (ja) サイクルベース・シミュレーション方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees