JPH01197868A - 論理シミュレーション方法 - Google Patents
論理シミュレーション方法Info
- Publication number
- JPH01197868A JPH01197868A JP63023089A JP2308988A JPH01197868A JP H01197868 A JPH01197868 A JP H01197868A JP 63023089 A JP63023089 A JP 63023089A JP 2308988 A JP2308988 A JP 2308988A JP H01197868 A JPH01197868 A JP H01197868A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- component
- output
- signal
- propagated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims description 20
- 230000000644 propagated effect Effects 0.000 claims abstract description 23
- 230000008685 targeting Effects 0.000 claims 1
- 230000001902 propagating effect Effects 0.000 abstract description 2
- 239000000470 constituent Substances 0.000 description 10
- 238000012360 testing method Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本−発明社、論理回路のシミ二し−シ、Ｗン方法に関す
るものでるる。
るものでるる。
従来の技術
論理Ｖミニシーツ１ンは、論理回路の回路記述とこの回
路の外部入力試写えられた時間的に変化する信号値を入
力として、回路内の構成素子の出力に現われる信号値の
時間的変化をソフトウェア的に模倣したものである。
路の外部入力試写えられた時間的に変化する信号値を入
力として、回路内の構成素子の出力に現われる信号値の
時間的変化をソフトウェア的に模倣したものである。
論理シミエレーシ曹ンの実行中上、構成素子の出力に現
われる信号値が仁の構成素子の持つ機能と構成素子の入
力の信号値に基づいて決定され、このように決定された
出力の信号値上次段の構成素子の入力となり、この回路
内の構成素子の出力の信号値を順次決定していくという
処理が行われている。
われる信号値が仁の構成素子の持つ機能と構成素子の入
力の信号値に基づいて決定され、このように決定された
出力の信号値上次段の構成素子の入力となり、この回路
内の構成素子の出力の信号値を順次決定していくという
処理が行われている。
発明が解決しようとする課題
しかしながら従来の方法にお馳ては、出力をもたな埴構
成素子、つま）信号は入力されるが出力として出た信号
値をＰ：ζに゛も伝搬する必要がないため結果として流
入してきた信号が止まってしまうような構成素子（例え
轄ψ−ＬＡの未使用積項線など）がｔａ２図に示され石
ように回路内に存在した場合、このような構成素子につ
いても、次段への出力を持つ他の構成素子と同様に、出
力の信号値を決定するという、出力をもたない構成素子
に対しては不必要な処理が行われていた。
成素子、つま）信号は入力されるが出力として出た信号
値をＰ：ζに゛も伝搬する必要がないため結果として流
入してきた信号が止まってしまうような構成素子（例え
轄ψ−ＬＡの未使用積項線など）がｔａ２図に示され石
ように回路内に存在した場合、このような構成素子につ
いても、次段への出力を持つ他の構成素子と同様に、出
力の信号値を決定するという、出力をもたない構成素子
に対しては不必要な処理が行われていた。
本雫明−・かかる点に鑑みてなされたもの下・論ｉＶ門
ユレニシッン実行中に行なわれる、前記出力のない構成
素子に対する不必要な処理を避けるための論理シミュレ
ーション方法を提供すること今月内とする。
。
ユレニシッン実行中に行なわれる、前記出力のない構成
素子に対する不必要な処理を避けるための論理シミュレ
ーション方法を提供すること今月内とする。
。
課題を解決するための手段
本発明は、上記の問題を解決するために、論理シミュレ
ーションの対象として計算機のメモリ上に記憶された回
路の出力側から入力側に信号を伝搬させ、入力側から信
号伝搬の有無を調べることで前述した構成素子を取り除
き、論理シミニレーシロンを実行する論理シミュレーシ
ョン方法である。
ーションの対象として計算機のメモリ上に記憶された回
路の出力側から入力側に信号を伝搬させ、入力側から信
号伝搬の有無を調べることで前述した構成素子を取り除
き、論理シミニレーシロンを実行する論理シミュレーシ
ョン方法である。
作 用
本発明は１．論理シミュレーションの対象として計算機
のメモリ上に記憶された回路の出力側から入力側に向っ
て任意の信号を伝搬させ、次に入力側から出力側に向っ
て構成素子にこの信号が伝搬されているかどうかを調べ
、信号が伝搬されていない構成素子を取り除くことによ
って出力のな”い構成素子を含まない回路を再形成する
ことで不必要な処理の行゛なわれない効率のよい論理シ
ミュレ−５／ 、ンを可能にする。
のメモリ上に記憶された回路の出力側から入力側に向っ
て任意の信号を伝搬させ、次に入力側から出力側に向っ
て構成素子にこの信号が伝搬されているかどうかを調べ
、信号が伝搬されていない構成素子を取り除くことによ
って出力のな”い構成素子を含まない回路を再形成する
ことで不必要な処理の行゛なわれない効率のよい論理シ
ミュレ−５／ 、ンを可能にする。
実施例
以下、図面に基づいて本発明について更に詐し。
く説明する。
第１図は、本発明の呈要部分である出力のない構成素子
を含まない回路の再形成を実施するために行なう処理の
流れを示すフローチャートである。
を含まない回路の再形成を実施するために行なう処理の
流れを示すフローチャートである。
第１図のフローチャートに示される処理を第２図に示さ
れる回路を用いて具体的に説明する。
れる回路を用いて具体的に説明する。
′第１図では先ずはじめに、論ｉシミュレーショ ンの
対象として計算機のメモリ上に記憶された回路（以下論
理シミュレーションの対象となる回路と略す）の外部出
力に該当する構成素子を選び出す処理が行なわれる（ス
テップ１１）。ここで外部出力に該当する構成素子とい
うのは、構成素子の出力の値が回路外部から観測できる
ものをいう。
対象として計算機のメモリ上に記憶された回路（以下論
理シミュレーションの対象となる回路と略す）の外部出
力に該当する構成素子を選び出す処理が行なわれる（ス
テップ１１）。ここで外部出力に該当する構成素子とい
うのは、構成素子の出力の値が回路外部から観測できる
ものをいう。
第２図の回路においては外部出力２１１と外部出力２１
２が選び出される。
２が選び出される。
次に第１図では、構成素子が回路の外部出力の値に影響
を与えることを示すた゛め、選出された構成素子に任意
の信号を伝搬する（ステップ１２）。
を与えることを示すた゛め、選出された構成素子に任意
の信号を伝搬する（ステップ１２）。
今′、信号値１を伝搬させると仮定すると、第２図の外
部出力２１１と外部出力２１．２は、それぞれ信号値１
を持つことになる。 −゛第１図では、ステッ
プ１２において信号値の伝搬した構成素子の入力に接続
する構成素子を信号値伝搬の次候補の中に加える処理（
ステップ１３）があるが、第２図ではステップ１２で信
号値が、伝搬された外部出力２１１と外部出力２１２の
それぞれの入力に接続す・る構成素子として＼構成素子
２０ｅ、構成素子２１０が信号値伝搬の次候補となる。
部出力２１１と外部出力２１．２は、それぞれ信号値１
を持つことになる。 −゛第１図では、ステッ
プ１２において信号値の伝搬した構成素子の入力に接続
する構成素子を信号値伝搬の次候補の中に加える処理（
ステップ１３）があるが、第２図ではステップ１２で信
号値が、伝搬された外部出力２１１と外部出力２１２の
それぞれの入力に接続す・る構成素子として＼構成素子
２０ｅ、構成素子２１０が信号値伝搬の次候補となる。
・ ・
次に、第１図では信号値を伝搬すべき次候補の有無を調
べ、次候補があれば再びステップ１３の処理を行ない次
候補がなけれ・ば信号値の伝搬状況を：調べる処理に移
る（ステップ１４）。ステップ１４からステップ１３へ
、ステップ１３かちステップ１４へという繰り返しの処
理内容の理解を助けるために、第２図の回路に信号値が
伝・搬する様子と、信号値伝搬によって現われる次候補
の状態を第３図に順を追って示す。第３図とではステッ
プ、１１．ステップ１２が終了した後の回路であり外部
出力２１１と外部出力２１２のみが信号値″′１”を伝
搬されている。この時の次候補、は構成素子２０９と構
成素子２１０である。次にステップ１４における条件判
定によって、ステップ１３が行なねれるため、回路の、
状態は第３図すとなる。
べ、次候補があれば再びステップ１３の処理を行ない次
候補がなけれ・ば信号値の伝搬状況を：調べる処理に移
る（ステップ１４）。ステップ１４からステップ１３へ
、ステップ１３かちステップ１４へという繰り返しの処
理内容の理解を助けるために、第２図の回路に信号値が
伝・搬する様子と、信号値伝搬によって現われる次候補
の状態を第３図に順を追って示す。第３図とではステッ
プ、１１．ステップ１２が終了した後の回路であり外部
出力２１１と外部出力２１２のみが信号値″′１”を伝
搬されている。この時の次候補、は構成素子２０９と構
成素子２１０である。次にステップ１４における条件判
定によって、ステップ１３が行なねれるため、回路の、
状態は第３図すとなる。
第３図すでは、第３図ａで次候補となっていた構成素子
２ｏｅ、ｗｌｔｌ未成２１０に信号値″′１”が伝搬さ
れている。この時点−で−はまだ次候補が存在するので
ステップ１４０条件判定、によシスチーツブ１３が実行
され、第３図Ｏに示さ、れる状態となる。
２ｏｅ、ｗｌｔｌ未成２１０に信号値″′１”が伝搬さ
れている。この時点−で−はまだ次候補が存在するので
ステップ１４０条件判定、によシスチーツブ１３が実行
され、第３図Ｏに示さ、れる状態となる。
第３図・Ｃ１，第３図ｄに示される回路の状態も１、第
３図すに示される回路の状態と同じような過程を経てき
たものである。第３図ｄでは、・次候補が存在しないた
め、ステップ１３．ステッ、プ１４間の繰り返しは、こ
の時点で終了する。第３図ｄでは出力のない構成素子２
０６には信号値が伝搬されていないので、回路内から出
力のない構成素子を見つけ出すことが比較的容易になる
。
３図すに示される回路の状態と同じような過程を経てき
たものである。第３図ｄでは、・次候補が存在しないた
め、ステップ１３．ステッ、プ１４間の繰り返しは、こ
の時点で終了する。第３図ｄでは出力のない構成素子２
０６には信号値が伝搬されていないので、回路内から出
力のない構成素子を見つけ出すことが比較的容易になる
。
次に第１図ステップ１６以降について説明する。
ステップ１５では回路の外部入力に該当する構成素子を
選択する。第３図ｄで示される回路においては、外部入
力２００．外部人力２０１．外部入力２ｏ２．外部入力
２ｏ３．外部入力２０４が選び出される。
選択する。第３図ｄで示される回路においては、外部入
力２００．外部人力２０１．外部入力２ｏ２．外部入力
２ｏ３．外部入力２０４が選び出される。
次に第１図ステップ１６で、選ばれた構成素子に信号値
が伝搬されているか否か゛を調べる。第３図ｄで示され
るように、ステップ１６で選ばれた外部入力には全て信
号値が伝搬されているのでステップ１７に移る。
が伝搬されているか否か゛を調べる。第３図ｄで示され
るように、ステップ１６で選ばれた外部入力には全て信
号値が伝搬されているのでステップ１７に移る。
ステップ１７では、ステップ１６で選ばれた構成素子の
出力に接続する構成素子を信号値検査の次候補に加える
。第３図ｄでは、構成素子２０６゜出力のない構成素子
２ｏ６．構成素子２０７．構成素子２０８．構成素子２
０−９が信号値検査の次候補に加えられる。一方、ステ
ップ１６において選ばれた構成素子に信号値が伝搬され
ていなければ（第３図ｄにおける出力のない構成素子２
０６が選ばれた場合）回路内からこの構成素子を取り除
キ（ステップ１９）ステップ１Ｂに移る。第３図ｄにお
いて、信号値が伝搬されていない出力のない構成素子セ
０６は取り除かれ、結果としてこの回路は第４図で示さ
れるものとなる。
出力に接続する構成素子を信号値検査の次候補に加える
。第３図ｄでは、構成素子２０６゜出力のない構成素子
２ｏ６．構成素子２０７．構成素子２０８．構成素子２
０−９が信号値検査の次候補に加えられる。一方、ステ
ップ１６において選ばれた構成素子に信号値が伝搬され
ていなければ（第３図ｄにおける出力のない構成素子２
０６が選ばれた場合）回路内からこの構成素子を取り除
キ（ステップ１９）ステップ１Ｂに移る。第３図ｄにお
いて、信号値が伝搬されていない出力のない構成素子セ
０６は取り除かれ、結果としてこの回路は第４図で示さ
れるものとなる。
ステップ１８では信号値検査の次候補の有無を調べる。
ステップ１８において、信号値検査の次候補が存在すれ
ばステップ１６．ステップ１７゜ステップ１８の処理が
繰り返される。−力信号検査の次候補が存在しなければ
、論理シミュレーションの対象となる回路から出力のな
い構成素子を取り除く処理は終了する。
ばステップ１６．ステップ１７゜ステップ１８の処理が
繰り返される。−力信号検査の次候補が存在しなければ
、論理シミュレーションの対象となる回路から出力のな
い構成素子を取り除く処理は終了する。
以上述べた方法により論理シミュレーションの対象とな
る回路内において出力のない構成素子が取り除かれるの
で、構成素、子が取り除かれる前の回路に比べて不必要
な処理のない効率的な論理シミュレーションを行うこと
ができる。
る回路内において出力のない構成素子が取り除かれるの
で、構成素、子が取り除かれる前の回路に比べて不必要
な処理のない効率的な論理シミュレーションを行うこと
ができる。
な訃、第６図６で示される回路のように出力のない構成
素子４０９を取り除くことによって、この出力のない構
成素手４０９に接続する構成素子４０６が出力のない構
成素子となってしまう場合でも、この方法における信号
値伝搬は第６図すのようになり構成素子４０６には信号
が伝搬されないので、信号値の伝搬されていない構成素
子を取シ除く際構成素子４０６から先（出力側に向って
）を−度に取り除くことができる（第６図Ｃ）。また実
施例では回路の外部出力に影響を与える構成素子全てに
信号値を伝搬したが、この構成素・子がトランジスタで
あるような回路（第６図ａ）においては互いに接続する
トランジスタを１つのグループと見なしく第６図ａの破
線で囲まれた部分）、このグループを１つの構成素子と
して、ｔｉＳ６図ａの回路を第６図すの回路にすること
により、グループ内のトランジスタに対して信号値を伝
搬させたりこの信号値を検査したりする必要がないので
、論理シミニレ−Ｖロンの対象となる回路から出力のな
い構成素子を取り除く処理が高速に行なえる。
素子４０９を取り除くことによって、この出力のない構
成素手４０９に接続する構成素子４０６が出力のない構
成素子となってしまう場合でも、この方法における信号
値伝搬は第６図すのようになり構成素子４０６には信号
が伝搬されないので、信号値の伝搬されていない構成素
子を取シ除く際構成素子４０６から先（出力側に向って
）を−度に取り除くことができる（第６図Ｃ）。また実
施例では回路の外部出力に影響を与える構成素子全てに
信号値を伝搬したが、この構成素・子がトランジスタで
あるような回路（第６図ａ）においては互いに接続する
トランジスタを１つのグループと見なしく第６図ａの破
線で囲まれた部分）、このグループを１つの構成素子と
して、ｔｉＳ６図ａの回路を第６図すの回路にすること
により、グループ内のトランジスタに対して信号値を伝
搬させたりこの信号値を検査したりする必要がないので
、論理シミニレ−Ｖロンの対象となる回路から出力のな
い構成素子を取り除く処理が高速に行なえる。
発明の効果
以上説明したように本フと明によれば、論理シミニレ−
ジョンの対象となる回路の出力側から入力側に信号を伝
搬させ、入力側からこの信号伝搬の有無を調べ、回路の
外部出力に影響を与えない構成素子を再形成することに
よって不必要な処理を行なわない効率のよい論理シミュ
レーションを行なうことができ、実用上きわめて有用で
ある。
ジョンの対象となる回路の出力側から入力側に信号を伝
搬させ、入力側からこの信号伝搬の有無を調べ、回路の
外部出力に影響を与えない構成素子を再形成することに
よって不必要な処理を行なわない効率のよい論理シミュ
レーションを行なうことができ、実用上きわめて有用で
ある。
第１図は本発明の論理シミュレーション方法の一実施例
のフローチャート図、第２図、ｔ５３図。 第４図、第６図、第６図は同実施例の論理シミニレ−ジ
ョン方法を具体的に説明するための回路図である。 １１・・・・・・回路の外部出力に該当する構成素子を
選択、１２・・・・・・選ばれた構成素子に任意の信号
値を伝搬、１６・・・・・・選ばれた構成素子に信号が
伝搬されている、１９・・・・・・選ばれた構成素子を
回路内から堰り除く。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第３図 〃≦ 必０Ｊ）Ｉ、和２，４０３，４０４− 外部入力第５図
１１Ｊ２．４７３ ＝−外部出力４Ｕζ ｓｏｏ、５ｏｔ−−一人 力
のフローチャート図、第２図、ｔ５３図。 第４図、第６図、第６図は同実施例の論理シミニレ−ジ
ョン方法を具体的に説明するための回路図である。 １１・・・・・・回路の外部出力に該当する構成素子を
選択、１２・・・・・・選ばれた構成素子に任意の信号
値を伝搬、１６・・・・・・選ばれた構成素子に信号が
伝搬されている、１９・・・・・・選ばれた構成素子を
回路内から堰り除く。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第３図 〃≦ 必０Ｊ）Ｉ、和２，４０３，４０４− 外部入力第５図
１１Ｊ２．４７３ ＝−外部出力４Ｕζ ｓｏｏ、５ｏｔ−−一人 力
Claims (1)
- 論理シミュレーションの対象として、計算機のメモリ
上に記憶された回路の出力側から前記回路の入力側に向
って任意の信号を伝搬させ、前記回路を入力側から出力
側に向つて前記信号伝搬の有無を調べながら走査するこ
とによって、前記回路の構成素子のうち出力を持たない
構成素子を見つけ出し、前記構成素子を取り除いた後、
前記回路を対象とした論理シミュレーションを実行する
論理シミュレーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63023089A JPH01197868A (ja) | 1988-02-02 | 1988-02-02 | 論理シミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63023089A JPH01197868A (ja) | 1988-02-02 | 1988-02-02 | 論理シミュレーション方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01197868A true JPH01197868A (ja) | 1989-08-09 |
Family
ID=12100701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63023089A Pending JPH01197868A (ja) | 1988-02-02 | 1988-02-02 | 論理シミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01197868A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04260974A (ja) * | 1991-01-08 | 1992-09-16 | Mitsubishi Electric Corp | 論理シミュレーション装置 |
| JP2010146359A (ja) * | 2008-12-19 | 2010-07-01 | Nec Corp | 動作合成システム、動作合成方法、及び動作合成用プログラム |
-
1988
- 1988-02-02 JP JP63023089A patent/JPH01197868A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04260974A (ja) * | 1991-01-08 | 1992-09-16 | Mitsubishi Electric Corp | 論理シミュレーション装置 |
| JP2010146359A (ja) * | 2008-12-19 | 2010-07-01 | Nec Corp | 動作合成システム、動作合成方法、及び動作合成用プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7051194B2 (en) | Self-synchronous transfer control circuit and data driven information processing device using the same | |
| JP3144950B2 (ja) | 論理シミュレーション方式 | |
| JPH01197868A (ja) | 論理シミュレーション方法 | |
| JP2785901B2 (ja) | 検査系列生成方法および検査系列生成装置 | |
| JPH04256177A (ja) | 論理シミュレーション方式 | |
| JP3489715B2 (ja) | Ｌｓｉ設計における論理関数の分解方法 | |
| JPH01103737A (ja) | 加算器 | |
| JPH0313624B2 (ja) | ||
| JPH04260974A (ja) | 論理シミュレーション装置 | |
| JP2003030270A (ja) | 同期式順序回路のプロパティ検証方法および装置 | |
| JPH0628319A (ja) | 論理シミュレータ | |
| JPH0581368A (ja) | スキヤンパスにおける双方向端子のモード検証方法 | |
| JPH02308373A (ja) | 論理シミュレーション方法 | |
| JPH08185310A (ja) | 比較器機構及び比較器 | |
| JP2002083007A (ja) | イベントドリブンシミュレータの論理検証装置及びその論理検証方法 | |
| JPH05249203A (ja) | 論理検証方法 | |
| JPH05128200A (ja) | 論理合成方法及び装置 | |
| JPS6236255B2 (ja) | ||
| JPS62184534A (ja) | 演算回路 | |
| JPH02287173A (ja) | 論理検証装置 | |
| JPH01136232A (ja) | 数値演算処理装置 | |
| JPH04205662A (ja) | シミュレーション方法 | |
| JPH0293756A (ja) | 並列処理計算機 | |
| JPH04352282A (ja) | 論理回路の分割方法 | |
| JPH0520383A (ja) | 論理検証方式 |