JPH01197868A - Logical simulation method - Google Patents
Logical simulation methodInfo
- Publication number
- JPH01197868A JPH01197868A JP63023089A JP2308988A JPH01197868A JP H01197868 A JPH01197868 A JP H01197868A JP 63023089 A JP63023089 A JP 63023089A JP 2308988 A JP2308988 A JP 2308988A JP H01197868 A JPH01197868 A JP H01197868A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- component
- output
- signal
- propagated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims description 20
- 230000000644 propagated effect Effects 0.000 claims abstract description 23
- 230000008685 targeting Effects 0.000 claims 1
- 230000001902 propagating effect Effects 0.000 abstract description 2
- 239000000470 constituent Substances 0.000 description 10
- 238000012360 testing method Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本−発明社、論理回路のシミ二し−シ、Wン方法に関す
るものでるる。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a method for stain reversing logic circuits.
従来の技術
論理Vミニシーツ1ンは、論理回路の回路記述とこの回
路の外部入力試写えられた時間的に変化する信号値を入
力として、回路内の構成素子の出力に現われる信号値の
時間的変化をソフトウェア的に模倣したものである。The conventional technology logic V mini-sheet 1 inputs a circuit description of a logic circuit and a time-varying signal value obtained from an external input preview of this circuit, and calculates the time-varying signal value appearing at the output of a component in the circuit. It is a software imitation of change.
論理シミエレーシ曹ンの実行中上、構成素子の出力に現
われる信号値が仁の構成素子の持つ機能と構成素子の入
力の信号値に基づいて決定され、このように決定された
出力の信号値上次段の構成素子の入力となり、この回路
内の構成素子の出力の信号値を順次決定していくという
処理が行われている。During the execution of the logic simulation process, the signal value appearing at the output of the component is determined based on the function of the component and the signal value of the input of the component, and the signal value of the output thus determined is The signal becomes an input to the next-stage component, and processing is performed to sequentially determine the signal value of the output of the component in this circuit.
発明が解決しようとする課題
しかしながら従来の方法にお馳ては、出力をもたな埴構
成素子、つま)信号は入力されるが出力として出た信号
値をP:ζに゛も伝搬する必要がないため結果として流
入してきた信号が止まってしまうような構成素子(例え
轄ψ−LAの未使用積項線など)がta2図に示され石
ように回路内に存在した場合、このような構成素子につ
いても、次段への出力を持つ他の構成素子と同様に、出
力の信号値を決定するという、出力をもたない構成素子
に対しては不必要な処理が行われていた。Problems to be Solved by the Invention However, in the conventional method, it is necessary to use a component element that does not have an output, in which a signal is input, but the signal value output as an output must be propagated to P:ζ. If there is a component in the circuit (for example, an unused product term line of ψ-LA) that causes the incoming signal to stop because there is no Regarding the constituent elements, as with other constituent elements that have an output to the next stage, unnecessary processing is performed on constituent elements that do not have an output, such as determining the signal value of the output.
本雫明−・かかる点に鑑みてなされたもの下・論iV門
ユレニシッン実行中に行なわれる、前記出力のない構成
素子に対する不必要な処理を避けるための論理シミュレ
ーション方法を提供すること今月内とする。
。Akira Honshizuku - In view of the above points, it is to provide a logic simulation method for avoiding unnecessary processing for the component without an output, which is performed during the execution of the logic iV gate renewal, within this month. do.
.
課題を解決するための手段
本発明は、上記の問題を解決するために、論理シミュレ
ーションの対象として計算機のメモリ上に記憶された回
路の出力側から入力側に信号を伝搬させ、入力側から信
号伝搬の有無を調べることで前述した構成素子を取り除
き、論理シミニレーシロンを実行する論理シミュレーシ
ョン方法である。Means for Solving the Problems In order to solve the above problems, the present invention propagates a signal from the output side to the input side of a circuit stored in the memory of a computer as an object of logic simulation, and transmits the signal from the input side. This is a logic simulation method that removes the above-mentioned constituent elements and executes logic simulation by checking the presence or absence of propagation.
作 用
本発明は1.論理シミュレーションの対象として計算機
のメモリ上に記憶された回路の出力側から入力側に向っ
て任意の信号を伝搬させ、次に入力側から出力側に向っ
て構成素子にこの信号が伝搬されているかどうかを調べ
、信号が伝搬されていない構成素子を取り除くことによ
って出力のな”い構成素子を含まない回路を再形成する
ことで不必要な処理の行゛なわれない効率のよい論理シ
ミュレ−5/ 、ンを可能にする。Function The present invention has 1. An arbitrary signal is propagated from the output side to the input side of the circuit stored in the computer's memory as the target of logic simulation, and then whether this signal is propagated from the input side to the output side to the constituent elements. Efficient logic simulation that eliminates unnecessary processing by re-forming a circuit that does not include components with no output by examining the / Enables
実施例 以下、図面に基づいて本発明について更に詐し。Example Hereinafter, the present invention will be further illustrated based on the drawings.
く説明する。Explain in detail.
第1図は、本発明の呈要部分である出力のない構成素子
を含まない回路の再形成を実施するために行なう処理の
流れを示すフローチャートである。FIG. 1 is a flowchart illustrating the flow of processing performed to reconfigure a circuit that does not include a component without an output, which is an essential part of the present invention.
第1図のフローチャートに示される処理を第2図に示さ
れる回路を用いて具体的に説明する。The processing shown in the flowchart of FIG. 1 will be specifically explained using the circuit shown in FIG.
′第1図では先ずはじめに、論iシミュレーショ ンの
対象として計算機のメモリ上に記憶された回路(以下論
理シミュレーションの対象となる回路と略す)の外部出
力に該当する構成素子を選び出す処理が行なわれる(ス
テップ11)。ここで外部出力に該当する構成素子とい
うのは、構成素子の出力の値が回路外部から観測できる
ものをいう。'In Figure 1, first, a process is performed to select the component corresponding to the external output of the circuit stored in the memory of the computer as the target of the logic simulation (hereinafter referred to as the circuit to be the target of the logic simulation). (Step 11). Here, a component corresponding to an external output is one whose output value can be observed from outside the circuit.
第2図の回路においては外部出力211と外部出力21
2が選び出される。In the circuit of Fig. 2, external output 211 and external output 21
2 is selected.
次に第1図では、構成素子が回路の外部出力の値に影響
を与えることを示すた゛め、選出された構成素子に任意
の信号を伝搬する(ステップ12)。Next, in FIG. 1, an arbitrary signal is propagated to the selected component to indicate that the component influences the value of the external output of the circuit (step 12).
今′、信号値1を伝搬させると仮定すると、第2図の外
部出力211と外部出力21.2は、それぞれ信号値1
を持つことになる。 −゛第1図では、ステッ
プ12において信号値の伝搬した構成素子の入力に接続
する構成素子を信号値伝搬の次候補の中に加える処理(
ステップ13)があるが、第2図ではステップ12で信
号値が、伝搬された外部出力211と外部出力212の
それぞれの入力に接続す・る構成素子として\構成素子
20e、構成素子210が信号値伝搬の次候補となる。Now, assuming that a signal value of 1 is propagated, the external output 211 and the external output 21.2 in FIG. 2 each have a signal value of 1.
will have. - In FIG. 1, the process of adding the component connected to the input of the component to which the signal value propagated in step 12 into the next candidates for signal value propagation (
There is step 13), but in FIG. This is the next candidate for value propagation.
・ ・
次に、第1図では信号値を伝搬すべき次候補の有無を調
べ、次候補があれば再びステップ13の処理を行ない次
候補がなけれ・ば信号値の伝搬状況を:調べる処理に移
る(ステップ14)。ステップ14からステップ13へ
、ステップ13かちステップ14へという繰り返しの処
理内容の理解を助けるために、第2図の回路に信号値が
伝・搬する様子と、信号値伝搬によって現われる次候補
の状態を第3図に順を追って示す。第3図とではステッ
プ、11.ステップ12が終了した後の回路であり外部
出力211と外部出力212のみが信号値″′1”を伝
搬されている。この時の次候補、は構成素子209と構
成素子210である。次にステップ14における条件判
定によって、ステップ13が行なねれるため、回路の、
状態は第3図すとなる。・ ・ Next, in Fig. 1, the presence or absence of the next candidate to which the signal value should be propagated is checked. If there is a next candidate, the process of step 13 is performed again. If there is no next candidate, the process of examining the propagation status of the signal value is performed. Move (step 14). In order to help understand the repetitive process from step 14 to step 13 and from step 13 to step 14, we will explain how signal values propagate through the circuit in Figure 2 and the state of the next candidate that appears as a result of signal value propagation. The steps are shown in Fig. 3 in sequence. Step 11 in Figure 3. This is the circuit after step 12 is completed, and only the external output 211 and the external output 212 are propagated with the signal value "'1". The next candidates at this time are component 209 and component 210. Next, step 13 is not performed due to the condition determination in step 14, so the circuit's
The condition is shown in Figure 3.
第3図すでは、第3図aで次候補となっていた構成素子
2oe、wltl未成210に信号値″′1”が伝搬さ
れている。この時点−で−はまだ次候補が存在するので
ステップ140条件判定、によシスチーツブ13が実行
され、第3図Oに示さ、れる状態となる。In FIG. 3, the signal value "'1" is propagated to the constituent elements 2oe and wltl unformed 210, which were the next candidates in FIG. 3a. At this point -, there is still another candidate for -, so the condition determination step 140 is executed, and the system processor 13 is executed, resulting in the state shown in FIG. 3O.
第3図・C1,第3図dに示される回路の状態も1、第
3図すに示される回路の状態と同じような過程を経てき
たものである。第3図dでは、・次候補が存在しないた
め、ステップ13.ステッ、プ14間の繰り返しは、こ
の時点で終了する。第3図dでは出力のない構成素子2
06には信号値が伝搬されていないので、回路内から出
力のない構成素子を見つけ出すことが比較的容易になる
。The states of the circuits shown in FIGS. 3C1 and 3D have undergone the same process as the states of the circuits shown in FIGS. 1 and 3. In FIG. 3d, there is no next candidate, so step 13. The repetition between steps 14 ends at this point. In FIG. 3d, component 2 has no output.
Since no signal value is propagated to 06, it is relatively easy to find a component with no output in the circuit.
次に第1図ステップ16以降について説明する。Next, steps after step 16 in FIG. 1 will be explained.
ステップ15では回路の外部入力に該当する構成素子を
選択する。第3図dで示される回路においては、外部入
力200.外部人力201.外部入力2o2.外部入力
2o3.外部入力204が選び出される。In step 15, constituent elements corresponding to external inputs of the circuit are selected. In the circuit shown in FIG. 3d, external inputs 200. External human resources 201. External input 2o2. External input 2o3. External input 204 is selected.
次に第1図ステップ16で、選ばれた構成素子に信号値
が伝搬されているか否か゛を調べる。第3図dで示され
るように、ステップ16で選ばれた外部入力には全て信
号値が伝搬されているのでステップ17に移る。Next, in step 16 of FIG. 1, it is determined whether a signal value is being propagated to the selected component. As shown in FIG. 3d, since signal values have been propagated to all the external inputs selected in step 16, the process moves to step 17.
ステップ17では、ステップ16で選ばれた構成素子の
出力に接続する構成素子を信号値検査の次候補に加える
。第3図dでは、構成素子206゜出力のない構成素子
2o6.構成素子207.構成素子208.構成素子2
0−9が信号値検査の次候補に加えられる。一方、ステ
ップ16において選ばれた構成素子に信号値が伝搬され
ていなければ(第3図dにおける出力のない構成素子2
06が選ばれた場合)回路内からこの構成素子を取り除
キ(ステップ19)ステップ1Bに移る。第3図dにお
いて、信号値が伝搬されていない出力のない構成素子セ
06は取り除かれ、結果としてこの回路は第4図で示さ
れるものとなる。In step 17, the component connected to the output of the component selected in step 16 is added to the next candidates for signal value testing. In FIG. 3d, component 206° and component 2o6. without output. Component 207. Component 208. Component 2
0-9 are added to the next candidates for signal value testing. On the other hand, if the signal value is not propagated to the selected component in step 16 (the component 2 with no output in FIG. 3d)
If 06 is selected) remove this component from the circuit (step 19) and proceed to step 1B. In FIG. 3d, the components without outputs 06 to which no signal values are propagated are removed, resulting in the circuit shown in FIG. 4.
ステップ18では信号値検査の次候補の有無を調べる。In step 18, it is checked whether there is a next candidate for signal value testing.
ステップ18において、信号値検査の次候補が存在すれ
ばステップ16.ステップ17゜ステップ18の処理が
繰り返される。−力信号検査の次候補が存在しなければ
、論理シミュレーションの対象となる回路から出力のな
い構成素子を取り除く処理は終了する。In step 18, if there is a next candidate for signal value test, step 16. Step 17° The process of step 18 is repeated. - If there is no next candidate for force signal testing, the process of removing components with no output from the circuit to be subjected to logic simulation ends.
以上述べた方法により論理シミュレーションの対象とな
る回路内において出力のない構成素子が取り除かれるの
で、構成素、子が取り除かれる前の回路に比べて不必要
な処理のない効率的な論理シミュレーションを行うこと
ができる。By the method described above, components with no output are removed from the circuit that is the target of logic simulation, so more efficient logic simulation can be performed without unnecessary processing compared to the circuit before the components and children are removed. be able to.
な訃、第6図6で示される回路のように出力のない構成
素子409を取り除くことによって、この出力のない構
成素手409に接続する構成素子406が出力のない構
成素子となってしまう場合でも、この方法における信号
値伝搬は第6図すのようになり構成素子406には信号
が伝搬されないので、信号値の伝搬されていない構成素
子を取シ除く際構成素子406から先(出力側に向って
)を−度に取り除くことができる(第6図C)。また実
施例では回路の外部出力に影響を与える構成素子全てに
信号値を伝搬したが、この構成素・子がトランジスタで
あるような回路(第6図a)においては互いに接続する
トランジスタを1つのグループと見なしく第6図aの破
線で囲まれた部分)、このグループを1つの構成素子と
して、tiS6図aの回路を第6図すの回路にすること
により、グループ内のトランジスタに対して信号値を伝
搬させたりこの信号値を検査したりする必要がないので
、論理シミニレ−Vロンの対象となる回路から出力のな
い構成素子を取り除く処理が高速に行なえる。However, even if by removing the component 409 with no output as in the circuit shown in FIG. 6, the component 406 connected to the component 409 with no output becomes a component with no output. The signal value propagation in this method is as shown in Figure 6, and since no signal is propagated to the component 406, when removing the component to which no signal value is propagated, the component 406 is first removed (on the output side). ) can be removed in -degrees (Fig. 6C). Furthermore, in the example, the signal value is propagated to all the constituent elements that affect the external output of the circuit, but in a circuit where these constituent elements/children are transistors (Figure 6a), the transistors connected to each other are By treating this group as one constituent element and changing the circuit in Figure 6a to the circuit in Figure 6A, the transistors in the group can be Since there is no need to propagate or test signal values, the process of removing non-output components from the circuit to be subjected to logic simulation can be performed at high speed.
発明の効果
以上説明したように本フと明によれば、論理シミニレ−
ジョンの対象となる回路の出力側から入力側に信号を伝
搬させ、入力側からこの信号伝搬の有無を調べ、回路の
外部出力に影響を与えない構成素子を再形成することに
よって不必要な処理を行なわない効率のよい論理シミュ
レーションを行なうことができ、実用上きわめて有用で
ある。Effects of the Invention As explained above, according to the present specification, the logical simulation
unnecessary processing by propagating a signal from the output side to the input side of the circuit that is the subject of the It is possible to perform efficient logic simulations without performing any additional steps, and is extremely useful in practice.
第1図は本発明の論理シミュレーション方法の一実施例
のフローチャート図、第2図、t53図。
第4図、第6図、第6図は同実施例の論理シミニレ−ジ
ョン方法を具体的に説明するための回路図である。
11・・・・・・回路の外部出力に該当する構成素子を
選択、12・・・・・・選ばれた構成素子に任意の信号
値を伝搬、16・・・・・・選ばれた構成素子に信号が
伝搬されている、19・・・・・・選ばれた構成素子を
回路内から堰り除く。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図
第3図
〃≦
必0J)I、和2,403,404− 外部入力第5図
11J2.473 =−外部出力4Uζ
soo、5ot−−一人 力FIG. 1 is a flowchart of an embodiment of the logic simulation method of the present invention, FIG. 2, and FIG. t53. FIGS. 4, 6, and 6 are circuit diagrams for specifically explaining the logic miniaturization method of the same embodiment. 11...Select the component corresponding to the external output of the circuit, 12...Propagate any signal value to the selected component, 16...Selected configuration A signal is being propagated to the element, 19...The selected component is removed from the circuit. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure 3〃≦Must0J)I, sum 2,403,404- External input Figure 5 11J2.473 =-External output 4Uζ soo, 5ot--One person power
Claims (1)
上に記憶された回路の出力側から前記回路の入力側に向
って任意の信号を伝搬させ、前記回路を入力側から出力
側に向つて前記信号伝搬の有無を調べながら走査するこ
とによって、前記回路の構成素子のうち出力を持たない
構成素子を見つけ出し、前記構成素子を取り除いた後、
前記回路を対象とした論理シミュレーションを実行する
論理シミュレーション方法。As a target of logic simulation, an arbitrary signal is propagated from the output side of a circuit stored in the memory of a computer toward the input side of the circuit, and whether or not the signal propagates from the input side to the output side of the circuit is determined. By scanning while examining the circuit, a component having no output is found among the components of the circuit, and after removing the component,
A logic simulation method for performing a logic simulation targeting the circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63023089A JPH01197868A (en) | 1988-02-02 | 1988-02-02 | Logical simulation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63023089A JPH01197868A (en) | 1988-02-02 | 1988-02-02 | Logical simulation method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01197868A true JPH01197868A (en) | 1989-08-09 |
Family
ID=12100701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63023089A Pending JPH01197868A (en) | 1988-02-02 | 1988-02-02 | Logical simulation method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01197868A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04260974A (en) * | 1991-01-08 | 1992-09-16 | Mitsubishi Electric Corp | Logical simulation device |
JP2010146359A (en) * | 2008-12-19 | 2010-07-01 | Nec Corp | System, method and program for behavioral synthesis |
-
1988
- 1988-02-02 JP JP63023089A patent/JPH01197868A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04260974A (en) * | 1991-01-08 | 1992-09-16 | Mitsubishi Electric Corp | Logical simulation device |
JP2010146359A (en) * | 2008-12-19 | 2010-07-01 | Nec Corp | System, method and program for behavioral synthesis |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7051194B2 (en) | Self-synchronous transfer control circuit and data driven information processing device using the same | |
JP3144950B2 (en) | Logic simulation method | |
JPH01197868A (en) | Logical simulation method | |
JP2785901B2 (en) | Test sequence generation method and test sequence generation device | |
JPH04256177A (en) | Logic simulation system | |
JP3489715B2 (en) | Decomposition method of logic function in LSI design | |
JPH01103737A (en) | Adder | |
JPH0313624B2 (en) | ||
JPH04260974A (en) | Logical simulation device | |
JP2003030270A (en) | Method and device for verifying property of synchronous sequential circuit | |
JPH0628319A (en) | Logical simulator | |
JPH0581368A (en) | Mode verification method for bidirectional terminal in scan path | |
JPS59123938A (en) | Execution system of data driving type machine | |
JPH02308373A (en) | Logic simulation method | |
JPH08185310A (en) | Comparator mechanism and comparator | |
JP2002083007A (en) | Device and method for verifying logic of event-driven simulator | |
JPH05249203A (en) | Logic verification method | |
JPH05128200A (en) | Method and device for logic synthesization | |
JPS6236255B2 (en) | ||
JPS62184534A (en) | Arithmetic circuit | |
JPH01136232A (en) | Numerical arithmetic processor | |
JPH04205662A (en) | Simulation method | |
JPH0293756A (en) | Parallel processing computer | |
JPH04352282A (en) | Method for dividing logic circuit | |
JPH0520383A (en) | Logic verification device |