JPH05249203A - 論理検証方法 - Google Patents
論理検証方法Info
- Publication number
- JPH05249203A JPH05249203A JP4046760A JP4676092A JPH05249203A JP H05249203 A JPH05249203 A JP H05249203A JP 4046760 A JP4046760 A JP 4046760A JP 4676092 A JP4676092 A JP 4676092A JP H05249203 A JPH05249203 A JP H05249203A
- Authority
- JP
- Japan
- Prior art keywords
- value
- output
- input
- indefinite
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 論理検証においてある素子の不定値の外部出
力端子までの伝搬を減少させるような正確な論理検証方
法を得る。 【構成】 ある素子の入力信号に不定値が発生した場
合、不定値として扱うのではなく確定値”０”と”１”
の両方を扱いその結果を比較することにより出力値を決
定する。
力端子までの伝搬を減少させるような正確な論理検証方
法を得る。 【構成】 ある素子の入力信号に不定値が発生した場
合、不定値として扱うのではなく確定値”０”と”１”
の両方を扱いその結果を比較することにより出力値を決
定する。
Description
【０００１】
【産業上の利用分野】本発明は論理回路の論理検証方法
に関し、特に信号値が”０”か”１”か判断できない不
定値の処理に関するものである。
に関し、特に信号値が”０”か”１”か判断できない不
定値の処理に関するものである。
【０００２】
【従来の技術】図５は従来の論理検証方法における信号
値の伝搬を示すブロック図であり、図において１は、外
部入力端子Ｉ１、２は外部入力端子Ｉ２、３は外部入力
端子Ｉ３、４は外部入力端子Ｉ４、15，16，17，18は各
外部入力端子の信号値、６，７，８，10はインバータ素
子、９はセレクタ素子、19はインバータ素子６の出力信
号値、20はインバータ素子７の出力信号値、21はインバ
ータ素子８の入力となる信号値、22はインバータ素子８
の出力信号値、23はセレクタ素子９の出力信号値、24は
インバータ素子10の出力信号値であり、外部出力端子５
の信号値でもある。
値の伝搬を示すブロック図であり、図において１は、外
部入力端子Ｉ１、２は外部入力端子Ｉ２、３は外部入力
端子Ｉ３、４は外部入力端子Ｉ４、15，16，17，18は各
外部入力端子の信号値、６，７，８，10はインバータ素
子、９はセレクタ素子、19はインバータ素子６の出力信
号値、20はインバータ素子７の出力信号値、21はインバ
ータ素子８の入力となる信号値、22はインバータ素子８
の出力信号値、23はセレクタ素子９の出力信号値、24は
インバータ素子10の出力信号値であり、外部出力端子５
の信号値でもある。
【０００３】次に動作について説明する。図８は従来の
論理検証方法における論理回路の素子の評価の手順を示
すフローチャートである。まず素子の各入力端子の信号
値を読み込み入力値を決定する。次に素子の真理値表に
従って評価し、出力値を決定する。図５は論理回路の例
であり、１の外部入力端子Ｉ１に信号値”０”15、２の
Ｉ２に信号値”０”16、３のＩ３に信号値”０”17、４
のＩ４に信号値”１”18を入力し、論理検証を行うとす
る。まずインバータ素子６の入力値”０”17とし、図６
のインバータ素子の真理値表13に従い出力値”１”19と
決定する。次にインバータ素子７の入力値”１”18と
し、真理値表13に従い出力値”０”20と決定するが、イ
ンバータ素子６の出力とインバータ素子７の出力がショ
ートしており出力値が異なるためインバータ素子６とイ
ンバータ素子７の出力値を不定値”Ｘ”とする。次にイ
ンバータ素子８の入力値は”Ｘ”22となり、真理値表13
に従い出力値は不定値”Ｘ”となる。セレクタ素子９の
各入力端子の値はＡは信号値”０”15、Ｂは信号値”
０”16、ＳＡの信号値は不定値”Ｘ”22となり図７のセ
レクター素子の真理値表14に従い出力値は不定値”Ｘ”
23となる。インバータ素子10の入力値”Ｘ”23とし真理
値表14に従い出力値は不定値”Ｘ”24となり５の外部出
力端子Ｏ１の信号値は不定値”Ｘ”となる。５の外部端
子Ｏ１の不定値”Ｘ”の原因はインバータ素子６とイン
バータ素子７の出力ショートであり、論理回路の変更及
び入力テストパターンの変更が必要となってくる。しか
し、セレクター素子９のセレクト信号ＳＡが不定値”
Ｘ”22ではなく”０”か”１”かに確定していれば（”
０”でも”１”でもよい）出力値は真理値表14に従い出
力値は”０”となり５の外部出力端子Ｏ１には不定値”
Ｘ”はあらわれない。（セレクター素子のＡとＢが同じ
信号値であったら真理値表14に従いＳＡが”０”でも”
１”でも出力値は同じである。）
論理検証方法における論理回路の素子の評価の手順を示
すフローチャートである。まず素子の各入力端子の信号
値を読み込み入力値を決定する。次に素子の真理値表に
従って評価し、出力値を決定する。図５は論理回路の例
であり、１の外部入力端子Ｉ１に信号値”０”15、２の
Ｉ２に信号値”０”16、３のＩ３に信号値”０”17、４
のＩ４に信号値”１”18を入力し、論理検証を行うとす
る。まずインバータ素子６の入力値”０”17とし、図６
のインバータ素子の真理値表13に従い出力値”１”19と
決定する。次にインバータ素子７の入力値”１”18と
し、真理値表13に従い出力値”０”20と決定するが、イ
ンバータ素子６の出力とインバータ素子７の出力がショ
ートしており出力値が異なるためインバータ素子６とイ
ンバータ素子７の出力値を不定値”Ｘ”とする。次にイ
ンバータ素子８の入力値は”Ｘ”22となり、真理値表13
に従い出力値は不定値”Ｘ”となる。セレクタ素子９の
各入力端子の値はＡは信号値”０”15、Ｂは信号値”
０”16、ＳＡの信号値は不定値”Ｘ”22となり図７のセ
レクター素子の真理値表14に従い出力値は不定値”Ｘ”
23となる。インバータ素子10の入力値”Ｘ”23とし真理
値表14に従い出力値は不定値”Ｘ”24となり５の外部出
力端子Ｏ１の信号値は不定値”Ｘ”となる。５の外部端
子Ｏ１の不定値”Ｘ”の原因はインバータ素子６とイン
バータ素子７の出力ショートであり、論理回路の変更及
び入力テストパターンの変更が必要となってくる。しか
し、セレクター素子９のセレクト信号ＳＡが不定値”
Ｘ”22ではなく”０”か”１”かに確定していれば（”
０”でも”１”でもよい）出力値は真理値表14に従い出
力値は”０”となり５の外部出力端子Ｏ１には不定値”
Ｘ”はあらわれない。（セレクター素子のＡとＢが同じ
信号値であったら真理値表14に従いＳＡが”０”でも”
１”でも出力値は同じである。）
【０００４】
【発明が解決しようとする課題】従来の論理検証方法は
以上のように行われるので、ある素子の出力値に不定
値”Ｘ”が発生した場合、その不定値”Ｘ”が外部出力
まで伝搬してしまうことがある。このとき不定値”Ｘ”
の原因を調べて論理回路及びテストパターンの変更が必
要である。しかし、不定値”Ｘ”が”０”か”１”かに
（”０”でも”１”でもよい）信号値が確定していれば
問題ない場合もある。不定値”Ｘ”が問題ない場合は原
因調査と論理回路及びテストパターン変更作業が無駄に
なってしまうという問題点があった。
以上のように行われるので、ある素子の出力値に不定
値”Ｘ”が発生した場合、その不定値”Ｘ”が外部出力
まで伝搬してしまうことがある。このとき不定値”Ｘ”
の原因を調べて論理回路及びテストパターンの変更が必
要である。しかし、不定値”Ｘ”が”０”か”１”かに
（”０”でも”１”でもよい）信号値が確定していれば
問題ない場合もある。不定値”Ｘ”が問題ない場合は原
因調査と論理回路及びテストパターン変更作業が無駄に
なってしまうという問題点があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたものである素子の不定値”Ｘ”の外部出
力までの伝搬を減少させるような正確な論理の検証を行
う論理検証方法を提供することを目的とする。
ためになされたものである素子の不定値”Ｘ”の外部出
力までの伝搬を減少させるような正確な論理の検証を行
う論理検証方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る論理検証
方法は、ある素子の入力信号に不定値”Ｘ”が発生した
場合、不定値として扱うのではなく確定値”０”と”
１”の両方を扱いその結果を比較することにより出力値
を決定するようにしたものである。
方法は、ある素子の入力信号に不定値”Ｘ”が発生した
場合、不定値として扱うのではなく確定値”０”と”
１”の両方を扱いその結果を比較することにより出力値
を決定するようにしたものである。
【０００７】
【作用】この発明における論理検証方法は、入力信号の
不定値”Ｘ”を”０”と”１”の両方の確定値で素子の
評価を行うことにより、その結果が一致していれば出力
値を決定し不定値”Ｘ”の外部出力への伝搬を防ぐ。
不定値”Ｘ”を”０”と”１”の両方の確定値で素子の
評価を行うことにより、その結果が一致していれば出力
値を決定し不定値”Ｘ”の外部出力への伝搬を防ぐ。
【０００８】
実施例１．以下、この発明の実施例１を図について説明
する。図１において１は外部入力端子Ｉ１、２は外部入
力端子Ｉ２、３は外部入力端子Ｉ３、４は外部入力端子
Ｉ４、15、16、17、18は各外部入力端子の信号値、６、
７、８、10はインバータ素子で９はセレクタ素子であ
る。19はインバータ素子６の出力信号値、20はインバー
タ素子７の出力信号値、21はインバータ素子８の入力と
なる信号値、25はインバータ素子８の評価時の入力値、
26は25の入力値の場合の出力値、27はインバータ素子８
の出力値、28はセレクタ素子９の評価時の入力値、29は
28の入力値の場合の出力値、30はセレクタ素子９の出力
値、31はインバータ素子10の出力信号値であり、外部出
力端子５の信号値でもある。
する。図１において１は外部入力端子Ｉ１、２は外部入
力端子Ｉ２、３は外部入力端子Ｉ３、４は外部入力端子
Ｉ４、15、16、17、18は各外部入力端子の信号値、６、
７、８、10はインバータ素子で９はセレクタ素子であ
る。19はインバータ素子６の出力信号値、20はインバー
タ素子７の出力信号値、21はインバータ素子８の入力と
なる信号値、25はインバータ素子８の評価時の入力値、
26は25の入力値の場合の出力値、27はインバータ素子８
の出力値、28はセレクタ素子９の評価時の入力値、29は
28の入力値の場合の出力値、30はセレクタ素子９の出力
値、31はインバータ素子10の出力信号値であり、外部出
力端子５の信号値でもある。
【０００９】次に動作について説明する。図４は本発明
の論理検証方法における論理回路の素子の評価の手順を
示すフローチャートである。まず、素子の各入力端子の
信号値を読み込み入力値を決定する。次に、入力値に不
定値があるか判断し、不定値がなければ素子の真理値表
に従って評価し、出力値を決定する。入力値に不定値が
ある場合はまず不定値を確定値”０”として素子の評価
を行い、次に不定値を確定値”１”として 素子の評価
を行い、各出力値の比較を行う。出力値が異なれば素子
の出力値は不定値とし、出力値が同じであれば素子の出
力値は確定値”０”で評価した値とする。
の論理検証方法における論理回路の素子の評価の手順を
示すフローチャートである。まず、素子の各入力端子の
信号値を読み込み入力値を決定する。次に、入力値に不
定値があるか判断し、不定値がなければ素子の真理値表
に従って評価し、出力値を決定する。入力値に不定値が
ある場合はまず不定値を確定値”０”として素子の評価
を行い、次に不定値を確定値”１”として 素子の評価
を行い、各出力値の比較を行う。出力値が異なれば素子
の出力値は不定値とし、出力値が同じであれば素子の出
力値は確定値”０”で評価した値とする。
【００１０】図１は論理回路の例であり、１の外部入力
端子Ｉ１に信号値”０”15、２のＩ２に信号値”０”1
6、３のＩ３に信号値”０”17、４のＩ４に信号値”
１”18を入力し、論理検証を行うとする。まず、インバ
ータ素子６の入力値”０”17とし、図２のインバータ素
子の真理値表11に従い出力値”１”19と決定する。次に
インバータ素子７の入力値”１”18とし真理値表11に従
い出力値”０”20と決定するがインバータ素子６の出力
とインバータ素子７の出力がショートしており出力値が
異なるためインバータ素子６とインバータ素子７の出力
値を不定値”Ｘ”とする。次にインバータ素子８の入力
値は不定値”Ｘ”22のため、確定値”０”、”１”25で
真理値表11に従い素子の評価を行う。各出力値”１”
と”０”26を比較し、一致していないためインバータ素
子８の出力値は不定値”Ｘ”27とする。セレクター素子
９の各入力端子の値はＡは信号値”０”15、Ｂは信号
値”０”16、ＳＡの信号値は不定値”Ｘ”27となりＳＡ
の信号値を確定値”０”，”１”28で真理値表12に従い
素子の評価を行う。各出力値”０”と”０”29を比較
し、一致しているためセレクタ素子９の出力値は不定値
ではなく確定値”０”30とする。インバータ素子10の入
力値”０”30とし真理値表11に従い出力値は”１”31と
なり５の外部出力端子Ｏ１の信号値は”１”となる。イ
ンバータ素子６とインバータ素子７の出力ショートによ
る不定値”Ｘ”21は外部出力端子５に伝搬しないため信
号値”１”31が期待通りか否かを検証すればよい。ま
た、インバータ素子の真理値表11、セレクタ素子の真理
値12の作成時には不定値”Ｘ”を入力値として考える必
要がない。
端子Ｉ１に信号値”０”15、２のＩ２に信号値”０”1
6、３のＩ３に信号値”０”17、４のＩ４に信号値”
１”18を入力し、論理検証を行うとする。まず、インバ
ータ素子６の入力値”０”17とし、図２のインバータ素
子の真理値表11に従い出力値”１”19と決定する。次に
インバータ素子７の入力値”１”18とし真理値表11に従
い出力値”０”20と決定するがインバータ素子６の出力
とインバータ素子７の出力がショートしており出力値が
異なるためインバータ素子６とインバータ素子７の出力
値を不定値”Ｘ”とする。次にインバータ素子８の入力
値は不定値”Ｘ”22のため、確定値”０”、”１”25で
真理値表11に従い素子の評価を行う。各出力値”１”
と”０”26を比較し、一致していないためインバータ素
子８の出力値は不定値”Ｘ”27とする。セレクター素子
９の各入力端子の値はＡは信号値”０”15、Ｂは信号
値”０”16、ＳＡの信号値は不定値”Ｘ”27となりＳＡ
の信号値を確定値”０”，”１”28で真理値表12に従い
素子の評価を行う。各出力値”０”と”０”29を比較
し、一致しているためセレクタ素子９の出力値は不定値
ではなく確定値”０”30とする。インバータ素子10の入
力値”０”30とし真理値表11に従い出力値は”１”31と
なり５の外部出力端子Ｏ１の信号値は”１”となる。イ
ンバータ素子６とインバータ素子７の出力ショートによ
る不定値”Ｘ”21は外部出力端子５に伝搬しないため信
号値”１”31が期待通りか否かを検証すればよい。ま
た、インバータ素子の真理値表11、セレクタ素子の真理
値12の作成時には不定値”Ｘ”を入力値として考える必
要がない。
【００１１】
【発明の効果】以上のようにこの発明によれば入力値に
不定値が発生した場合、確定値”０”、”１”の両方で
評価し、その値を比較することにより出力値を決定して
いるため不定値の外部出力端子までの伝搬を減少でき、
正確な論理検証を行うことができる。また、素子の真理
値表作成においては不定値の入力を考慮する必要がない
ため、作成が容易になるという効果がある。
不定値が発生した場合、確定値”０”、”１”の両方で
評価し、その値を比較することにより出力値を決定して
いるため不定値の外部出力端子までの伝搬を減少でき、
正確な論理検証を行うことができる。また、素子の真理
値表作成においては不定値の入力を考慮する必要がない
ため、作成が容易になるという効果がある。
【図１】この発明の実施例１による論理検証方法の論理
回路の信号値伝搬のブロック図である。
回路の信号値伝搬のブロック図である。
【図２】この発明の実施例１によるインバータ素子の真
理値を示す真理値図である。
理値を示す真理値図である。
【図３】この発明の実施例１によるセレクタ素子の真理
値を示す真理値図である。
値を示す真理値図である。
【図４】この発明の実施例１による素子の評価のフロー
チャート図である。
チャート図である。
【図５】従来の論理検証方法による論理回路の信号値伝
搬のブロック図である。
搬のブロック図である。
【図６】従来の論理検証方法によるインバータ素子の真
理値を示す真理値図である。
理値を示す真理値図である。
【図７】従来の論理検証方法によるセレクタ素子の真理
値を示す真理値図である。
値を示す真理値図である。
【図８】従来の論理検証方法による素子の評価のフロー
チャート図である。
チャート図である。
１〜４ 外部入力端子 ５ 外部出力端子 ６〜８ インバータ素子 ９ セレクタ素子 10 インバータ素子 15〜20 信号値 21〜31 不定値
Claims (1)
- 【請求項１】 論理回路の動作が期待通りか否かを検証
する論理検証方法において、素子の入力信号に不定値が
発生した場合、信号値■ ０”、■ １”の両方の値で検
証し、検証結果を比較して出力値を決定することを特徴
とする論理検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4046760A JPH05249203A (ja) | 1992-03-04 | 1992-03-04 | 論理検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4046760A JPH05249203A (ja) | 1992-03-04 | 1992-03-04 | 論理検証方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05249203A true JPH05249203A (ja) | 1993-09-28 |
Family
ID=12756294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4046760A Pending JPH05249203A (ja) | 1992-03-04 | 1992-03-04 | 論理検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05249203A (ja) |
-
1992
- 1992-03-04 JP JP4046760A patent/JPH05249203A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6321173B1 (en) | System and method for efficient verification of functional equivalence between design models | |
| JPH05249203A (ja) | 論理検証方法 | |
| JP2868009B1 (ja) | 遅延算出装置、遅延算出方法および遅延算出用プログラムを記録した記録媒体 | |
| US5596586A (en) | Failure simulation method | |
| JP3102408B2 (ja) | 信号遅延低減方法及び装置 | |
| JP2728793B2 (ja) | 論理シミュレーション装置 | |
| JP2658857B2 (ja) | 等価故障抽出方法及び装置 | |
| JPH09179886A (ja) | 高速遅延検証装置 | |
| JPH0915305A (ja) | 論理回路のテストパターン生成システム | |
| JP3087319B2 (ja) | タイミング検証システム | |
| JPH02224070A (ja) | 論理回路の遅延時間解析装置 | |
| JPH0261771A (ja) | 論理回路シミュレーション方式 | |
| JP3033288B2 (ja) | 回路解析方式 | |
| JP2996293B2 (ja) | 故障シミュレーション方法 | |
| JP2996153B2 (ja) | Ａｓｉｃ検証方法 | |
| JPH08262110A (ja) | 半導体集積回路装置およびその論理回路診断方法 | |
| JPH03108068A (ja) | 論理回路の電気的検査方式 | |
| JPH04178575A (ja) | スキャンアドレスの導出方法 | |
| JPH09146980A (ja) | 論理遅延シミュレーション方法 | |
| JPH06201779A (ja) | テスト回路 | |
| JPH07182381A (ja) | 遅延時間のバラツキを考慮した論理シミュレーション方法および論理シミュレーション・システム | |
| JPH06249925A (ja) | 半導体集積回路 | |
| JPH01241677A (ja) | 回路変換方式 | |
| JP2000321335A (ja) | スキャンテスト回路 | |
| JPH05324751A (ja) | 論理シミュレーション装置 |